JP2009260008A - 半導体装置製造装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】位置合わせの自由度を向上させる半導体装置製造装置を提供する。また、位置合わせの精度を向上させる半導体装置製造装置を提供する。さらに、半導体装置の歩留まりを向上させる製造方法を提供する。
【解決手段】基板の貫通孔を形成する工程またはそれ以降の工程において形成される位置合わせ用の第１指標を有する第１基板１６０を保持する第１基板保持部１２０と、位置合わせ用の第２指標を有する第２基板１７０を保持する第２基板保持部１３０と、第１指標および第２指標を光学的に観察する指標観察部１０４と、指標観察部が観察した第１指標および第２指標の重なりに応じて第１基板および第２基板の相対位置を調整する位置調整部１５０とを備える。
【選択図】図１

Description

本発明は、半導体装置製造装置および半導体装置の製造方法に関する。本発明は、特に、接続端子、機能素子等が形成された基板同士を位置合わせする半導体装置製造装置、および、半導体装置の製造方法に関する。

半導体装置の実効的な実装密度の向上、半導体装置内部のクリティカルパス条件の緩和、あるいは製造プロセスの異なる半導体装置を集積させる技術のひとつとして、複数のチップを積層させる技術がある。ここで複数のチップを積層させる場合、良品であることが確認されたチップ（ＫＧＤ：Ｋｎｏｗｎ−Ｇｏｏｄ−Ｄｉｅ）を積層して集積チップモジュールが製造される場合が多い。

集積チップモジュールを製造する場合、チップ単位で接合するのではなく、ウエハ単位で接合した後にチップを切り分けることで生産性を向上できる。特にＤＲＡＭのようなメモリではセルアレイサイズは共通であることからチップサイズは同一であり、ウエハ単位で積層することが好ましい。しかし、各々のウエハ上には多数の接続端子が形成されており、ウエハ単位で接合する場合には、チップ単位で接合する場合と比較して多数の接続端子を接合する。しかも、ウエハ自体は不純物熱拡散を経ていることから、ウエハ自身も歪が生じている。よって、ウエハに形成された全てのチップが他方のウエハに形成されたチップと良好に導通を得ることは確率的には難しくなりえる。その回避策として、ウエハ上のチップに形成されたマークを用いてグローバルなアライメントをして、ウエハレベルとしてアライメント精度を確保する手法が提案されている（特許文献１）。
国際公開第２００５／０６７０４６号パンフレット

しかしながら、各チップのアライメントマークは、本来、半導体チップを形成する露光装置用に形成されたものであり、チップ内の所定の位置にしか形成されていないので、積層ウエハの位置合わせとして好適でない場合があった。そこで、積層後の歩留まりを向上させる半導体装置製造装置および半導体装置の製造方法が望まれていた。

上記課題を解決するために、本発明の第１の形態においては、基板の貫通孔を形成する工程またはそれ以降の工程において形成される位置合わせ用の第１指標を有する第１基板を保持する第１基板保持部と、位置合わせ用の第２指標を有する第２基板を保持する第２基板保持部と、第１指標および第２指標を光学的に観察する指標観察部と、指標観察部が観察した第１指標および第２指標の重なりに応じて第１基板および第２基板の相対位置を調整する位置調整部と、を備えた半導体装置製造装置が提供される。

また、本発明の第２の形態においては、他の基板と電気的に接続する接続部材を形成する工程において第１基板に第１指標を形成する段階と、第１基板を第１基板保持部に保持し、位置合わせ用の第２指標を有する第２基板を第２基板保持部に保持する段階と、第１指標および第２指標を光学的に観察する指標観察段階と、指標観察段階で観察した第１指標および第２指標の重なりに応じて第１基板および第２基板の相対位置を調整する位置調整段階と、を備えた半導体装置の製造方法が提供される。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。また、以下、図面を参照して実施形態について説明するが、図面の記載において、同一または類似の部分には同一の参照番号を付して重複する説明を省く場合がある。なお、図面は模式的なものであり、厚みと平面寸法との関係、比率等は現実のものとは異なる場合がある。また、説明の都合上、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれる場合がある。

図１は、基板重ね合わせ装置１００が第１基板１６０および第２基板１７０を保持した状態の断面を模式的に示す。基板重ね合わせ装置１００は、半導体装置製造装置の一例を示す基板位置合わせ装置を備えてよく、基板位置合わせ機能と基板接合機能とを有する。基板重ね合わせ装置１００は、それぞれ複数の機能素子、シリコン貫通ビア、バンプ等が形成された第１基板１６０と第２基板１７０とを適切に位置合わせした後に加圧および加熱して貼り合わせることにより、三次元的に基板が積層された半導体装置を製造する。なお、本実施形態においては、基板重ね合わせ装置１００を用いて上記基板位置合わせ装置を説明するが、上記基板位置合わせ装置は、例えば、露光装置やその他の装置にも応用できる。また、基板重ね合わせ装置１００も、半導体装置製造装置の一例であってよい。

基板重ね合わせ装置１００は、基板処理部１０２と、指標観察部１０４と、認識部１０６と、距離測定部１０８とを備える。基板処理部１０２は、フレームキャスタ１１１と、枠体１１２と、除振台１１３と、第１基板保持部１２０と、第２基板保持部１３０と、位置調整部１５０と、制御部１８０と、記憶部１８１と、ドライバ１８２と、ドライバ１８４とを有する。枠体１１２は、天板１１４と、ボディ定盤１１６と、ボディ部１１８とを含む。第１基板保持部１２０および第２基板保持部１３０は、それぞれ、基準マーク１２２および基準マーク１３２を含む。位置調整部１５０は、下部ステージ１５２と、圧接部１５４と、ウエハテーブル１５６と、移動鏡１５８とを含む。位置調整部１５０は、また、上部ステージ１５３と、ウエハテーブル１５５と、移動鏡１５９とを含む。指標観察部１０４は、XYθ座標測定用顕微鏡１４１と、指標測定用顕微鏡１４２とを有する。距離測定部１０８は、干渉計レーザーヘッド１４５と、干渉計光学ブロック１４６と、干渉計光学ブロック１４７と、干渉計光学ブロック１４８とを有する。

指標観察部１０４は、第１基板１６０および第２基板１７０を光学的に観察する。指標観察部１０４は、観察により取得した画像情報を認識部１０６に出力する。指標観察部１０４としては、赤外線顕微鏡または可視光顕微鏡などの公知の光学顕微鏡を用いることができる。XYθ座標測定用顕微鏡１４１および指標測定用顕微鏡１４２は、赤外線顕微鏡であってよく、所定の位置関係に配置されてよいが、XYθ座標測定用顕微鏡１４１および指標測定用顕微鏡１４２の配置は図１に示される配置に限定されるものではない。XYθ座標測定用顕微鏡１４１は、第２基板保持部１３０の第１基板保持部１２０に対向する面を、第２基板保持部１３０を通して観察してもよい。また、指標測定用顕微鏡１４２は、第１基板保持部１２０の第２基板保持部１３０に対向する面を観察してもよい。なお、指標観察部１０４は、基板処理部１０２の外部に設けられてもよく、基板処理部１０２が指標観察部１０４を備えてもよい。

認識部１０６は、指標観察部１０４から入力された画像情報を解析して、第１基板保持部１２０および第２基板保持部１３０の基準位置を示す基準マーク１２２および基準マーク１３２、各基板または各チップのアライメントマーク、ならびに電極の配置パターン等を認識する。認識部１０６は、当該配置パターン等の配置情報として制御部１８０に出力する。認識部１０６としては、公知の画像処理装置を用いることができる。

距離測定部１０８は、指標測定用顕微鏡１４２、第１基板保持部１２０および第２基板保持部１３０の移動距離を測定する。距離測定部１０８は、測定した距離情報を制御部１８０に出力する。認識部１０６としては、例えば、干渉計を用いることができ、干渉計レーザーヘッド１４５が出力したレーザーを利用して、干渉計光学ブロック１４６と指標測定用顕微鏡１４２との距離、干渉計光学ブロック１４７と移動鏡１５９との距離、および干渉計光学ブロック１４８と移動鏡１５８との距離を測定してもよい。干渉計光学ブロック１４６と指標測定用顕微鏡１４２との距離を測定することで、指標測定用顕微鏡１４２の位置変化による測定誤差を校正できる。なお、本実施形態において、基板重ね合わせ装置１００は、指標観察部１０４と、認識部１０６と、距離測定部１０８と、制御部１８０とを備えるが、これらの機能は厳密に区別されるものでなくてもよい。例えば、指標観察部１０４が認識部１０６の機能を有してもよく、制御部１８０が認識部１０６または距離測定部１０８の機能の一部を有してもよい。

基板処理部１０２は、指標観察部１０４、認識部１０６および距離測定部１０８より得られた情報に基づき、第１基板１６０と第２基板１７０との相対位置を調整する。基板処理部１０２は、フレームキャスタ１１１の上に除振台１１３を介して配された枠体１１２の内部に、第１基板保持部１２０、第２基板保持部１３０および位置調整部１５０を有する。枠体１１２の天板１１４およびボディ定盤１１６は、互いにほぼ平行で水平に配される。ボディ部１１８は、天板１１４およびボディ定盤１１６を結合する。フレームキャスタ１１１、天板１１４、ボディ定盤１１６およびボディ部１１８は、それぞれ、高剛性な材料により形成されてよい。また、ボディ定盤１１６は、非常に平らな平面を有してよい。以上の構成により、振動が基板の貼り合せに及ぼす影響を低減できる。また、第１基板１６０および第２基板１７０への加圧の反力が作用した場合の変形を抑制できる。

第１基板保持部１２０は、枠体１１２の内側においてウエハテーブル１５６の上に配され、真空吸着等により上面に第１基板１６０を保持する。第１基板保持部１２０はＳｉＣ等のセラミクスなどにより形成される。第１基板保持部１２０は、例えば、第１基板１６０を保持する側の面に、第１基板保持部１２０の基準位置を示す基準マーク１２２を有して、第１基板１６０との位置関係を確実にする。第１基板保持部１２０は、複数の基準マーク１２２を有することが好ましい。

第２基板保持部１３０は、枠体１１２の内側において、第１基板保持部１２０に対向して配され、真空吸着等により下面に第２基板１７０を保持する。第２基板保持部１３０は、ウエハテーブル１５５に支持され、略水平に配されてよい。第２基板保持部１３０は、第１基板保持部１２０と同様の材料で形成されてよい。第２基板保持部１３０は、第１基板保持部１２０と同様に、第２基板保持部１３０の基準位置を示す基準マーク１３２を有してよい。また、第２基板保持部１３０の少なくとも一部が観察光を透過する部材で形成されてもよい。これにより、指標観察部１０４を適切に配置して、赤外光のような第２基板１７０を透過する観察光を用いることで、指標観察部１０４が第２基板保持部１３０を透して第１基板１６０および第２基板１７０に形成されたアライメントマーク、接続端子等を直接観察しながら、第１基板１６０と第２基板１７０とを位置合わせできる。

位置調整部１５０は、例えば、図示されていないサーボモータ等を利用して送りねじを駆動することで、第１基板保持部１２０および第２基板保持部１３０の水平方向、回転方向（水平方向に対する傾き）、および垂直方向の位置を任意に変えることができる。位置調整部１５０は、下部ステージ１５２、圧接部１５４およびウエハテーブル１５６により第１基板保持部１２０を支持してよい。下部ステージ１５２は枠体１１２の内側においてボディ定盤１１６の上に配され、下部ステージ１５２の上に、圧接部１５４およびウエハテーブル１５６が順に配されてよい。ウエハテーブル１５６は第１基板保持部１２０を保持してよく、第１基板保持部１２０を保持する側の面に移動鏡１５８を有してよい。これにより、距離測定部１０８が移動鏡１５８と干渉計光学ブロック１４８との距離を測定することで、第１基板保持部１２０の移動距離を測定することができる。

下部ステージ１５２は、第１基板保持部１２０等をＸ、Ｙのそれぞれの方向（水平方向）に移動させてよい。圧接部１５４は、第１基板保持部１２０をＺ方向（垂直方向）およびθ方向（回転方向）に移動させてよく、位置調整部１５０により相対位置が調整された第１基板１６０および第２基板１７０を圧接する圧接部の一例であってよい。これにより、圧接部１５４が第１基板保持部１２０をＺ方向に押し上げることで、第１基板１６０と第２基板１７０とを押圧できる。当該押圧中、あるいは、押圧後に第１基板１６０および第２基板１７０を加熱等することで、第１基板１６０と第２基板１７０とを接合できる。

位置調整部１５０は、また、上部ステージ１５３およびウエハテーブル１５５により第２基板保持部１３０を支持してよい。上部ステージ１５３は枠体１１２の内側において天板１１４の下部に支持され、ウエハテーブル１５５は上部ステージ１５３に支持されてよい。ウエハテーブル１５５は第２基板保持部１３０を保持してよく、第２基板保持部１３０を保持する側の面に移動鏡１５９を有してよい。これにより、距離測定部１０８が移動鏡１５９と干渉計光学ブロック１４７との距離を測定することで、第２基板保持部１３０の移動距離を測定することができる。上部ステージ１５３およびウエハテーブル１５５は、それぞれ、下部ステージ１５２およびウエハテーブル１５６と同様の機能を有してよい。

制御部１８０は、基板重ね合わせ装置１００の動作を制御する。記憶部１８１は、認識部１０６から入力された配置情報および距離測定部１０８から入力された距離情報を記憶する。制御部１８０は、図示しない回路設計装置または露光装置から電極パターンに関する設計データを取得して、記憶部１８１に記憶してもよい。制御部１８０は、歩留まりが向上するように第１基板保持部１２０および第２基板保持部１３０の位置を合わせてよい。例えば、記憶部１８１に記憶されている上記配置情報、上記設計データおよび上記距離情報を用いて、良好に導通を得ることのできるチップの数を最適化するように位置合わせしてよい。また、ＷＯ２００５／０６７０４６号公報、特開２００５−２５１９７２等に開示される位置合わせ方法および接合方法を用いてもよい。

制御部１８０は、ドライバ１８２を制御して下部ステージ１５２及び圧接部１５４を駆動してよい。また、ドライバ１８４を制御して上部ステージ１５３、ウエハテーブル１５５を駆動してよい。このとき、制御部１８０は、ドライバ１８２およびドライバ１８４を制御して、第１基板１６０および第２基板１７０の相対位置を粗調整してもよい。また、当該粗調整の後、制御部１８０は、ドライバ１８２およびドライバ１８４を制御して、第１基板１６０および第２基板１７０の相対位置を微調整してもよい。

なお、当該粗調整および微調整は、ソフトウエアによって実現されてもよく、機械的に実現されてもよい。例えば、位置調整部１５０が、弾性変形体と圧電素子等を利用してサブミクロン、ナノメートル単位で精密に位置合わせする微調整部と、微調整部より大ストロークで低分解能の粗調整部とを備えることで、上記粗調整および微調整を機械的に実現できる。

制御部１８０は、第１基板１６０と第２基板１７０との位置を調整した後、ドライバ１８２を制御して圧接部１５４を駆動して第１基板保持部１２０をＺ方向に上昇させ、第１基板１６０および第２基板１７０を押圧してよい。制御部１８０は、例えば図示されていないロードセルにより荷重を検出して、第１基板１６０および第２基板１７０を押圧する力および時間を調整してよい。

図２は、第１基板１６０の断面を模式的に示す。第１基板１６０は、ＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉ−Ｖｉａ）形成基板であってよい。ＴＳＶは第１基板１６０を貫通して設けられ、基板重ね合わせ装置１００は、基板の貫通孔を形成する工程またはそれ以降の工程において第１基板１６０に形成されるＴＳＶ、貫通電極、バリアメタル、ガードリング、バンプ、溝パターン等を位置合わせ用の指標として利用できる。

第１基板１６０は、例えば、機能素子等が形成された基板２００を有して、基板２００の素子面２０２側に、多層配線層２１２とパッシベーション層２１６とをこの順に有する。また、第１基板１６０は、基板２００の素子面２０２に対向する裏面２０４側に、絶縁層２２２とパッシベーション層２２６とをこの順に有する。第１基板１６０は、第１基板１６０を貫通する貫通孔２０６と、貫通孔２０６に設けられたシリコン貫通ビア２４０とを有する。また、第１基板１６０は、スクライブエリア２９０に、シリコン貫通ビア２６０と、裏面バンプ２７０と、アライメントマーク２８２とを有してよい。

基板２００としては、例えば、４０μｍ程度の膜厚を有するシリコン基板が用いられ、基板２００の素子面２０２にはＭＯＳ型トランジスタ、キャパシタ、受光素子等の複数の機能素子が形成されてよい。多層配線層２１２は、二酸化ケイ素の絶縁層の内部に、多層に形成された複数の配線を含んでよい。当該配線は、アルミニウム（Ａｌ）等の導電性の材料で形成されてよい。多層配線層２１２は、基板２００に対向する面と反対側の面に配線２１８を有してよく、多層配線層２１２の内部に配された最上層配線２１４と配線２１８とが電気的に接続されてもよい。これにより、基板２００に形成された機能素子が、シリコン貫通ビア２４０と電気的に接続される。パッシベーション層２１６は、例えばポリイミドで形成されてよく、多層配線層２１２、配線２１８等を保護する。絶縁層２２２は、膜厚が０．５〜１μｍ程度以下の二酸化ケイ素であってよい。パッシベーション層２２６は、パッシベーション層２１６と同様の構成を有してよい。

シリコン貫通ビア２４０は、基板２００、多層配線層２１２および絶縁層２２２を貫通して設けられた貫通孔２０６の内部に形成されてよい。貫通孔２０６は、エッチング、レーザー加工などの公知の方法により形成できる。シリコン貫通ビア２４０は、表面バンプ２４２、貫通電極２４４、絶縁層２４６、バリアメタル層２４８とを含んでよい。シリコン貫通ビア２４０、表面バンプ２４２および貫通電極２４４は、他の基板と電気的に接続する接続部材の一例であってよい。

表面バンプ２４２は、第２基板１７０に形成された接触部材と接触することにより第２基板１７０と電気的に接続する接続部材の一例であってよい。表面バンプ２４２は、貫通電極２４４の上に形成されたＳｎ−Ａｇ合金等であってよい。表面バンプ２４２は、めっきなど公知の方法により形成されてよい。

貫通電極２４４は、貫通孔２０６に形成された導電部材の一例であってよく、例えば、貫通孔２０６の内部にめっきなど公知の方法によりＣｕ等の導電部材を充填させることで形成できる。貫通電極２４４は、配線２１８を貫通して設けられてもよい。貫通電極２４４の大きさは、例えば、図中、Ｙ方向の長さが１０μｍ、Ｚ方向の深さが４０μｍ程度であってよい。貫通電極２４４を位置合わせ用の指標として利用する場合、貫通電極２４４の材質は、観察光の反射率、透過率、吸収率または屈折率が基板２００と異なる材質であることが好ましい。しかし、例えば、基板２００がシリコン基板であって、貫通電極２４４がポリシリコンである場合のように、基板２００と貫通電極２４４の反射率が同程度であっても、貫通電極２４４上に表面バンプ２４２等の金属またはソルダーを形成することで位置合わせ用の指標として利用できる。

絶縁層２４６は、貫通電極２４４と基板２００とを電気的に絶縁する。絶縁層２４６は、膜厚が０．５〜１μｍ程度以下の二酸化ケイ素であってもよい。絶縁層２４６は、ＣＶＤなど公知の方法により形成できる。バリアメタル層２４８は、貫通電極２４４と絶縁層２４６との間に配され、貫通電極２４４としてＣｕ等の金属を用いる場合に、当該金属の基板２００等への拡散を抑制する。貫通電極２４４は、ＴｉＮで形成されてよい。

裏面バンプ２５０は、他の基板に形成された接触部材と接触することにより当該他の基板と電気的に接続する接続部材の一例であってよく、基板２００の裏面２０４側に設けられる。裏面バンプ２５０は、貫通電極２４４により表面バンプ２４２と電気的に接続される。裏面バンプ２５０は、Ｎｉ層２５２およびＡｕ層２５４を有してもよい。裏面バンプ２５０は、めっきなど公知の方法により形成できる。

シリコン貫通ビア２６０は、シリコン貫通ビア２４０を形成する工程において形成され、シリコン貫通ビア２４０と同様の構造を有しても良い。即ち、シリコン貫通ビア２４０を第１基板１６０に形成する工程において形成されたシリコン貫通ビア２４０と同一材料の導電体パターンを含んでもよい。また、シリコン貫通ビア２６０は、貫通孔２０６またはシリコン貫通ビア２４０を形成する過程における一部の工程により形成され、部分的にシリコン貫通ビア２４０と同様の構造を有してもよい。例えば、シリコン貫通ビア２６０は、シリコン貫通ビア２４０を形成する過程で形成された溝パターンまたは当該溝パターンに埋め込まれた導電部材であってもよい。裏面バンプ２７０は、Ｎｉ層２７２およびＡｕ層２７４を有してよい。裏面バンプ２７０は、シリコン貫通ビア２４０を形成する過程における裏面バンプ２５０を形成する工程により形成され、裏面バンプ２５０と同様の構造を有してよい。裏面バンプ２７０は、裏面バンプ２５０と同一材料で形成されてよい。アライメントマーク２８２は、貫通孔２０６を形成する工程またはそれ以降の工程において形成されてよく、配線２１８、表面バンプ２４２、貫通電極２４４、または、裏面バンプ２５０と同一の材料で形成されてもよい。アライメントマーク２８２は、例えば、配線２１８を形成する工程で形成されたＡｌ、Ｃｕ等の導電部材であってよい。

なお、本明細書において、「貫通孔」とは、基板の表から裏まで完全に貫通する孔状のパターンに限定されない。基板の素子面、または、素子面と反対側の面に設けられた溝パターンを含んでよい。また、当該反対側の面から基板の素子面に向けて設けられた孔状のパターンであって、基板を完全には貫通しないパターンを含んでよい。なお、本明細書において、「溝パターン」とは、基板上に形成された溝状のパターンに限定されない。パターンの一部が基板を貫通している場合をも含んでよい。

シリコン貫通ビア２４０、表面バンプ２４２、貫通電極２４４、バリアメタル層２４８、裏面バンプ２５０、シリコン貫通ビア２６０、裏面バンプ２７０およびアライメントマーク２８２は、位置合わせ用の指標の一例であってよい。これにより、接続部材自体を位置合わせ用の指標に利用することで、精密な位置合わせができる。また、各アライメントマークに対する電極位置の設計データから、各ウエハにおける各チップの配列および電極位置を求める場合であっても、製造時の誤差による位置合わせ精度への影響を抑制することができる。シリコン貫通ビア２６０はアライメント専用のビア材であってよく、シリコン貫通ビア２４０は積層ウエハ間およびチップ間の導通を得るためのビア材あってよいが、このような構成とは限られるものではない。シリコン貫通ビア２６０、裏面バンプ２７０、アライメントマーク２８２は、スクライブエリア２９０に配されているので形状を自由に設計することができる。

図３は、第２基板１７０の構造を模式的に示す。第２基板１７０は、例えば、機能素子等が形成された基板３００を有して、基板３００の素子面３０２側に、多層配線層３１２とパッシベーション層３１６とをこの順に有する。また、第１基板１６０は、スクライブエリア３９０にアライメントマーク３８２を有してよい。

基板３００としては、例えば、４０μｍ程度の膜厚を有するシリコン基板が用いられ、基板３００の素子面３０２にはＭＯＳ型トランジスタ、キャパシタ、受光素子等の複数の機能素子が形成されてよい。多層配線層３１２は、二酸化ケイ素の絶縁層の内部に、多層に形成された複数の配線を含んでよい。当該配線は、アルミニウム（Ａｌ）等の導電性の材料で形成されてよい。多層配線層３１２は、基板３００に対向する面と反対側の面に配線３１８を有してよく、多層配線層３１２の内部に配された最上層配線３１４と配線３１８とが電気的に接続されてもよい。これにより、基板２００に形成された機能素子が、表面バンプ３４０と電気的に接続される。

表面バンプ３４０は、第１基板１６０の接触部材と接触することにより第１基板１６０と電気的に接続する接触部材の一例であってよい。表面バンプ３４０は、Ｓｎ−Ａｇ層３４２およびＣｕ層３４４を含んでよく、Ｓｎ−Ａｇ層３４２およびＣｕ層３４４は、めっき、印刷、リフローなど公知の方法により形成できる。アライメントマーク３８２は、多層配線層３１２に形成された溝パターンまたは溝パターンに充填された導電部材であってよい。また、アライメントマーク３８２は、表面バンプ３４０を第１基板１６０に形成する工程において形成された表面バンプ３４０と同一材料の導電体パターンを含んでもよい。アライメントマーク３８２は、第２基板１７０を他の基板と位置合わせするときの位置合わせ用の指標であってよい。

図４は、アライメントマーク２８２のパターンの一例を模式的に示す。同図に示す通り、アライメントマーク２８２は、Ｘ方向に延伸する導電部材４０２と、Ｙ方向に延伸する導電部材４０４を有してもよい。また、アライメントマーク２８２のその他のパターンとしては、格子状であってもよい。なお、導電部材４０２および導電部材４０４は、第１基板１６０に設けられた溝パターンであってもよく、当該溝パターンに埋め込まれた導電部材であってもよい。アライメントマーク３８２はアライメントマーク２８２と同様のパターンを有してよい。

図５は、基板重ね合わせ装置１００を用いた半導体装置の製造方法を示す。また、図６は、基板重ね合わせ装置１００を用いて作成された半導体装置６００の断面を模式的に示す。以下、第１基板１６０のスクライブエリア２９０に設けられたシリコン貫通ビア２６０と第２基板１７０のスクライブエリア３９０に設けられたアライメントマーク３８２とを、それぞれ、位置合わせ用の第１指標および第２指標として半導体装置６００を製造する場合について説明する。上記の通り、シリコン貫通ビア２６０は第１基板１６０の貫通孔２０６を形成する工程以降の工程において形成される。

まず、機能素子、ＴＳＶ等が形成された第１基板１６０を準備する（Ｓ５０２）。同様に、機能素子等が形成された第２基板１７０を準備する（Ｓ５０４）。次に、準備した第１基板１６０を第１基板保持部１２０に保持する。また、準備した第２基板１７０を第２基板保持部１３０に保持する（Ｓ５０６）。

Ｓ５０８において、第１基板１６０のシリコン貫通ビア２６０および第２基板１７０のアライメントマーク３８２を観察する。当該観察は、例えば、以下の手順でなされる。第１基板保持部１２０を基板重ね合わせ装置１００のウエハテーブル１５６に載置して、指標観察部１０４によりシリコン貫通ビア２６０と基準マーク１２２とを観察する。指標観察部１０４は、第１基板１６０および第２基板１７０の素子面の画像を取得して認識部１０６に出力する。認識部１０６は、指標観察部１０４から入力された画像を解析して、シリコン貫通ビア２６０の配置パターンまたは第２基板１７０の表面バンプ３４０と接触する第１基板１６０上の表面バンプ２４２の配置パターンをパターン認識する。また、認識部１０６は、第１基板保持部１２０上の基準マーク１２２の位置をパターン認識する。認識部１０６は、認識した配置情報等を制御部１８０に出力する。

制御部１８０は、当該配置情報およびシリコン貫通ビア２６０と基準マーク１２２との位置関係を記憶部１８１に記憶する。次に、第１基板保持部１２０をウエハテーブル１５６から取り外した後、第２基板保持部１３０をウエハテーブル１５６に載置して、指標観察部１０４によりアライメントマーク３８２と基準マーク１３２とを観察する。同様にして、制御部１８０は、アライメントマーク３８２と基準マーク１３２との位置関係を記憶部１８１に記憶する。

Ｓ５１０において、基板重ね合わせ装置１００は、基板重ね合わせ装置１００の指標観察部１０４で観察したシリコン貫通ビア２６０およびアライメントマーク３８２の重なりに応じて第１基板１６０および第２基板１７０の相対位置を調整する。当該調整は、以下の手順でなされる。まず、第１基板保持部１２０をウエハテーブル１５６に載置して、第２基板保持部１３０をウエハテーブル１５５に載置する。制御部１８０は、上記配置情報等と記憶部１８１に記憶しておいた設計データとを用いて、第１基板１６０および第２基板１７０の相対位置として望ましい相対位置を算出する。当該望ましい相対位置の算出方法としては、特許文献１に記載されているような公知のアルゴリズムを用いることができる。

制御部１８０は、距離測定部１０８から入力された第１基板保持部１２０および第２基板保持部１３０の移動距離に基づき、第１基板１６０と第２基板１７０の重なりを算出する。制御部１８０は、ドライバ１８２およびドライバ１８４を制御して、第１基板１６０と第２基板１７０とが望ましい相対位置になるように位置調整部１５０を駆動する。制御部１８０は、ドライバ１８２およびドライバ１８４を制御して、認識部１０６が認識した配置パターンに基づき、第１基板１６０および第２基板１７０の相対位置を粗調整してよい。また、制御部１８０は、当該粗調整の後、ドライバ１８２およびドライバ１８４を制御して、第１基板１６０と第２基板１７０の相対位置を微調整してもよい。

Ｓ５１２において、基板重ね合わせ装置１００は、第１基板１６０および第２基板１７０を貼り合わせる。当該張り合わせは、例えば、以下の通りなされる。制御部１８０は、ドライバ１８２を制御して圧接部１５４を駆動して第１基板保持部１２０をＺ方向に上昇させる。これにより、位置調整部１５０により相対位置が調整された第１基板１６０および第２基板１７０が押圧され、圧接される。圧接された第１基板１６０および第２基板１７０は、図示していないクランプ等により第１基板保持部１２０および第２基板保持部１３０とともに固定されてもよい。当該固定された第１基板１６０および第２基板１７０を図示していない接合装置に搬送して、第１基板１６０および第２基板１７０を加熱等することで、第１基板１６０と第２基板１７０とが接合される。接合された第１基板１６０および第２基板１７０を、図示していないダイシング装置に搬送して、スクライブエリア６９０の位置で切断してチップ単位に分離することで、半導体装置６００が切り出される。

以上の通り、シリコン貫通ビア２６０と、アライメントマーク３８２とを用いて位置合わせすることで、精密に位置合わせできる。また、シリコン貫通ビア２６０およびアライメントマーク３８２はスクライブエリアに配されているので、位置および形状を任意に設計することができる。その結果、位置合わせの自由度および精度を向上させることができる。

また、別の実施形態においては、表面バンプ３４０および表面バンプ２４２を位置合わせ用の指標として用いてもよい。これにより、接合されるべき表面バンプ３４０および表面バンプ２４２を指標として位置合わせするので、精度よく位置合わせできる。また、多数の表面バンプ３４０および表面バンプ２４２の中から、位置合わせ用の指標として用いる表面バンプ３４０および表面バンプ２４２を選出できるので、位置合わせの自由度が向上する。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

基板重ね合わせ装置１００が第１基板１６０および第２基板１７０を保持した状態の断面を模式的に示す断面図。 第１基板１６０の断面を模式的に示す断面図。 第２基板１７０の構造を模式的に示す断面図。 アライメントマーク２８２のパターンを模式的に示す平面図。 基板重ね合わせ装置１００を用いた半導体装置の製造方法を示すフローチャート。 基板重ね合わせ装置１００を用いて作成された半導体装置６００の断面を模式的に示す断面図。

符号の説明

１００ 基板重ね合わせ装置
１０２ 基板処理部
１０４ 指標観察部
１０６ 認識部
１０８ 距離測定部
１１１ フレームキャスタ
１１２ 枠体
１１３ 除振台
１１４ 天板
１１６ ボディ定盤
１１８ ボディ部
１２０ 第１基板保持部
１２２ 基準マーク
１３０ 第２基板保持部
１３２ 基準マーク
１４１ XYθ座標測定用顕微鏡
１４２ 指標測定用顕微鏡
１４５ 干渉計レーザーヘッド
１４６ 干渉計光学ブロック
１４７ 干渉計光学ブロック
１４８ 干渉計光学ブロック
１５０ 位置調整部
１５２ 下部ステージ
１５３ 上部ステージ
１５４ 圧接部
１５５ ウエハテーブル
１５６ ウエハテーブル
１５８ 移動鏡
１５９ 移動鏡
１６０ 第１基板
１７０ 第２基板
１８０ 制御部
１８１ 記憶部
１８２ ドライバ
１８４ ドライバ
２００ 基板
２０２ 素子面
２０４ 裏面
２０６ 貫通孔
２１２ 多層配線層
２１４ 最上層配線
２１６ パッシベーション層
２１８ 配線
２２２ 絶縁層
２２６ パッシベーション層
２４０ シリコン貫通ビア
２４２ 表面バンプ
２４４ 貫通電極
２４６ 絶縁層
２４８ バリアメタル層
２５０ 裏面バンプ
２５２ Ｎｉ層
２５４ Ａｕ層
２６０ シリコン貫通ビア
２７０ 裏面バンプ
２７２ Ｎｉ層
２７４ Ａｕ層
２８２ アライメントマーク
２９０ スクライブエリア
３００ 基板
３０２ 素子面
３１２ 多層配線層
３１４ 最上層配線
３１６ パッシベーション層
３１８ 配線
３４０ 表面バンプ
３４２ Ｓｎ−Ａｇ層
３４４ Ｃｕ層
３８２ アライメントマーク
３９０ スクライブエリア
４０２ 導電部材
４０４ 導電部材
６００ 半導体装置
６９０ スクライブエリア

Claims (9)

1. 基板の貫通孔を形成する工程またはそれ以降の工程において形成される位置合わせ用の第１指標を有する第１基板を保持する第１基板保持部と、
   位置合わせ用の第２指標を有する第２基板を保持する第２基板保持部と、
   前記第１指標および前記第２指標を光学的に観察する指標観察部と、
   前記指標観察部が観察した前記第１指標および前記第２指標の重なりに応じて前記第１基板および前記第２基板の相対位置を調整する位置調整部と、
   を備えた半導体装置製造装置。
2. 前記位置調整部により相対位置が調整された前記第１基板および前記第２基板を圧接する圧接部をさらに備えた、
   請求項１に記載の半導体装置製造装置。
3. 前記第１指標は、前記貫通孔の形成工程において前記第１基板に形成された溝パターンまたは前記溝パターンに埋め込まれた導電部材を含む、
   請求項１または請求項２に記載の半導体装置製造装置。
4. 前記第１指標は、前記第２基板の第２接触部材と接触することにより前記第２基板と電気的に接続する第１接触部材を前記第１基板に形成する工程において形成された前記第１接触部材と同一材料の第１導電体パターンを含む、
   請求項１または請求項２に記載の半導体装置製造装置。
5. 前記第２指標は、前記第１基板の第１接触部材と接触することにより前記第１基板と電気的に接続する第２接触部材を前記第２基板に形成する工程において形成された前記第２接触部材と同一材料の第２導電体パターンを含む、
   請求項１から請求項４の何れか一項に記載の半導体装置製造装置。
6. 前記貫通孔の配置パターンまたは前記第２基板の接触部材と接触する前記第１基板上の第１接触部材の配置パターンをパターン認識する認識部と、
   前記認識部が認識した前記貫通孔または前記第１接触部材の配置パターンに基づき、前記第１基板および前記第２基板の相対位置を粗調整する位置粗調整部と、
   をさらに備えた請求項１から請求項５の何れか一項に記載の半導体装置製造装置。
7. 他の基板と電気的に接続する接続部材を形成する工程において第１基板に第１指標を形成する段階と、
   前記第１基板を第１基板保持部に保持し、位置合わせ用の第２指標を有する第２基板を第２基板保持部に保持する段階と、
   前記第１指標および前記第２指標を光学的に観察する指標観察段階と、
   前記指標観察段階で観察した前記第１指標および前記第２指標の重なりに応じて前記第１基板および前記第２基板の相対位置を調整する位置調整段階と、
   を備えた半導体装置の製造方法。
8. 前記接続部材は、前記第１基板の貫通孔に形成された導電部材である、
   請求項７に記載の製造方法。
9. 前記接続部材は、前記他の基板に形成された接触部材と接触することにより電気的に接続する前記第１基板に形成された接触部材である、
   請求項７に記載の製造方法。

Images