JP5454252B2 - 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 - Google Patents
基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 Download PDFInfo
- Publication number
- JP5454252B2 JP5454252B2 JP2010058233A JP2010058233A JP5454252B2 JP 5454252 B2 JP5454252 B2 JP 5454252B2 JP 2010058233 A JP2010058233 A JP 2010058233A JP 2010058233 A JP2010058233 A JP 2010058233A JP 5454252 B2 JP5454252 B2 JP 5454252B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- stage
- amount
- substrate bonding
- interferometer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 357
- 238000000034 method Methods 0.000 title claims description 44
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000012937 correction Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 9
- 238000006073 displacement reaction Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000003028 elevating effect Effects 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
特許文献1 特開2009−231671号公報
δ = h・tanθ (1)
374 第1固定鏡、376 第2固定鏡、380 干渉計、390 干渉計、392 第3固定鏡、394 第4固定鏡
Claims (28)
- 第1基板および第2基板を互いに重ね合わせて貼り合せる基板貼り合せ装置であって、
前記第1基板を保持する第1ステージと、
前記第1基板に対向するように前記第2基板を保持し、前記第1ステージに対して移動する第2ステージと、
前記第2ステージの位置を計測する観察部と、
前記第2ステージに対して固定された第2固定鏡を有し、前記第2固定鏡からの反射光の干渉により前記第2ステージの位置を検出する干渉計と、
前記第2基板を前記第1基板に対して位置合わせする前に、前記観察部が計測した前記位置に基づいて前記第2ステージの位置を設定し、前記第2基板を前記第1基板に対して位置合わせした後に、前記第2ステージの傾斜量に基づいて補正した重ね合わせ位置で、前記第2基板を前記第1基板に重ね合わせる制御部と
を備え、
前記制御部は、前記干渉計の検出結果に基づいて前記第2ステージの補正量を算出し、前記補正量から前記第2ステージの見かけ上の位置ずれ量を差し引く補正をする基板貼り合せ装置。 - 前記第2ステージは、前記観察部から観察される平行基準マークを有し、前記観察部は、前記平行基準マークまでの距離に基づいて前記第2ステージの位置を計測する請求項1に記載の基板貼り合わせ装置。
- 前記制御部は、前記第2基板を前記第1基板に対して位置合わせする前に、前記観察部により計測された前記位置に基づいて前記第2ステージを水平に設定する請求項2に記載の基板貼り合わせ装置。
- 前記第2ステージは、前記観察部から観察される複数の平行基準マークを有し、
前記観察部は、前記複数の平行基準マークの各々までの距離および高さの少なくとも一方に基づいて前記第2ステージの位置を計測する請求項1に記載の基板貼り合わせ装置。 - 前記制御部は、前記第2基板を前記第1基板に対して位置合わせする前に、前記観察部が計測した前記位置に基づいて、前記複数の平行基準マークの各々までの距離および高さの少なくとも一方が一定になる位置に前記第2ステージの位置を設定する請求項4に記載の基板貼り合わせ装置。
- 前記観察部は、前記第1ステージに対して固定された顕微鏡を含み、前記顕微鏡の合焦距離および合焦位置の少なくとも一方に基づいて前記第2ステージの位置を計測する請求項1から5のいずれか一項に記載の基板貼り合せ装置。
- 前記干渉計は、前記第1ステージに対して固定された第1固定鏡を更に有し、前記第1固定鏡および前記第2固定鏡の相対位置に基づいて前記第1ステージおよび前記第2ステージの相対位置を検出し、
前記制御部は、前記干渉計の検出結果に基づいて前記相対位置を補正する請求項1から6のいずれか一項に記載の基板貼り合せ装置。 - 前記制御部は、前記干渉計の検出結果を前記傾斜量に応じて補正する請求項7に記載の基板貼り合せ装置。
- 前記制御部は、前記干渉計の検出結果に基づいて補正量を算出し、前記補正量から前記第1ステージおよび前記第2ステージの見かけ上の位置ずれ量を差し引く補正をする請求項8に記載の基板貼り合せ装置。
- 前記制御部は、前記第2ステージが傾くことによって前記第2固定鏡が傾いたことにより生じた見かけ上の位置ずれ量を前記補正量から差し引く請求項9に記載の基板貼り合せ装置。
- 前記制御部は、前記第1基板の表面の中心を通り、前記表面に沿って伸びる軸の周りに前記第2ステージが回転した場合の相対位置のずれ量を前記見かけ上の位置ずれ量とし、前記補正量から差し引く請求項9または請求項10に記載の基板貼り合せ装置。
- 前記制御部は、前記第2ステージの前記傾斜量に基づいて前記見かけ上の位置ずれ量を算出する請求項9から11のいずれか一項に記載の基板貼り合せ装置。
- 前記制御部は、前記見かけ上の位置ずれの方向と反対方向に前記第2ステージを移動させて補正する請求項9から12のいずれか一項に記載の基板貼り合せ装置。
- 第1基板および第2基板を互いに重ね合わせて貼り合せる基板貼り合せ方法であって、
前記第1基板を第1ステージに保持する第1保持工程と、
前記第1基板に対向するように前記第2基板を第2ステージに保持する第2保持工程と
前記第2ステージの位置を計測する観察工程と、
前記第2基板を前記第1基板に対して位置合わせする前に、前記観察工程において計測した前記位置に基づいて前記第2ステージの位置を設定する位置設定工程と、
前記第2基板を前記第1基板に対して位置合わせした後に、前記第2ステージの傾斜量に基づいて補正した重ね合わせ位置で、前記第2基板を前記第1基板に重ね合わせる基板重ね合わせ工程と
を備え、
前記重ね合わせ工程は、干渉計により、前記第2ステージに対して固定された第2固定鏡との相対位置に基づいて、前記第2ステージの位置を検出する段階と、
前記干渉計の検出結果に基づいて前記第2ステージの補正量を算出し、前記補正量から前記第2ステージの見かけ上の位置ずれ量を差し引く補正をする段階と
を有する基板貼り合せ方法。 - 前記観察工程は、前記第2ステージが有する平行基準マークまでの距離に基づいて前記第2ステージの位置を計測する段階を含む請求項14に記載の基板貼り合わせ方法。
- 前記位置設定工程は、前記第2基板を前記第1基板に対して位置合わせする前に、前記観察工程において計測された前記位置に基づいて前記第2ステージを水平に設定する段階を含む請求項15に記載の基板貼り合わせ方法。
- 前記観察工程は、前記第2ステージが有する複数の平行基準マークの各々までの距離および高さの少なくとも一方に基づいて前記第2ステージの位置を計測する段階を含む請求項14に記載の基板貼り合わせ方法。
- 前記位置設定工程は、前記第2基板を前記第1基板に対して位置合わせする前に、前記観察工程において計測した前記位置に基づいて、前記複数の平行基準マークの各々までの距離および高さの少なくとも一方が一定になる位置に前記第2ステージの位置を設定する段階を含む請求項17に記載の基板貼り合わせ方法。
- 前記観察工程は、前記第1ステージに固定された顕微鏡による、前記第2ステージに対する合焦距離および合焦位置の少なくとも一方に基づいて前記第2ステージの位置を計測する請求項14から18のいずれか一項に記載の基板貼り合せ方法。
- 前記重ね合わせ工程は、干渉計により、前記第1ステージに対して固定された第1固定鏡と、前記第2固定鏡との相対位置に基づいて、前記第1ステージおよび前記第2ステージの相対位置を検出する段階と、
前記干渉計の検出結果に基づいて前記相対位置を補正する段階と
を含む請求項14から19のいずれか一項に記載の基板貼り合せ方法。 - 前記重ね合わせ工程は、前記干渉計の検出結果を前記傾斜量に応じて前記相対位置を補正する段階を含む請求項20に記載の基板貼り合せ方法。
- 前記重ね合わせ工程は、前記干渉計の検出結果に基づいて補正量を算出し、前記補正量から前記第1ステージおよび前記第2ステージの見かけ上の位置ずれ量を差し引く補正をする請求項21に記載の基板貼り合せ方法。
- 前記重ね合わせ工程は、前記第2ステージが傾くことによって前記第2固定鏡が傾いたことにより生じた見かけ上の位置ずれ量を前記補正量から差し引く段階を含む請求項22に記載の基板貼り合せ方法。
- 前記重ね合わせ工程は、前記第1基板の表面の中心を通り、前記表面に沿って伸びる軸の周りに前記第2ステージが回転した場合の相対位置のずれ量を前記見かけ上の位置ずれ量とし、前記補正量から差し引く請求項22または請求項23に記載の基板貼り合せ方法。
- 前記重ね合わせ工程は、前記第2ステージの前記傾斜量に基づいて前記見かけ上の位置ずれ量を算出する段階を含む請求項22から24のいずれか一項に記載の基板貼り合せ方法。
- 前記重ね合わせ工程は、前記見かけ上の位置ずれの方向と反対方向に前記第2ステージを移動させて補正する請求項22から25のいずれか一項に記載の基板貼り合せ方法。
- 請求項14から26のいずれか一項に記載の基板貼り合せ方法により基板を貼り合せる段階を含む積層半導体装置製造方法。
- 請求項27に記載の積層半導体装置製造方法により製造された積層半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010058233A JP5454252B2 (ja) | 2010-03-15 | 2010-03-15 | 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010058233A JP5454252B2 (ja) | 2010-03-15 | 2010-03-15 | 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011192828A JP2011192828A (ja) | 2011-09-29 |
JP2011192828A5 JP2011192828A5 (ja) | 2013-06-06 |
JP5454252B2 true JP5454252B2 (ja) | 2014-03-26 |
Family
ID=44797446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010058233A Active JP5454252B2 (ja) | 2010-03-15 | 2010-03-15 | 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5454252B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5756429B2 (ja) * | 2011-10-21 | 2015-07-29 | 東京エレクトロン株式会社 | 貼り合わせ装置及び該貼り合わせ装置を用いた貼り合わせ位置調整方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5004891B2 (ja) * | 2008-07-25 | 2012-08-22 | ボンドテック株式会社 | 傾斜調整機構およびこの傾斜調整機構の制御方法 |
-
2010
- 2010-03-15 JP JP2010058233A patent/JP5454252B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011192828A (ja) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI517290B (zh) | A substrate position alignment device, a substrate alignment method, and a manufacturing method of a multilayer semiconductor | |
JP5359873B2 (ja) | 基板貼り合わせ方法、位置決め方法、積層基板製造装置、位置決め装置及び露光装置 | |
KR102429940B1 (ko) | 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치 | |
JP5353892B2 (ja) | アラインメント装置およびアラインメント方法 | |
JP6051523B2 (ja) | 基板ホルダ対、基板接合装置およびデバイスの製造方法 | |
JP5454310B2 (ja) | 基板貼り合わせ装置および基板貼り合わせ方法 | |
JP2011216833A (ja) | 基板重ね合わせ装置、基板ホルダ、基板重ね合わせシステム、基板重ね合わせ方法およびデバイス製造方法 | |
JP5549339B2 (ja) | 基板相対位置検出方法、積層デバイス製造方法および検出装置 | |
KR102478503B1 (ko) | 접합 방법 및 접합 장치 | |
JP6098148B2 (ja) | アライメント装置、貼り合わせ装置および位置合わせ方法 | |
JP2011192676A (ja) | 基板処理装置、積層半導体装置製造方法及び積層半導体装置 | |
JP5707793B2 (ja) | 基板貼り合せ装置、基板貼り合せ方法および積層半導体装置製造方法 | |
JP5600952B2 (ja) | 位置検出装置、基板貼り合わせ装置、位置検出方法、基板貼り合わせ方法、及びデバイスの製造方法 | |
JP5454252B2 (ja) | 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 | |
JP5531508B2 (ja) | 基板重ね合わせ装置、基板重ね合わせ方法、及びデバイスの製造方法 | |
JP2022188313A (ja) | 基板貼り合わせ装置及び方法 | |
JP5454239B2 (ja) | 基板貼り合せ装置、基板貼り合せ方法、積層半導体装置製造方法及び積層半導体装置 | |
JP5798721B2 (ja) | 基板位置合せ装置、基板貼り合せ装置、基板位置合せ方法および積層半導体の製造方法 | |
KR102511929B1 (ko) | 위치 맞춤 방법 및 위치 맞춤 장치 | |
JP5614081B2 (ja) | 基板位置合わせ装置、基板位置合わせ方法、基板貼り合わせ装置、積層半導体装置製造方法及び積層半導体装置 | |
JP5549335B2 (ja) | 基板観察装置およびデバイスの製造方法 | |
JP5724182B2 (ja) | 基板処理装置および積層半導体装置製造方法 | |
JP2011170297A (ja) | 顕微鏡、基板貼り合せ装置、積層半導体装置製造方法及び積層半導体装置 | |
JP6268702B2 (ja) | 基板処理装置および基板処理方法 | |
JP2011129777A (ja) | 基板重ね合わせ装置及びデバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5454252 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |