CN106298493A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN106298493A
CN106298493A CN201510331507.XA CN201510331507A CN106298493A CN 106298493 A CN106298493 A CN 106298493A CN 201510331507 A CN201510331507 A CN 201510331507A CN 106298493 A CN106298493 A CN 106298493A
Authority
CN
China
Prior art keywords
wafer
bulge
semiconductor device
thin film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510331507.XA
Other languages
English (en)
Inventor
庄佳哲
洪宗泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiflex Scientific Co Ltd
Original Assignee
Taiflex Scientific Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiflex Scientific Co Ltd filed Critical Taiflex Scientific Co Ltd
Publication of CN106298493A publication Critical patent/CN106298493A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开一种半导体装置的制造方法，包含提供一晶圆；提供一薄膜，其中该薄膜上形成有多个凸起结构；利用该多个凸起结构和该晶圆的一表面之间的凡得瓦力将该薄膜贴附于该晶圆的该表面上；以及对该晶圆进行一半导体制程。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，尤指一种可提高生产良率的半导体装置的制造方法。
背景技术
在半导体制造方法中，为了将晶圆薄化，会对晶圆进行晶背研磨制程。一般而言，现有的晶背研磨制程是先将胶带贴附于晶圆正面，之后再对晶圆背面进行研磨。当晶圆背面研磨完成后，晶圆正面上的胶带会被移除以进行后续的晶圆切割制程。然而，在先前技术中，晶圆正面上的胶带是利用黏着剂贴附于晶圆正面，当将胶带从晶圆正面上移除时常常会有黏着剂残留于晶圆正面上，进而影响晶圆正面上形成的集成电路的功能，降低了半导体制程的生产良率。
发明内容
有鉴于此，本发明的主要目的在于提供一种可提高生产良率的半导体装置的制造方法，以解决先前技术的问题。
为达到上述目的，本发明的技术方案是这样实现的：
半导体装置的制造方法，包含提供一晶圆；提供一薄膜，其中该薄膜上形成有多个凸起结构；利用该多个凸起结构和该晶圆的一表面之间的凡得瓦力将该薄膜贴附于该晶圆的该表面上；以及对该晶圆进行一半导体制程。
在本发明一实施例中，该晶圆具有一正面及一背面，该晶圆的正面上形成有多个集成电路；该薄膜是利用该多个凸起结构和该晶圆的正面之间的凡得瓦力贴附于该晶圆的正面上；该半导体制程包含研磨该晶圆的背面。
在本发明一实施例中，该晶圆具有一正面及一背面，该晶圆的正面上形成有多个集成电路；该薄膜是利用该多个凸起结构和该晶圆的背面之间的凡得瓦力贴附于该晶圆的背面上；该半导体制程包含切割该晶圆以将该多个集成电路分开。
在本发明一实施例中，该半导体装置的制造方法另包含分别封装该多个集成电路。
在本发明一实施例中，该多个凸起结构的宽度是小于1微米。
在本发明一实施例中，该多个凸起结构的宽度是介于100纳米和1000纳米之间。
在本发明一实施例中，该多个凸起结构的宽度与高度比是介于1：2和2：1之间。
在本发明一实施例中，该多个凸起结构之间的间隔是介于100纳米和1000纳米之间。
在本发明一实施例中，该薄膜不包含黏着剂。
相较于先前技术，本发明半导体装置的制造方法是利用薄膜的凸起结构和晶圆表面之间的凡得瓦力将薄膜贴附于晶圆表面，以进行晶背研磨制程及晶圆切割制程。因此当将薄膜从晶圆表面移除时不会有黏着剂残留于晶圆表面上，也就是说，晶圆正面上形成的集成电路的功能不会受到黏着剂影响，进而提高了半导体装置的生产良率。再者，当集成电路被封装材料封装时，不会因背面有黏着剂残留而影响封装材料和集成电路之间的接合状态，进而提高了半导体装置的封装质量。
附图说明
图1为本发明半导体装置制造方法的晶背研磨制程的示意图。
图2为本发明第一薄膜的结构示意图。
图3为本发明半导体装置制造方法的晶圆切割制程的示意图。
图4为本发明半导体装置制造方法的流程图。
【主要组件符号说明】
110 晶圆
112 晶圆正面
114 晶圆背面
120 第一薄膜
122 第一凸起结构
130 集成电路
140 第二薄膜
150 半导体装置
W 第一凸起结构的宽度
H 第一凸起结构的高度
P 第一凸起结构之间的间隔
400 流程图
410至490 步骤。
具体实施方式
下面结合附图及本发明的实施例对本发明的半导体装置的制造方法作进一步详细的说明。
请同时参考图1及图2，图1为本发明半导体装置制造方法的晶背研磨制程的示意图。图2为本发明第一薄膜的结构示意图。如图所示，在本发明半导体装置制造方法的晶背研磨制程中，首先提供一晶圆110及一第一薄膜120。晶圆110具有一正面112及一背面114，且晶圆的正面112上形成有多个集成电路130。第一薄膜120上形成有多个第一凸起结构122，换句话说，多个第一凸起结构122之间形成有凹陷结构。当第一薄膜120贴附于晶圆的正面112上时，第一薄膜120上的多个第一凸起结构122和晶圆的正面112会相互接触以产生凡得瓦力，进而将第一薄膜120固定于晶圆的正面112上。当第一薄膜120固定于晶圆的正面112上之后，晶圆的背面114会进行研磨，以使晶圆110的厚度减少。
由于第一薄膜120是利用第一凸起结构122和晶圆正面112之间的凡得瓦力贴附于晶圆的正面112上，因此第一薄膜120不需包含黏着剂。另一方面，当在对晶圆的背面114进行研磨时，第一薄膜120上的第一凸起结构122具有弹性，可用以吸收研磨时产生的应力，且当第一薄膜120贴附于具有高低起伏的晶圆正面112时，多个第一凸起结构122之间的间隔可以提供第一凸起结构122被挤压时的退缩空间，以避免晶圆110于研磨时倾斜或翘曲，造成研磨后的晶圆背面114不平坦。
在本发明一实施例中，多个第一凸起结构122的宽度W是小于1微米，例如介于100纳米和1000纳米之间，而多个第一凸起结构122的宽度W与高度H比是1：2，且多个第一凸起结构122之间的间隔P是介于100纳米和1000纳米之间。但本发明不以上述实施例为限，第一凸起结构122的尺寸及配置可以视设计需求而改变，例如多个第一凸起结构122的宽度W与高度H比可以是介于1：2和2：1之间。另外，第一凸起结构122可以是利用模具压印于液态树脂，并利用光或热固化液态树脂而形成，但本发明不以此为限。
请参考图3，图3为本发明半导体装置制造方法的晶圆切割制程的示意图。如图3所示，当晶圆背面研磨完成后，本发明半导体装置制造方法的晶圆切割制程首先提供一第二薄膜140，第二薄膜140上形成有多个第二凸起结构(未图标)。第二薄膜140的第二凸起结构是相同或相似于第一薄膜120的第一凸起结构122，因此不再加以说明。当第二薄膜140贴附于晶圆110研磨后的背面114上时，第二薄膜140上的多个第二凸起结构和晶圆的背面114会相互接触以产生凡得瓦力，以将第二薄膜140固定于晶圆的背面114上。之后，第一薄膜120会从晶圆的正面112被移除，且晶圆110会被切割以将多个集成电路130分开。被切割开来的集成电路130会分别被封装材料封装，以形成半导体装置150，例如处理器或内存等。
依据上述配置，当将第一薄膜120从晶圆的正面112移除时，由于第一薄膜120不包含黏着剂，因此晶圆正面112上不会有黏着剂残留，以避免晶圆正面112上形成的集成电路130的功能受到黏着剂影响，进而提高了半导体装置150的生产良率。另一方面，第二薄膜140也不包含黏着剂，因此当集成电路130被封装材料封装时不会因背面有黏着剂残留而影响封装材料和集成电路之间的接合状态，进而提高了半导体装置150的封装质量。
请参考图4，图4为本发明半导体装置制造方法的流程图400。本发明半导体装置制造方法的流程如下列步骤：
步骤410：提供一晶圆，其中该晶圆具有一正面及一背面，该晶圆的正面上形成有多个集成电路；
步骤420：提供一第一薄膜，其中该第一薄膜上形成有多个第一凸起结构；
步骤430：利用该多个第一凸起结构和该晶圆的正面之间的凡得瓦力将该第一薄膜贴附于该晶圆的正面上；
步骤440：研磨该晶圆的背面；
步骤450：提供一第二薄膜，其中该第二薄膜上形成有多个第二凸起结构；
步骤460：于研磨该晶圆的背面之后，利用该多个第二凸起结构和该晶圆的背面之间的凡得瓦力将该第二薄膜贴附于该晶圆的背面上；
步骤470：从该晶圆的正面移除该第一薄膜；
步骤480：切割该晶圆以将该多个集成电路分开；及
步骤490：分别封装该多个集成电路。
相较于先前技术，本发明半导体装置的制造方法是利用薄膜的凸起结构和晶圆表面之间的凡得瓦力将薄膜贴附于晶圆表面，以对晶圆进行一半导体制程，例如进行晶背研磨制程及/或晶圆切割制程。因此当将薄膜从晶圆表面移除时不会有黏着剂残留于晶圆表面上，也就是说，晶圆正面上形成的集成电路的功能不会受到黏着剂影响，进而提高了半导体装置的生产良率。再者，当集成电路被封装材料封装时，不会因背面有黏着剂残留而影响封装材料和集成电路之间的接合状态，进而提高了半导体装置的封装质量。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (9)

1.一种半导体装置的制造方法，其特征在于，包含：
提供一晶圆；
提供一薄膜，其中该薄膜上形成有多个凸起结构；
利用该多个凸起结构和该晶圆的一表面之间的凡得瓦力将该薄膜贴附于该晶圆的该表面上；以及
对该晶圆进行一半导体制程。
2.如权利要求1所述半导体装置的制造方法，其特征在于，其中该晶圆具有一正面及一背面，该晶圆的正面上形成有多个集成电路；该薄膜是利用该多个凸起结构和该晶圆的正面之间的凡得瓦力贴附于该晶圆的正面上；该半导体制程包含研磨该晶圆的背面。
3.如权利要求1所述半导体装置的制造方法，其特征在于，其中该晶圆具有一正面及一背面，该晶圆的正面上形成有多个集成电路；该薄膜是利用该多个凸起结构和该晶圆的背面之间的凡得瓦力贴附于该晶圆的背面上；该半导体制程包含切割该晶圆以将该多个集成电路分开。
4.如权利要求3所述半导体装置的制造方法，其特征在于，另包含分别封装该多个集成电路。
5.如权利要求1所述半导体装置的制造方法，其特征在于，其中该多个凸起结构的宽度是小于1微米。
6.如权利要求5所述半导体装置的制造方法，其特征在于，其中该多个凸起结构的宽度是介于100纳米和1000纳米之间。
7.如权利要求1所述半导体装置的制造方法，其特征在于，其中该多个凸起结构的宽度与高度比是介于1：2和2：1之间。
8.如权利要求1所述半导体装置的制造方法，其特征在于，其中该多个凸起结构之间的间隔是介于100纳米和1000纳米之间。
9.如权利要求1所述半导体装置的制造方法，其特征在于，其中该薄膜不包含黏着剂。
CN201510331507.XA 2015-05-26 2015-06-16 半导体装置的制造方法 Withdrawn CN106298493A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104116748A TWI603393B (zh) 2015-05-26 2015-05-26 半導體裝置的製造方法
TW104116748 2015-05-26

Publications (1)

Publication Number Publication Date
CN106298493A true CN106298493A (zh) 2017-01-04

Family

ID=57650048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510331507.XA Withdrawn CN106298493A (zh) 2015-05-26 2015-06-16 半导体装置的制造方法

Country Status (2)

Country Link
CN (1) CN106298493A (zh)
TW (1) TWI603393B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109420968A (zh) * 2017-08-25 2019-03-05 台湾积体电路制造股份有限公司 化学机械研磨设备及半导体装置的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6880431B2 (ja) * 2017-04-11 2021-06-02 リンテック株式会社 離間装置および離間方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331585A (zh) * 2005-12-16 2008-12-24 信越半导体株式会社 贴合基板的制造方法
CN102339768A (zh) * 2010-07-15 2012-02-01 硅绝缘体技术有限公司 形成键合半导体结构的方法及该方法形成的半导体结构
CN102693941A (zh) * 2011-03-25 2012-09-26 南茂科技股份有限公司 晶圆切割制程
JP2013021017A (ja) * 2011-07-07 2013-01-31 Disco Abrasive Syst Ltd ウエーハの研削方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012112937A2 (en) * 2011-02-18 2012-08-23 Applied Materials, Inc. Method and system for wafer level singulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101331585A (zh) * 2005-12-16 2008-12-24 信越半导体株式会社 贴合基板的制造方法
CN102339768A (zh) * 2010-07-15 2012-02-01 硅绝缘体技术有限公司 形成键合半导体结构的方法及该方法形成的半导体结构
CN102693941A (zh) * 2011-03-25 2012-09-26 南茂科技股份有限公司 晶圆切割制程
JP2013021017A (ja) * 2011-07-07 2013-01-31 Disco Abrasive Syst Ltd ウエーハの研削方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109420968A (zh) * 2017-08-25 2019-03-05 台湾积体电路制造股份有限公司 化学机械研磨设备及半导体装置的制造方法
CN109420968B (zh) * 2017-08-25 2022-04-05 台湾积体电路制造股份有限公司 化学机械研磨设备及半导体装置的制造方法

Also Published As

Publication number Publication date
TW201642332A (zh) 2016-12-01
TWI603393B (zh) 2017-10-21

Similar Documents

Publication Publication Date Title
US10062583B2 (en) Microelectronics package with inductive element and magnetically enhanced mold compound component
US10109550B2 (en) Wafer-level package with enhanced performance
CN103515250B (zh) 一种75μm超薄芯片生产方法
US8198175B2 (en) Processing method for package substrate
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20080188061A1 (en) Method of protecting front surface structure of wafer and method of wafer dividing
US8278189B2 (en) Method for thinning wafer
CN106298493A (zh) 半导体装置的制造方法
WO2013152296A1 (en) Semiconductor wafer processing
WO2017104169A1 (ja) 電子部品およびその製造方法ならびに電子部品製造装置
CN102157426A (zh) 晶片支撑装置及晶片处理工艺
US9419050B2 (en) Manufacturing method of semiconductor structure with protein tape
CN108231567A (zh) 一种晶背减薄方法及所使用的圆形治具
CN102064092B (zh) 用于半导体工艺的载体分离方法
CN103065957B (zh) 半导体基板切割的装置及半导体晶圆切割的制造方法
CN105575870B (zh) 一种半导体器件及其制备方法、电子装置
US20160192500A1 (en) Electronic Devices and Methods of Manufacturing Electronic Devices
CN104716056B (zh) 一种晶圆键合方法
CN105390408A (zh) 晶圆结构及其减薄方法
US9806034B1 (en) Semiconductor device with protected sidewalls and methods of manufacturing thereof
US9536817B2 (en) Electronic devices and methods of manufacturing electronic devices
EP3367430B1 (en) Process of fabrication of a semiconductor device with six-sided protected walls
TWI505342B (zh) 薄化晶圓的方法
CN108242413A (zh) 一种用于减薄半导体基片的装置及方法
CN107464780A (zh) 一种优化侧壁金属化基板金属毛刺的切割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170104