CN105575870B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN105575870B CN105575870B CN201410538118.XA CN201410538118A CN105575870B CN 105575870 B CN105575870 B CN 105575870B CN 201410538118 A CN201410538118 A CN 201410538118A CN 105575870 B CN105575870 B CN 105575870B
- Authority
- CN
- China
- Prior art keywords
- photopolymer layer
- layer
- element wafer
- photopolymer
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置，所述制备方法包括步骤S1：提供元件晶圆，在所述元件晶圆的正面形成有元器件图案；步骤S2：在所述元件晶圆的正面形成第一干膜层并进行图案化，以在所述第一干膜层中形成所述元器件图案；步骤S3：固化所述第一干膜层；步骤S4：在所述第一干膜层上贴敷第二干膜层，并进行固化，以形成支撑层；步骤S5：对所述元件晶圆的背面进行背部研磨；步骤S6：对所述元件晶圆的正面进行切割，切割的同时所述第一干膜层和所述第二干膜层自动脱落。本发明所述方法不仅简单易行，而且极大的降低了工艺成本，提高了器件产量。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
在半导体技术中，目前很多产品都需要薄片(wafer thickness<＝400um)的处理方法。例如在3D IC立体叠合技术，热门的3D硅通孔(TSV)工艺、2.5D的中介板(Interposer)工艺、绝缘栅双极型晶体管工艺(Insulated Gate Bipolar Transistor，IGBT)，以及背面照射(BSI)工艺都需要这种薄片的处理方法。
目前所述薄片处理方法有两种：一种是Disco的Taiko晶圆(Wafer)方法；Taiko研磨工艺方式为薄硅片的研磨方式之一，其特点是仅研磨硅片中心部分，而在硅片边缘留3mm-5mm的区域不做研磨，从而在硅片边缘形成一个比器件硅片厚度要厚得多的支撑环，从而薄硅片可以在后续的传送，制造和搬运中不发生形变和破裂。
另一种方法是临时键合/解键合(temporary bonding/de-bonding)的方法；两种方法的设备耗资巨大，而且第二种方法需要的耗材费用也相当高，而两种方法的产量(Throughput)都相当慢。
目前处理薄片的技术方法价格非常昂贵，同时产量非常低；同时还有很多限制，例如临时键合(Temporary bonding)的胶(glue)不能耐高温，需要背面(BS)后续制程控制在温度250C以下。
因此需要对所述方法作进一步的改进，以便解决目前处理薄片的技术方法价格非常昂贵，同时产量非常低的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供元件晶圆，在所述元件晶圆的正面形成有元器件图案；
步骤S2：在所述元件晶圆的正面形成第一干膜层并进行图案化，以在所述第一干膜层中形成所述元器件图案；
步骤S3：固化所述第一干膜层；
步骤S4：在所述第一干膜层上贴敷第二干膜层，并进行固化，以形成支撑层；
步骤S5：对所述元件晶圆的背面进行背部研磨；
步骤S6：对所述元件晶圆的正面进行切割，切割的同时所述第一干膜层和所述第二干膜层自动脱落。
可选地，在所述步骤S2中，所述第一干膜层选用耐高温的感光性材料。
可选地，所述第一干膜层通过旋转涂覆的方法形成。
可选地，在所述步骤S2中，所述第一干膜层选用耐高温的光刻胶。
可选地，在所述步骤S2中，所述第一干膜层通过贴敷的方法形成。
可选地，在所述步骤S4中，所述第二干膜层选用耐高温的光刻胶。
可选地，所述第一干膜层和所述第二干膜层选用耐温大于350℃的材料。
可选地，在所述步骤S3中，在所述固化步骤之后，在所述元件晶圆的切割道上保留有所述第一干膜层。
可选地，保留的所述第一干膜层的宽度小于或者等于所述切割道的宽度。
可选地，在所述步骤S4中，贴敷所述第二干膜层的真空值为1-0.05个大气压。
可选地，在所述方法中，在所述步骤S5之前循环执行所述步骤S1至所述步骤S4至少一次。
本发明还提供了一种上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述半导体器件。
本发明为了解决现有技术处理薄片的技术方法中存在的价格非常昂贵，同时产量非常低等问题，提供了一种半导体器件的制备方法，所述方法通过干膜(Dry film)堆叠的方法，在器件(device)的正面形成支撑层，作为薄片晶圆(thin wafer)的支撑。其中，第一干膜层(Dry film)，沿着切割道(scribe line，S/L)留下第一干膜层(Dry film)作为支撑层，然后第二干膜层(Dry film)直接贴敷在第一干膜层(Dry film)上，提供更大的支撑力，同时防止颗粒(particle)落在正面器件(device)上或者划伤；而在晶圆切割(waferdicing)的时候，所述干膜层(dry film)自动脱落，所述方法不仅简单易行，而且极大的降低了工艺成本，提高了器件产量。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1本发明实施例中在所述元件晶圆上形成干膜层的剖视图；
图2a-2b为本发明实施例中在所述元件晶圆上形成干膜层的俯视图；
图3为本发明实施例中在所述元件晶圆上形成干膜层的SEM示意图；
图4为本发明实施例中在所述元件晶圆上形成干膜层的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
实施例1
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合图1、2a-2b，以及图3-4对所述方法作进一步的说明。
其中图1为本发明实施例中在所述元件晶圆上形成干膜层的剖视图；图2a-2b为本发明实施例中在所述元件晶圆上形成干膜层俯视图；图3为本发明实施例中在所述元件晶圆上形成干膜层的SEM示意图；图4为本发明实施例中在所述元件晶圆上形成干膜层的工艺流程图。
首先执行步骤201，提供元件晶圆101，在所述元件晶圆的正面形成有元器件图案。
具体地，如图1和2a所述，所述元件晶圆101中形成有元器件图案和/或其他图案。
所述元件晶圆为薄片晶圆，对所述元件晶圆进行背部研磨以及执行背面工艺时需要在元件晶圆的正面上形成支撑层，以对所述元件晶圆进行保护，因此执行步骤202：在所述元件晶圆101的正面形成第一干膜层102并进行图案化，以在所述第一干膜层102中形成所述元器件图案。
具体地，首先在所述元件晶圆101的正面形成第一干膜层102，其中所述干膜层可以理解为两面通过保护膜保护起来的胶状物，所述保护膜没有粘附性，以保证所述胶状物更加容易保存和使用。
其中，所述第一干膜层102可以选用耐高温的感光性材料，所述感光材料的耐温需要达到350℃或以上，以保证在后续的背面工艺中能保持良好的性能，起到支撑作用。
其中，所述第一干膜层102可以选用旋转涂覆的方法形成，但并不局限于所述方法。
可选地，所述第一干膜层102选用耐高温的光刻胶，耐温达到350℃或以上，选用光刻胶层时，可以通过贴敷的方法形成。
进一步，选用光刻胶层时，所述第一干膜层102可以贴敷若干层，以保证在后续的步骤中提供足够的支撑力。
然后图案化所述第一干膜层102，以在所述第一干膜层102形成所述元器件图案。具体地，在该步骤中所述第一干膜层102选用光刻胶层，然后对所述光刻胶层进行曝光、显影，以在所述元器件图案上保留所述第一干膜层102，作为支撑层，如图2a所示。
执行步骤203，固化所述第一干膜层102，以形成部分支撑层。
在该步骤中可以通过烘焙的方法固化所述第一干膜层，例如可以通过微波烘焙或者紫外光烘焙的方法固化所述第一干膜层102，但是并不局限于所述方法。
在固化步骤之后，在所述元件晶圆101的切割道上保留有所述第一干膜层102，沿着切割道S/L留下的第一干膜层102(dry film)作为支撑层，甚至在元件晶圆边缘的无效晶粒上(die)也可以留下所述第一干膜层102；但是在S/L中留下的所述第一干膜层102的宽度，要小于等于S/L的宽度，同时，考虑到后期切割(dice/saw)，也必须要留下足够的对准余裕(margin)。
执行步骤204，在所述第一干膜层102上贴敷第二干膜层103，并进行固化。
在该步骤中，所述第二干膜层103选用耐高温的光刻胶，其耐受的温度在350℃及以上。
可选地，利用第二干膜层103(dry film)直接贴敷在第一层干膜层103上，如图2b所示，以保证更大的支撑力。
进一步，贴敷所述第二干膜层103的真空值为1-0.05个大气压，以保证其具有良好的贴敷性能。
为了获得更大的支撑力，可以循环执行步骤201-204，以保证所述第一干膜层和所述第二干膜层103提供足够大的支撑力，可以根据需要决定循环次数，并不局限于某一数值范围。
图3为本发明实施例中在所述元件晶圆上形成干膜层的SEM示意图，在该图中为4层干膜层(dry film)叠加的SEM图。
然后对所述第二干膜层103进行固化，可以通过烘焙的方法固化所述第一干膜层，例如可以通过微波烘焙或者紫外光烘焙的方法固化所述第一干膜层102，但是并不局限于所述方法。
执行步骤205，对所述元件晶圆的背面进行背部研磨。
具体地，在该步骤中将所述元件晶圆进行反转，以所述第一干膜层和所述第二干膜层103形成的叠层作为支撑，对所述元件晶圆的背面进行背部研磨。进一步，在背部研磨之后，还可以进一步执行背面工艺的相关步骤，在该步骤中在所述元件晶圆101的背面形成各种元器件，例如在所述背面执行离子注入、沉积金属层、形成掩膜层以及蚀刻等工艺步骤，以形成各种元器件。
执行步骤206，对所述晶圆的正面进行切割，切割的同时所述第一干膜层102和所述第二干膜层103自动脱落。
在该步骤中，在执行完背面工艺之后，对所述晶圆进行切割，具体地，沿所述元件晶圆中的切割道进行切割，以将所述晶圆切割成晶粒。
在切割过程中，多层的干膜层(dry film)自动脱落，不影响正常的器件，在本发明中在元件晶圆的正面通过形成所述第一干膜层和所述第二干膜层之后，进行背面工艺，在完成背面工艺之后对所述元件晶圆进行切割，切割的同时去除所述干膜叠层，不会对器件造成影响，而且不用进一步执行分离的步骤，相对于现有技术的临时键合/解键合工艺步骤更加简单，而且提高了器件的产量，极大的降低了工艺成本。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术处理薄片的技术方法中存在的价格非常昂贵，同时产量非常低等问题，提供了一种半导体器件的制备方法，所述方法通过干膜(Dry film)堆叠的方法，在器件(device)的正面形成支撑层，作为薄片晶圆(thin wafer)的支撑。其中，第一干膜层(Dry film)，沿着切割道(scribe line，S/L)留下第一干膜层(Dry film)作为支撑层，然后第二干膜层(Dry film)直接贴敷在第一干膜层(Dry film)上，提供更大的支撑力，同时防止颗粒(particle)落在正面器件(device)上或者划伤；而在晶圆切割(waferdicing)的时候，所述干膜层(dry film)自动脱落，所述方法不仅简单易行，而且极大的降低了工艺成本，提高了器件产量。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过本发明实施例1所述方法制备得到的半导体器件价格更低，而且具有更高的良率和产量。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (12)
1.一种半导体器件的制备方法，包括：
步骤S1：提供元件晶圆，在所述元件晶圆的正面形成有元器件图案；
步骤S2：在所述元件晶圆的正面形成第一干膜层并进行图案化，以在所述第一干膜层中形成所述元器件图案；
步骤S3：固化所述第一干膜层，其中，在所述固化步骤之后，在所述元件晶圆的切割道上保留有所述第一干膜层；
步骤S4：在所述第一干膜层上贴敷第二干膜层，并进行固化，以形成支撑层；
步骤S5：对所述元件晶圆的背面进行背部研磨；
步骤S6：对所述元件晶圆的正面进行切割，切割的同时所述第一干膜层和所述第二干膜层自动脱落。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述第一干膜层选用耐高温的感光性材料。
3.根据权利要求2所述的方法，其特征在于，所述第一干膜层通过旋转涂覆的方法形成。
4.根据权利要求1或2所述的方法，其特征在于，在所述步骤S2中，所述第一干膜层选用耐高温的光刻胶。
5.根据权利要求4所述的方法，其特征在于，在所述步骤S2中，所述第一干膜层通过贴敷的方法形成。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，所述第二干膜层选用耐高温的光刻胶。
7.根据权利要求1所述的方法，其特征在于，所述第一干膜层和所述第二干膜层选用耐温大于350℃的材料。
8.根据权利要求1所述的方法，其特征在于，保留的所述第一干膜层的宽度小于或者等于所述切割道的宽度。
9.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，贴敷所述第二干膜层的真空值为1-0.05个大气压。
10.根据权利要求1所述的方法，其特征在于，在所述方法中，在所述步骤S5之前循环执行所述步骤S1至所述步骤S4至少一次。
11.一种基于权利要求1至10之一所述的方法制备得到的半导体器件。
12.一种电子装置，包括权利要求11所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410538118.XA CN105575870B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410538118.XA CN105575870B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105575870A CN105575870A (zh) | 2016-05-11 |
| CN105575870B true CN105575870B (zh) | 2018-06-08 |
Family
ID=55885860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410538118.XA Active CN105575870B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105575870B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273369B (zh) * | 2017-07-17 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 芯片封装方法及芯片封装结构 |
| CN111599752B (zh) * | 2019-02-20 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 切割方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108428A (ja) * | 2004-10-06 | 2006-04-20 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| CN100382281C (zh) * | 2005-06-14 | 2008-04-16 | 探微科技股份有限公司 | 晶片切割的方法 |
| CN100382280C (zh) * | 2005-06-15 | 2008-04-16 | 探微科技股份有限公司 | 晶片切割方法 |
| US8114576B2 (en) * | 2007-03-02 | 2012-02-14 | Raytheon Company | Method for fabricating electrical circuitry on ultra-thin plastic films |
| CN103441104B (zh) * | 2013-08-29 | 2016-06-22 | 华进半导体封装先导技术研发中心有限公司 | 晶圆切割方法 |
-
2014
- 2014-10-13 CN CN201410538118.XA patent/CN105575870B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105575870A (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510712B2 (en) | Methods for controlling warpage in packaging | |
| US10804247B2 (en) | Chip package structure with conductive shielding film | |
| KR101469331B1 (ko) | 웨이퍼의 스크라이브 라인 | |
| WO2006031641A3 (en) | Method of manufacturing carrier wafer and resulting carrier wafer structures | |
| TW201034152A (en) | Antenna integrated in a semiconductor chip | |
| CN105575760B (zh) | 一种半导体结构的制作方法 | |
| WO2011149616A3 (en) | Planarizing etch hardmask to increase pattern density and aspect ratio | |
| TW201110319A (en) | Integrated circuit structure and forming method thereof | |
| US20170309603A1 (en) | 3DIC Structure and Method for Hybrid Bonding Semiconductor Wafers | |
| TWI706473B (zh) | 藉由背面揭露摻雜半導體結構之子鰭區域的方法與相關裝置 | |
| CN105575870B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| TW201532156A (zh) | 用於將堆疊的半導體裝置互連的方法 | |
| TW201513195A (zh) | 半導體封裝件之製造方法 | |
| US20130260535A1 (en) | Method and apparatus for reducing package warpage | |
| JP2012517123A5 (zh) | ||
| TW201513196A (zh) | 半導體封裝件之製造方法 | |
| CN107799465A (zh) | 半导体结构和相关方法 | |
| CN108020774B (zh) | 小样品的去层方法 | |
| US20180247822A1 (en) | Method Of Fabricating A Semiconductor Wafer Including A Through Substrate Via (TSV) And A Stepped Support Ring On A Back Side Of The Wafer | |
| CN106328546B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US10559495B2 (en) | Methods for processing semiconductor dice and fabricating assemblies incorporating same | |
| TW201638258A (zh) | 黏著片及半導體裝置的製造方法 | |
| US9013039B2 (en) | Wafer support system for 3D packaging | |
| CN106298493A (zh) | 半导体装置的制造方法 | |
| TWI548094B (zh) | 半導體構造及形成半導體構造之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |