JP5346063B2 - 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法 - Google Patents

半径方向位置ずれの補償を含む分子接合による貼り合わせ方法 Download PDF

Info

Publication number
JP5346063B2
JP5346063B2 JP2011133018A JP2011133018A JP5346063B2 JP 5346063 B2 JP5346063 B2 JP 5346063B2 JP 2011133018 A JP2011133018 A JP 2011133018A JP 2011133018 A JP2011133018 A JP 2011133018A JP 5346063 B2 JP5346063 B2 JP 5346063B2
Authority
JP
Japan
Prior art keywords
wafer
bonding
curvature
wafers
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011133018A
Other languages
English (en)
Other versions
JP2012019209A (ja
Inventor
ゴーダン グウェルタツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2012019209A publication Critical patent/JP2012019209A/ja
Application granted granted Critical
Publication of JP5346063B2 publication Critical patent/JP5346063B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/144—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers using layers with different mechanical or chemical conditions or properties, e.g. layers with different thermal shrinkage, layers under tension during bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1808—Handling of layers or the laminate characterised by the laying up of the layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/18—Handling of layers or the laminate
    • B32B38/1866—Handling of layers or the laminate conforming the layers or laminate to a convex or concave profile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B41/00—Arrangements for controlling or monitoring lamination processes; Safety arrangements
    • B32B2041/04—Detecting wrong registration, misalignment, deviation, failure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/70—Automated, e.g. using a computer or microcomputer
    • B32B2309/72—For measuring or regulating, e.g. systems with feedback loops
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75756—Guiding structures in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

本発明は、第２のウェーハから形成された少なくとも１つの層を、最終基板と呼ばれる第１のウェーハ上に転写することを含む３次元集積化（３Ｄ集積化）技術に従って製造される多層半導体ウェーハまたは構造の分野に関する。少なくとも１つの層は、素子例えば複数の微小構成部品が既に形成されている第２のウェーハの部分に対応し、他の対応する素子は、また、第１のウェーハに形成されている。
特に、所与の層に存在する微小構成部品のサイズが非常に小さく数が多いために、各転写された層、すなわち少なくとも１つの層を含む各ウェーハは、下の層との非常に厳密な位置合せを満たすために、高い精度で最終基板（第１のウェーハそれ自体、または他の転写された層を既に含む第１のウェーハ）上に位置決めされなければならない。例えば、他の微小構成部品を形成するため、表面に微小構成部品をむき出しにするため、相互接続品を製造するため、その他のために、転写後に少なくとも１つの層に対して処理を行うことが必要なことがあり、この処理作業は、また、少なくとも１つの層に存在する構成部品に対して非常に高い精度で行われなければならない。
１つの層を最終基板上に転写することは、上で述べられたタイプの、第１のウェーハと第２のウェーハ間の分子接合による貼り合わせを含み、第２のウェーハは一般に後で薄くされる。貼り合せ中に、これら２枚のウェーハは機械的に位置合わせされる。２枚のウェーハ間には３つの型の位置合せ欠陥、すなわち、「ずれ」または「シフト」型、回転型、および半径方向型（「振れ」、拡大誤差または変形誤差という名前でも知られている）の位置合せ欠陥が見られることがある。
単一ウェーハに対して一連のリソグラフィステップが行われるとき、これらの欠陥の型は、各ステップ間に完全な位置合せを維持するために、リソグラフィ機械の補償アルゴリズムを使用して概ね補正される。
貼り合せの目的で２枚のウェーハを位置合せしている間に、シフト型および回転型の位置合せ欠陥は、貼り合せ機械でウェーハの相対的な位置を互いに修正することによって機械的に補償することができる。しかし、半径方向型の位置合せ欠陥は、ウェーハのそのような再位置決めによって補償することができない。
半径方向位置ずれは、位置合せされる２枚のウェーハの半径方向膨張が異なるとき発生する。その半径方向膨張は、各ウェーハが微小構成部品製造の異なるプロセスを経たこと、および／またはウェーハのどちらか一方に使用されたプロセスによって、ウェーハが変形することになり、例えばウェーハに引張歪を誘起する層堆積または酸化の場合のように、ウェーハの寸法が顕微鏡スケールで変化する可能性があること、によっていることがある。
図１Ａは、分子接合による貼り合せを目的とした、第１のウェーハ１０と第２のウェーハ２０の間の位置合せを示す。第１の一連の微小構成部品１１が、第１のウェーハ１０の貼り合せ面に事前に形成され、一方で、第２の一連の微小構成部品２１が、第２のウェーハ２０の上面に事前に形成され、第１のウェーハに貼り合せしようとする。微小構成部品１１は、２枚のウェーハの貼り合せ後、微小構成部品２１と位置合せしようとする。
しかし、ここで説明される例では、第１のウェーハと第２のウェーハは、半径方向膨張が異なり、したがって、これらのウェーハ間に半径方向位置ずれを起こし、この位置ずれによって、貼り合せ後に、図１Ｂに示されたオフセットΔ11、Δ22、Δ33、Δ55、Δ66、またはΔ77（微小構成部品の対１１1／２１1、１１2／２１2、１１3／２１3、１１5／２１5、１１6／２１6、および１１7／２１7の間に見られるオフセットにそれぞれ対応している）等のほとんどの微小構成部品間のオフセットが生じている。
２枚のウェーハ間の半径方向位置ずれの原因となる半径方向膨張は、ウェーハ全体にわたって概ね一様であり、したがって、ウェーハの中心と周囲の間でほぼ線形的に徐々に発展する（すなわち、大きくなる）半径方向位置ずれを生じさせる。
半径方向位置ずれは、特に、フォトリソグラフィで構成部品を形成する従来のステップ中に、補正アルゴリズムによって、およびウェーハに対して行われる位置ずれ測定に応じて、補正されることがある。
しかし、半径方向位置ずれの補正は、１枚のウェーハそれだけに対して行うことしかできない。さらに、微小構成部品の製造が、３次元構造を製造する場合のように２枚のウェーハを貼り合わせるステップを含むとき、もはや半径方向位置ずれに関係する補正を行うことはできない。
さらに、微小構成部品の層が、第１の層の微小構成部品を有する最終基板上に転写される場合、これらの微小構成部品が互いに相互接続されようとしているとき２つの層の各々の微小構成部品間の半径方向位置ずれを最小限にできることが非常に重要である。実際には、この場合に２つの層の微小構成部品間に存在する位置ずれをリソグラフィにより補償することはできない。
T. Turner et al. "Mechanics of wafer bonding: Effect of clamping", Journal of Applied Physics, Vol. 95, No 1, January 1, 2004
本発明の目的は、互いに貼り合わせようとする２枚のウェーハ間に存在する初期半径方向位置ずれを補償することを可能にする解決策を提供することである。
この目的のために、本発明は、分子接合によって第１のウェーハを第２のウェーハに貼り合わせる方法を提供し、第１及び第２のウェーハは、それらの間に初期半径方向位置ずれを有し、本方法は、第１及び第２のウェーハ間に接合波（Bonding wave）の伝播を起こすために、第１及び第２のウェーハを接触させるステップを少なくとも含み、接触させるステップ中に、予め定められた貼り合せ曲率が、初期半径方向位置ずれの関数として第１及び第２のウェーハの少なくとも１枚に課されることを特徴とする。
以下で詳細に説明されるように、第１及び第２のウェーハの貼り合せ中にこれらのウェーハの曲率を監視することによって、初期に存在する半径方向位置ずれを補償する追加の半径方向位置ずれを誘起することができる。
本発明の１つの態様によれば、第２のウェーハは、接合波の伝播中に第１のウェーハに課される予め定められた貼り合せ曲率に自由に適応することができる。
本発明の他の態様によれば、第１及び第２のウェーハは、直径３００ｍｍのシリコンの円形ウェーハであり、各々微小構成部品を備えている。
本発明の１つの態様によれば、本方法は、ウェーハの貼り合せ前に、
− 補償されるべき第１及び第２のウェーハ間の初期半径方向位置ずれを測定するステップと、
− 貼り合せ前に各ウェーハの曲率を測定するステップと、
− 第１及び第２のウェーハ間の初期半径方向位置ずれに対する補償半径方向位置ずれを決定するステップと、
− 第１及び第２のウェーハ間の補償半径方向位置ずれを生成することができる貼り合せ後曲率を計算するステップと、
− 計算された貼り合せ後曲率の関数として予め定められた貼り合せ曲率を計算するステップと、
を含む。
本発明の特定の態様によれば、本方法は、
− 第１の保持支持具および第２の保持支持具をそれぞれ使用して、第１のウェーハおよび第２のウェーハを互いに向かい合っている状態で保持するステップであって、第１の支持具が、予め定められた貼り合せ曲率を第１のウェーハに課す、ステップと、
− 第１及び第２のウェーハ間に接合波の伝播を起こさせるために、第１及び第２のウェーハを接触させるステップと、
− 第２のウェーハを、第１のウェーハと接触する前に、または接触している間に第２の保持支持具から解放するステップであって、その結果、第２のウェーハが、接合波の伝播中に第１のウェーハに課される貼り合せ曲率に適応する、ステップと、
を含む。
本発明の１つの特徴によれば、予め定められた貼り合せ曲率は、第１の保持支持具に取り付けられたジャッキを動かすことによって、第１のウェーハに課される。
本発明の他の特徴によれば、予め定められた貼り合せ曲率は、第１のウェーハと第１の保持支持具の間に置かれた膜によって第１のウェーハに課され、膜は、予め定められた貼り合せ曲率に対応する曲率を有する。
本発明のさらに他の特徴によれば、予め定められた貼り合せ曲率は、第１の保持支持具によって第１のウェーハに課され、第１の保持支持具は、予め定められた貼り合せ曲率に対応する曲率を有する。
本発明の特定の態様によれば、第１及び第２のウェーハは、各々、それぞれのその貼り合せ面に微小構成部品を含み、第１及び第２のウェーハの一方の微小構成部品の少なくともいくつかは、他方のウェーハの微小構成部品の少なくともいくつかと位置合せしようとする。
本発明は、また、分子接合によって第１のウェーハを第２のウェーハに貼り合わせるための装置に関し、第１及び第２のウェーハは、それらの間に初期半径方向位置ずれを有し、本装置は、第１のウェーハおよび第２のウェーハをそれぞれ保持する第１の保持支持具および第２の保持支持具を備え、本装置では、第１の保持支持具は、予め定められた貼り合せ曲率を初期半径方向位置ずれの関数として第１のウェーハに課すための手段を備え、本装置は、第２のウェーハを、第１のウェーハと接触する前または接触している間に、第２の支持具から解放するために、第２の保持支持具を制御し、その結果、第２のウェーハは、接合波の伝播中に第１のウェーハに課される貼り合せ曲率に適応する。
本発明の１つの特徴によれば、貼り合せ装置は、予め定められた貼り合せ曲率を初期半径方向位置ずれの関数として計算し、または、予め定められた貼り合せ曲率に対応する曲率半径を初期半径方向位置ずれの関数として計算するための処理手段を備える。
本発明の１つの特徴によれば、第１の保持支持具は、さらに、予め定められた貼り合せ曲率を第１のウェーハに課すことができるジャッキを備え、このジャッキは、予め定められた貼り合せ曲率に対応する曲率半径に従って駆動され、本装置は、第２のウェーハを、第１のウェーハと接触した後で第２の支持具から解放するために第２の保持支持具を制御し、その結果、第２のウェーハは、接合波の伝播中に第１のウェーハに課される貼り合せ曲率に適応する。
本発明の他の特徴によれば、本装置は、さらに、第１のウェーハと第１の保持支持具の間に置かれた膜を備え、膜は、予め定められた貼り合せ曲率に対応する曲率を有する。
本発明のさらに他の特徴によれば、第１の保持支持具は、予め定められた貼り合せ曲率に対応する曲率を有する。
本発明の１つの態様によれば、第１の保持支持具および第２の保持支持具は、第１及び第２のウェーハを吸引力または静電気力によって保持する手段を備える。
本発明の他の態様によれば、第１の保持支持具および第２の保持支持具は、直径が１００ｍｍ、１５０ｍｍ、２００ｍｍ、または３００ｍｍの円形基板を受け入れるように適応されている。
従来の技術による３次元構造の製造を示す概略図である。 従来の技術による３次元構造の製造を示す概略図である。 「反り」型の変形を有するウェーハを示す図である。 「反り」型の変形を有するウェーハを示す図である。 分子接合による２枚のウェーハの貼り合せ前に得られた様々な曲率を示す図である。 分子接合による２枚のウェーハの貼り合せ中に得られた曲率を示す図である。 分子接合による２枚のウェーハの貼り合せ後に得られた曲率を示す図である。 本発明の分子接合による貼り合わせ法を使用することによる３次元構造の製造を示す概略図である。 本発明の分子接合による貼り合わせ法を使用することによる３次元構造の製造を示す概略図である。 本発明の分子接合による貼り合わせ法を使用することによる３次元構造の製造を示す概略図である。 本発明の分子接合による貼り合わせ法を使用することによる３次元構造の製造を示す概略図である。 本発明の分子接合による貼り合わせ法を使用することによる３次元構造の製造を示す概略図である。 本発明の分子接合による貼り合わせ法を使用することによる３次元構造の製造を示す概略図である。 本発明の分子接合による貼り合わせ法を使用することによる３次元構造の製造を示す概略図である。 図５Ａから５Ｇに示された３次元構造の製造中に採用されるステップを示す流れ図である。 分子接合による２枚のウェーハの貼り合せ中に２枚のウェーハに課される曲率の関数として、最終的な半径方向位置ずれの変化を示すグラフである。
本発明は、一般に、貼り合せ後に２枚のウェーハ間に半径方向位置ずれをもたらす異なる半径方向の膨張を有する２枚のウェーハ間の分子接合による貼り合せに適用される。
より詳細には、本発明は、これだけではないが、それぞれ構成部品を含む少なくとも２枚のウェーハ間の分子接合による貼り合せに適用され、これら２枚のウェーハにおいて、各ウェーハの構成部品の少なくともいくつかを、貼り合せ後に位置合わせしようとする。
貼り合せ後の２枚のウェーハの半径方向位置ずれ現象を補償するために、本発明は、初期半径方向位置ずれの関数として事前に定義された貼り合せ曲率を、２枚のウェーハの貼り合せ中に、その２枚のウェーハに課すことを提案する。
より正確には、貼り合せ前に、２枚のウェーハの各々はそれ自体の曲率を持ち、この曲率は、図２のウェーハ３０の場合のように凹状であることがあり、または図３のウェーハ４０の場合のように凸状であることがある。この曲率は、半導体技術で「反り」という用語で呼ばれるウェーハの湾曲変形を決定している。図２および３に示されるように、ウェーハの反りΔｚは、ウェーハが自由に載っている基準面Ｐ（典型的に、完全に平坦）とウェーハ自体の間の、概ねウェーハの中心と同じレベルで測定された距離（矢印）に対応している。半導体の分野で従来から使用されているウェーハ直径、すなわち数十ミリメートルから３００ミリメートルのスケールに対して、曲率は一般にｍ-1またはｋｍ-1の単位で測定されるが、反りはマイクロメートルの単位で測定される。というのは、半導体分野で使用されるウェーハの曲率は非常に小さく、その結果として、対応する曲率半径が非常に大きいからである。
図４Ａから４Ｃは、初期曲率Ｋ1およびＫ2（図４Ａ）をそれぞれ有する、支持ウェーハ６０（ベース）に第１のウェーハ５０（上）を貼り合わせる前および貼り合わせた後の曲率の変化を示す。以下で詳細に説明されるように、分子接合による貼り合わせ中に、貼り合せ曲率と呼ばれる曲率ＫBが２枚のウェーハ５０および６０の一方に課され（図４Ｂ）、他方のウェーハは、接合波の伝播中にこの第１のウェーハに課される曲率に適応される。曲率ＫBは、以下で詳細に説明されるように、貼り合せ機械の特定の保持支持具によって課されることがあり、曲率ＫBは２枚のウェーハの一方だけに対してであり、もう一方のウェーハは、接合波の伝播中に他方のウェーハに課される曲率に適応するために、接合波の伝播が始まった瞬間から自由に変形することができる。
貼り合せが達成された後で、２枚のウェーハがそれぞれの保持支持具から解放されると、貼り合わされたウェーハ５０および６０の組合せによって構成された構造は、貼り合せ後曲率と呼ばれる曲率ＫFを有する。
貼り合せ後曲率ＫFは、次式で計算されることがある。
ＫF＝（２（Ｋ1＋Ｋ2）＋１２ＫB）／１６ （１）
この式は、非特許文献１の文献中に与えられた式（１２）に基づいて決定された。
この式に基づいて、貼り合せ曲率ＫBの貼り合せ後曲率ＫFに及ぼす影響は、ウェーハ５０および６０の初期曲率Ｋ1およびＫ2の影響よりも圧倒的に大きい（６倍）ことが分かる。
さらに、貼り合せ後に２枚のウェーハ間に結果として生じる半径方向位置ずれＤRは、次式によって決定されることがある。
ＤR＝−２（εＲ） （２）
ここで、Ｒは、ウェーハの中心と半径方向位置ずれの測定点の間の距離であり、εは、第１のウェーハ５０（上）の表面に加えられる歪である。
さらに、第１のウェーハの表面に加えられる歪と貼り合せ後曲率ＫFの間に関係があり、この関係は、次式で与えられる。
ε＝ＫF（ｈ／２） （３）
ここで、ｈは、第１のウェーハの厚さである。
歪εに対応する式（３）の要素を式（２）に入れることによって、貼り合せ後に結果として生じる半径方向位置ずれＤRと貼り合せ後曲率ＫFの間の関係は、次式によって決められる。
ＤR＝−ＫFｈＲ （４）
半径方向位置ずれＤRは、貼り合せ後曲率ＫFの関数であることが分かる。
その結果として、初期半径方向位置ずれＤRiを知ることによって、補償半径方向位置ずれＤRcは、ＤRc＝−ＤRiであるように決定され、式（４）を用いて、ＤRc＝ＫFｈＲと与えられる。
初期半径方向位置ずれを、初期半径方向成分を推定するためにウェーハの同じバッチの２枚のウェーハ間の貼り合せを行い、さらにこの２枚のウェーハの位置ずれを測定することによって、測定することができる。２枚のウェーハには、単純な十字などの位置合せマークがあり（バーニア（Ｖｅｒｎｉｅｒ）またはモアレ（Ｍｏｉｒｅ）による測定方法）、この位置合せマークによって、赤外顕微鏡検査または共焦点赤外顕微鏡検査によってミクロン単位で位置ずれを測定すること、さらに、概ねウェーハの中心および周囲にあるウェーハ上の複数の位置でそれを行うことが可能になる。様々な位置ずれ成分、特に半径方向位置ずれは、これらの測定から引き出すことができる。これらの測定は、概ねウェーハの中心および周囲、例えば３００ｍｍウェーハの中心から１４７ｍｍのところに配置された位置合せマークと同じレベルで行われる。周囲で、半径方向位置ずれは最大であり、図７に示されるように１ミクロンを超えることがあり、これは、上記で説明された顕微鏡測定技術で測定可能である。
このようにして、ウェーハのバッチ全体について初期半径方向位置ずれが知られ、このウェーハに本発明の貼り合せ法を応用して初期半径方向位置ずれを補償することができる。初期半径方向位置ずれを測定するために使用されるウェーハの対は、そのバッチから引き出されるか、または、本発明に従って予め決定された貼り合せ曲率によりウェーハを再び貼り合わせるために別々であることがある。
この初期半径方向位置ずれは、また、別々に取られた２枚のウェーハの各々の２つの微小構成部品間の距離を正確に測定し（０．３３ｐｐｍ以内で）、これらの２つの差を比較することによって、決定されるかもしれない。
この最後の式（４）に基づいて、補償半径方向位置ずれを得ることを可能にする目標貼り合せ後曲率ＫFcは、次式に従って計算される。
ＫFc＝ＤRc／（ｈ．Ｒ） （５）
式（１）は、貼り合せ後曲率ＫFが、２枚のウェーハの初期曲率Ｋ1およびＫ2と貼り合せ曲率ＫBの関数として決定されることを示している。曲率Ｋ1およびＫ2は、２枚のウェーハの固有の曲率に対応するので、曲率ＫBだけが、貼り合せ後曲率ＫFの値を調節することを可能にする可変パラメータを示している。
したがって、補償半径方向位置ずれを得ることを可能する貼り合せ後曲率ＫFcの目標値は、式（５）に基づいて既に計算され、また、曲率Ｋ1およびＫ2は、例えば、ＫＬＡ‐Tencor CorpのＫＬＡ‐Tencor Flexのような光学測定ツールによって（または、反りを決定することを可能にする容量測定器、光学的プロフィロメトリまたは機械的プロフィロメトリによる任意の測定によって）事前に測定されており、この目標貼り合せ後曲率ＫFcを得るために、貼り合せ中に２枚のウェーハに課されるべき貼り合せ曲率ＫBは、次式のように計算される。
ＫB＝（８ＫF−（Ｋ1＋Ｋ2））／６ （６）
本発明の実施形態による半径方向位置ずれの補償を含む貼り合せ方法を使用して、第１のウェーハ１００上に形成された微小構成部品の層を第２のウェーハ２００に転写することによる３次元構造の例示の製造が、これから、図５Ａから５Ｇおよび６を参照して説明される。ウェーハは、特に、１５０ｍｍ、２００ｍｍ、および３００ｍｍの直径を有することがある。
３次元構造の製造は、第１のウェーハ１００の表面に第１の一連の微小構成部品１１０を形成し（図５Ａ、ステップＳ１）、第２のウェーハ２００の表面に第２の一連の微小構成部品２１０を形成（図５Ｂ、ステップＳ２）することから始まる。微小構成部品１１０および２１０は、構成部品全部および／またはそのほんの一部であることがある。ここで説明される例では、第１のウェーハ１００は、ＳＯＩ型（Silicon on Insulator）の直径３００ｍｍのウェーハであり、このウェーハは、同じくシリコンで作られた支持材１０１の上にシリコン層１０３を備え、埋込み酸化物層１０２、例えばＳｉＯ2がこのシリコン層とシリコン支持材の間に配置されている。ウェーハ１００は、また、他の型の多層構造または単層構造からなるものでもよい。
第２のウェーハ２００は、直径３００ｍｍのシリコンウェーハである。
微小構成部品１１０および２１０は、製造されるべき微小構成部品に対応するパターンを形成する領域を定めることを可能するマスクを使って、フォトリソグラフィで形成される。
例えば、各々製造されるべき構成部品の一部を構成する微小構成部品１１０および２１０を対に接合することによって完成された構成部品を形成するために、または、対応する微小構成部品１１０および２１０用の相互接続回路を形成するために、微小構成部品１１０および２１０は、互いに相互作用しようとする。したがって、ウェーハの貼り合せ後に微小構成部品１１０と２１０の間の良好な位置合せを確実にすることができることが重要である。
本発明によれば、貼り合せ中にウェーハの一方に貼り合せ曲率ＫBを課し、同時に一方では、２枚のウェーハ間に接合波を伝播させることによって他方のウェーハがその課される曲率に適応できるようにする貼り合せ機械が使用される。この操作によって、２枚のウェーハ間に補償半径方向位置ずれＤRcを引き起こす目標貼り合せ後曲率ＫFcを得ることができるようになり、この補償半径方向位置ずれＤRcは、２枚のウェーハ間に存在し、貼り合せ前に各々のウェーハに対して事前に行われた様々な処理ステップ（リソグラフィ、層堆積、熱処理など）中に誘起された（２枚のウェーハ間の異なる半径方向膨張）初期半径方向位置ずれＤRiを補償する。
図５Ｃに示されるように、貼り合せ操作は、第１のウェーハ１００を第２のウェーハ２００と向かい合った状態で保持しようとする保持表面３１１を持つ第１の支持板３１０を備える貼り合せ機械または装置３００を使って行われ、第２のウェーハ２００は、機械３００の第２の支持板３２０の保持表面３２１上に保持されている。支持板３１０および３２０は、両方とも、静電気または吸引保持手段のような保持手段（図５Ｃに示されていない）を備えている。第１および第２の支持板３１０および３２０は、各々、変位方向ｄpxおよびｄpyに沿って動くことができ、それによって一方では回転および平行移動で位置ずれエラーを補償しながら２枚のウェーハを互いに向かい合うように位置決めすることを可能にし、また他方では、第１および第２の支持板３１０および３２０の保持表面３１１および３２１をそれぞれ互いに近づき合うようにまたは互いに遠ざかるようにすることを可能にする。この目的のために、各支持板は、例えば、アクチュエータ（図５Ｃに示されない）に取り付けられ、このアクチュエータが、２つの支持板間の距離を方向ｄpに沿って調節するために、貼り合せ機械によって制御される。
貼り合せの開始時に、２枚のウェーハ１００および２００は、各々、それぞれの支持板の保持表面に押し付けられた状態で保持されている（図５Ｃ、ステップＳ３）。
次に、本発明によれば、上で与えられた式（６）によって計算され、かつ事前に決定された目標貼り合せ後曲率ＫFcを得ることを可能にする貼り合せ曲率ＫBに対応する曲率が、上記で説明されたように補償半径方向位置ずれＤRcを誘起するために、第１のウェーハ１００（または、代わりに第２のウェーハ）に課される（図５Ｄ、ステップＳ４）。
この目的のために、第１の支持板３１０は、ロッド３１３を提供されるジャッキまたは直線アクチュエータ３１２を含み、ロッド３１３は、ジャッキが動かされたとき、第１のウェーハ１００が押し付けられている板３１０の保持表面３１１を越えて延びる。図５Ｄに示されるように、この場合、ロッド３１３の自由端３１３ａは、第１のウェーハを押して、決定された貼り合せ曲率が第１のウェーハに与えられるようにする。ジャッキ３１２の作動中に、支持板３１０の保持手段の引付力、すなわち吸引力または静電気力は、ロッド３１３によりその屈曲中にウェーハにかかる歪を減少させるために、板３１０の保持表面３１１の限られた中心同心領域のレベルのところで減少しまたはさらに無効になるように、貼り合せ機械によって制御可能である。
貼り合せ機械３００は、ロッド３１３が保持表面３１１を越えて突き出す距離ｄｔを制御し、この距離ｄｔは、ウェーハに課すべき貼り合せ曲率ＫBの関数として決定される。より正確には、ジャッキ３１２は、貼り合せ機械３００によって定められた設定値位置の関数としてロッド３１３の直線位置を制御するサーボ制御（図示されていない）を備えている。
貼り合せ機械３００はプログラマブルマイクロプロセッサなどの処理手段を備え、この処理手段は、ここで説明される機械３００のようにジャッキを使用する場合に、貼り合せ曲率ＫBまたは貼り合せ曲率ＫBと等しい曲率半径を計算することができる。より正確には、ウェーハ１００および２００の初期曲率Ｋ1およびＫ2はそれぞれ、目標の貼り合せ後曲率ＫFcと同様に、貼り合せ機械に入力され、次に貼り合せ機械の処理手段が、上で与えられた式（６）を使用することによって、課せられるべき貼り合せ曲率ＫBを計算し、さらに、対応する目標曲率半径Ｒｃｂ（Ｒｃｂ＝１／ＫB）を得るためにこの値の逆数をとる。
ジャッキ３１２のサーボ制御に送る必要がある定めるべき最終パラメータは、曲率半径Ｒｃｂに対応する反りΔｚである。というのは、上で示されたように、ウェーハの反りは、基準面、ここでは保持表面３１１と、ウェーハの表面、ここでは保持表面３１１に面しているウェーハの表面との間の、ウェーハの中心で測られた距離に対応する。反りΔｚは、貼り合せ曲率を課すときロッド３１３が延びなければならない距離ｄｔに対応する。
目標曲率半径Ｒｃｂの関数としての目標反りΔｚｃは、次式で計算されることがある。
Δｚｃ＝Ｒｃｂ−√（Ｒｃｂ2−（Ｄ／２）2） （７）
ここで、Ｄは、曲げられるウェーハの直径である。
計算された後で、目標反りΔｚｃの数値は、ジャッキ３１２のサーボ機構に伝えられ、ジャッキ３１２が、ロッドを等しい距離ｄｔ（ｄｔ＝Δｚｃ）に位置決めするためにロッドを動かす。
貼り合せ曲率ＫBが第１のウェーハ１００に適用されたとき、ウェーハ１００の先頭部１００ａ（先端）が第２のウェーハ２００の露出表面とかすかに接触して接合波の伝播を起こさせるように、支持板３１０および３２０は、互いに近づき合う（図５Ｄ、ステップＳ５）。第２のウェーハ２００をその支持板３２０上に保持する手段は、第２のウェーハ２００が貼り合せ中に第１のウェーハ１００に課される変形（曲率Ｋｃ）に適応できるようにするために、２枚のウェーハを接触させる前または接触させている間に既に動作を停止している。
代替として、２枚のウェーハを、互いにΔｚｃだけ離れたところに置き、次に、ロッド３１３を距離ｄｔ＝Δｚｃを越えて動かすことによって、２つの表面が密着するまで２枚のウェーハの一方を変形させることができる。貼り合せ曲率ＫBを課すことおよび接合波の伝播の開始は、このように同時に行われる。この場合にも、予め定められた貼り合せ曲率まで変形していないウェーハは、接合波の伝播中に他方のウェーハに課される貼り合せ曲率に自由に適応できなければならない。
分子接合による貼り合わせは、それ自体はよく知られている技術である。念のために、分子接合による貼り合わせの原理は、２つの表面を直接接触させること、すなわち特定の材料（接着剤、ワックス、蝋付けなど）を使用することなく直接接触させることに基づいている。そのような作業では、貼り合わされるべき２つの表面が十分に平滑で粒子または汚染がないこと、および、典型的に数ナノメートル未満の距離で接触し始めることができるようにするために、それらの表面を互いに十分に近づけることが必要である。この場合に、２つの表面間の引付力は、分子接合（接合される２つの表面の原子または分子間の電子相互作用の全引付力（ファンデルワース力）によって誘起される接合）をもたらす接合波の伝播を引き起こすことができるぐらい、十分に大きい。
接合波の伝播が開始された後で、そのとき支持板３２０から解放された第２のウェーハ２００は、接合波の伝播中に第１のウェーハ１００に課される曲率に適応する（図５Ｅ、ステップＳ６）。
２枚のウェーハが完全に貼り合わされたとき、第１のウェーハ１００は、それの支持から完全に解放される（図５Ｆ、ステップＳ７）。次いで、３次元構造４００が得られ、事前に定められた目標曲率ＫFcを有している。
このようにして、予め決められた貼り合せ曲率に適応することよって、２枚のウェーハ１００および２００の間に存在する半径方向位置ずれを補償することができた。微小構成部品１１０は、貼り合せ前に半径方向位置ずれが最初に存在していたにもかかわらず、貼り合せ後には、微小構成部品２１０と適正に位置合せされている。
図７の曲線は、直径３００ｍｍで厚さ７７５μｍの２枚のウェーハに対して行われた測定に対応し、各ウェーハは２つの金属レベルと、堆積されたＴＥＯＳ型の酸化物で構成され既に準備された貼り合せ層とを備えている。図７は、半径方向位置ずれの変化をウェーハの貼り合せ後曲率ＫFの関数として示している。およそ５５μｍの反りに対応するおよそ０．００５ｍ-1の貼り合せ後曲率ＫFの場合、初期半径方向位置ずれは完全に補償されていることが分かる。この曲線は、貼り合せ後曲率を調節することによって、２枚のウェーハ間に存在する初期半径方向位置ずれの位置ずれ成分を補償することを可能にする追加の半径方向位置ずれ成分を生成することができることを明確に示している。
貼り合せ後、２枚のウェーハ間の貼り合せエネルギーを増強し、次に一方のウェーハを薄くすることができるようにするために、構造４００は、適度の熱処理（５００℃未満）にかけられることがある。
図５Ｇに示されるように、微小構成部品１１０の層の上に存在する材料の一部を除去するために、第１のウェーハ１００は薄くされる（ステップＳ８）。ウェーハ１００は、特に、化学機械研磨（ＣＭＰ）、化学エッチング、または、例えば原子打込みによって基板中に事前に形成された脆弱化面に沿った劈開または破砕によって、薄くされることがある。本明細書でそうであるように第１のウェーハがＳＯＩ型の基板である場合には、有利なことに、埋込み絶縁層が、残りの層１００ａの厚さの境界を定めるために、化学エッチング停止層として使用されることがある。代替として、最初の基板がバルク材料から作られている場合、機械的な薄化（研磨）を停止させるために、深いゾーン、例えば、バルク材料の表面に規則正しく間隔を空けて配置された金属材料のゾーンが、構成部品の形成中に事前にバルク材料中に形成されることがある。
次に、第２のウェーハ２００と、第１のウェーハ１００の残り部分に対応する層１００ａとによって形成された３次元構造５００が得られる。
代替的実施形態によれば、微小構成部品の形成後に、貼り合せの準備をする目的で、酸化物層、例えばＳｉＯ2層が、第１のウェーハおよび／または下のウェーハの表面に堆積されることがある。一方のウェーハの微小構成部品を他方のウェーハの微小構成部品と接触させることができるようにするために、この酸化物層またはこれらの酸化物層は、さらに、微小構成部品の全てまたはいくつかと接触した金属ゾーン、例えば銅のゾーンを酸化物層中に形成することによって、準備されることがある。
ウェーハの貼り合せ面は、さらに処理されることがある。表面の準備のために採用される処理は、得ようとする貼り合せエネルギーに従って変化する。標準的な貼り合せエネルギー、すなわち比較的小さな貼り合せエネルギーを得ようとする場合、化学機械研磨を行い続いて洗浄を行うことによって、表面を準備することができる。そうでない場合、２枚の基板間に高い貼り合せエネルギーを得ようとする場合、表面の準備は、ＲＣＡ型の洗浄（すなわち、粒子および炭化水素を除去するのに適合したＳＣ１バス（ＮＨ4ＯＨ、Ｈ2Ｏ2、Ｈ2Ｏ）と金属汚染を除去するのに適合したＳＣ２バス（ＨＣｌ、Ｈ2Ｏ2、Ｈ2Ｏ）の組合せ）、プラズマによる表面活性化、およびブラッシングが後に続く追加の洗浄を含む。
貼り合せは、好ましくは、２枚のウェーハ間の温度差を減らすために、制御された温度で行われる。
貼り合せ曲率を課すことは、また、第１のウェーハとこれを保持する支持具の間に置かれた膜を備える貼り合せ機械でも行われ、その膜の曲率は予め定められた貼り合せ曲率に対応していることがあり、または、予め定められた貼り合せ曲率に対応する曲率を持つ第１のウェーハ用保持支持具を備える貼り合せ機械で行われることがあり、この場合に、保持支持具は、特に、変形可能であり、その貼り合せ機械によって事前に計算された貼り合せ曲率に適応するためにその貼り合せ機械によって駆動されることがある。第２のウェーハの第１のウェーハとの接触および接合波の伝播開始前の第２のウェーハの解放は、上で説明されたように行われる。
半径方向位置ずれの補償に関する本発明の貼り合せ法のおかげで、微小構成部品１１０と２１０の間に著しいオフセットなしに第１のウェーハ１００（上）を第２のウェーハ２００（ベース）に貼り合わせることができるようになった。したがって、半径方向位置ずれをウェーハの全表面にわたって一様に無視できるほど小さい値に制限することができる。その上、微小構成部品１１０および２１０は、たとえ非常に小さなサイズ（例えば、＜１μｍ）であっても、互いにぴったり合っている状態で容易に形成することができる。これによって、例えば、不良相互接続の危険を最小限にしながら、微小構成部品を金属接続によって互いに相互接続することができるようになる。

Claims (15)

  1. 分子接合によって第１のウェーハを第２のウェーハに貼り合わせる方法であって、前記第１および第２のウェーハは、前記第１および第２のウェーハ間に初期半径方向位置ずれを有し、前記方法は、前記第１および第２のウェーハ間に接合波（Ｂｏｎｄｉｎｇ ｗａｖｅ）の伝播を起こさせるために、前記第１および第２のウェーハを接触させるステップを少なくとも含む方法であって、
    前記接触させるステップは、前記第１および第２のウェーハの少なくとも１枚を予め定められた貼り合せ曲率となるように変形するステップを含み、
    前記予め定められた貼り合せ曲率は、前記初期半径方向位置ずれの関数であり、前記第１のウェーハと前記第２のウェーハとを張り合わせた後の曲率が、前記初期半径方向位置ずれに対する補償半径方向位置ずれを生成することができる貼り合せ後曲率となるように計算されることを特徴とする方法。
  2. 前記接触させるステップ中に、前記第１のウェーハは、前記予め定められた貼り合せ曲率となるように変形され、前記第２のウェーハは、前記接合波の伝播中に前記予め定められた貼り合せ曲率に自由に適応することができることを特徴とする請求項１に記載の方法。
  3. 前記第１および第２のウェーハは、直径３００ｍｍのシリコンの円形ウェーハであり、各々微小構成部品を備えることを特徴とする請求項１または２に記載の方法。
  4. 前記第１および第２ウェーハの貼り合せ前に、
    補償されるべき前記第１および第２のウェーハ間の初期半径方向位置ずれを測定するステップと、
    貼り合せ前に第１および第２ウェーハの曲率を測定するステップと、
    前記第１および第２のウェーハ間の前記初期半径方向位置ずれに対する補償半径方向位置ずれを決定するステップと、
    前記第１および第２のウェーハ間の前記補償半径方向位置ずれを生成することができる貼り合せ後曲率を計算するステップと、
    前記計算された貼り合せ後曲率の関数として前記予め定められた貼り合せ曲率を計算するステップと
    を含むことを特徴とする請求項１から３のいずれか１項に記載の方法。
  5. 前記貼り合せ後曲率は、次の式を使用して計算され、
    ＫＦｃ＝ＤＲｃ／（ｈ．Ｒ）
    当該式において、ＫＦｃは前記貼り合せ後曲率であり、ＤＲｃは前記補償半径方向位置ずれで
    あり、ｈは前記第１のウェーハの前記厚さであり、Ｒは前記第１のウェーハの中心から前
    記半径方向位置ずれの測定点までの距離であることを特徴とする請求項４に記載の方法。
  6. 前記予め定められた貼り合せ曲率は、次の式を使用して計算され、
    ＫＢ＝（８ＫＦｃ−（Ｋ１＋Ｋ２））／６
    当該式において、ＫＢは前記予め定められた貼り合せ曲率であり、Ｋ１は前記第１のウェーハの前記初期曲率であり、Ｋ２は前記第２のウェーハの初期曲率であり、ＫＦｃは前記貼り合せ後曲率であることを特徴とする請求項４または５に記載の方法。
  7. 第１の保持支持具および第２の保持支持具をそれぞれ使用して、前記第１のウェーハおよび前記第２のウェーハを互いに向かい合っている状態で保持するステップであって、前記第１の支持具が、前記予め定められた貼り合せ曲率を前記第１のウェーハに課す、ステップと、
    前記第１および第２のウェーハ間に接合波（Ｂｏｎｄｉｎｇ ｗａｖｅ）の伝播を起こさせるために、前記第１および第２のウェーハを接触させるステップと、
    前記第２のウェーハを、前記第１のウェーハと接触する前にまたは接触している間に、前記第２の保持支持具から解放するステップであって、その結果、前記第２のウェーハが、前記接合波の前記伝播中に前記第１のウェーハに課された貼り合せ曲率に適応する、ステップと
    を含むことを特徴とする請求項１から６のいずれか１項に記載の方法。
  8. 前記予め定められた貼り合せ曲率は、前記第１の保持支持具に取り付けられたジャッキを動かすことによって、前記第１のウェーハに課されることを特徴とする請求項７に記載の方法。
  9. 前記第１のウェーハと前記第１の保持支持具（３１０）の間に置かれた膜によって、前記第１のウェーハは前記予め定められた貼り合せ曲率となるように変形され、前記膜は、前記予め定められた貼り合せ曲率に対応する曲率を有することを特徴とする請求項７に記載の方法。
  10. 前記第１のウェーハは、前記第１の保持支持具によって、前記あらかじめ定められた曲率に変形され、前記第１の保持支持具は、前記予め定められた貼り合せ曲率に対応する曲率を有することを特徴とする請求項７に記載の方法。
  11. 前記第１及び第２のウェーハは、各々、それぞれのその貼り合せ面に微小構成部品を備え、前記第１及び第２のウェーハの一方の前記微小構成部品の少なくともいくつかは、前記他方のウェーハの前記微小構成部品の少なくともいくつかと位置合せしようとすることを特徴とする請求項１から１０のいずれか１項に記載の方法。
  12. 分子接合によって第１のウェーハを第２のウェーハに貼り合わせるための装置であって、前記第１及び第２のウェーハは、前記第１及び第２のウェーハ間に初期半径方向位置ずれを有し、前記装置は、前記第１のウェーハおよび前記第２のウェーハをそれぞれ保持する第１の保持支持具および第２の保持支持具を備える装置であって、
    前記第１の保持支持具は、予め定められた貼り合せ曲率となるように前記第１のウェーハに変形するための手段を備え、
    前記予め定められた貼り合せ曲率は、前記初期半径方向位置ずれの関数であり、前記第１のウェーハと前記第２のウェーハとを張り合わせた後の曲率が、前記初期半径方向位置ずれに対する補償半径方向位置ずれを生成することができる貼り合せ後曲率となるように計算され、
    前記装置は、前記第２のウェーハを、前記第１のウェーハと接触する前または接触している間に、前記第２の保持支持具から解放するために前記第２の支持具を制御し、その結果、前記第２のウェーハは、接合波の前記伝播中に前記貼り合せ曲率に適応することを特徴とする装置。
  13. 前記予め定められた貼り合せ曲率を前記初期半径方向位置ずれの関数として、または、前記予め定められた貼り合せ曲率に対応する曲率半径を前記初期半径方向位置ずれの関数として計算するための処理手段を備えることを特徴とする請求項１２に記載の装置。
  14. 前記第１の保持支持具は、前記第１のウェーハを前記予め定められた貼り合せ曲率となるように変形することができるジャッキをさらに備え、前記ジャッキは、前記予め定められた貼り合せ曲率に対応する曲率半径に従って駆動され、
    前記装置は、前記第２のウェーハを、前記第１のウェーハと接触した後で、前記第２の保持支持具から解放するために前記第２の支持具を制御し、その結果、前記第２のウェーハがが、接合波の前記伝播中に前記貼り合せ曲率に適応することを特徴とする請求項１３に記載の装置。
  15. 前記第１の保持支持具は、前記予め定められた貼り合せ曲率に対応する曲率を有すること、または、前記装置は、前記第１のウェーハと前記第１の保持支持具の間に置かれた膜をさらに備え、前記膜は、前記予め定められた貼り合せ曲率に対応する曲率を有することを特徴とする請求項１２に記載の装置。
JP2011133018A 2010-07-07 2011-06-15 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法 Expired - Fee Related JP5346063B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1055508A FR2962594B1 (fr) 2010-07-07 2010-07-07 Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR1055508 2010-07-07

Publications (2)

Publication Number Publication Date
JP2012019209A JP2012019209A (ja) 2012-01-26
JP5346063B2 true JP5346063B2 (ja) 2013-11-20

Family

ID=43417040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011133018A Expired - Fee Related JP5346063B2 (ja) 2010-07-07 2011-06-15 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法

Country Status (8)

Country Link
US (3) US8475612B2 (ja)
EP (1) EP2405465A1 (ja)
JP (1) JP5346063B2 (ja)
KR (1) KR101217682B1 (ja)
CN (1) CN102315149B (ja)
FR (1) FR2962594B1 (ja)
SG (1) SG177811A1 (ja)
TW (1) TWI426555B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR2965398B1 (fr) * 2010-09-23 2012-10-12 Soitec Silicon On Insulator Procédé de collage par adhésion moléculaire avec réduction de desalignement de type overlay
CN106887399B (zh) * 2010-12-20 2020-02-21 Ev 集团 E·索尔纳有限责任公司 用于保持晶片的容纳装置
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
CN103367374B (zh) 2012-04-02 2017-06-09 索尼公司 固体摄像装置及其制造方法、半导体器件的制造装置和方法、电子设备
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
FR2992772B1 (fr) * 2012-06-28 2014-07-04 Soitec Silicon On Insulator Procede de realisation de structure composite avec collage de type metal/metal
KR102580501B1 (ko) * 2013-05-29 2023-09-19 에베 그룹 에. 탈너 게엠베하 기판을 결합하기 위한 방법 및 장치
US9058974B2 (en) * 2013-06-03 2015-06-16 International Business Machines Corporation Distorting donor wafer to corresponding distortion of host wafer
WO2015050852A1 (en) 2013-10-01 2015-04-09 President And Fellows Of Harvard College Manufacturing soft devices out of sheet materials
KR102189046B1 (ko) * 2013-12-18 2020-12-09 인텔 코포레이션 부분적 층 전사 시스템 및 방법
US9837291B2 (en) * 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
DE102014106231A1 (de) * 2014-05-05 2015-11-05 Ev Group E. Thallner Gmbh Verfahren und Vorrichtung zum permanenten Bonden
US9576827B2 (en) 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding
JP6617718B2 (ja) 2014-12-10 2019-12-11 株式会社ニコン 基板重ね合わせ装置および基板処理方法
US9490158B2 (en) 2015-01-08 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond chuck, methods of bonding, and tool including bond chuck
FR3039699B1 (fr) * 2015-07-31 2017-07-28 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
DE102015114521B4 (de) * 2015-08-31 2018-07-26 Infineon Technologies Ag Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
KR20230133405A (ko) * 2016-02-16 2023-09-19 에베 그룹 에. 탈너 게엠베하 기판 결합 방법
JP6745886B2 (ja) 2016-02-16 2020-08-26 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングするための方法および装置
WO2018012300A1 (ja) 2016-07-12 2018-01-18 株式会社ニコン 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
CN105957817A (zh) * 2016-07-12 2016-09-21 武汉新芯集成电路制造有限公司 一种晶圆键合方法
KR102395194B1 (ko) 2017-06-21 2022-05-06 삼성전자주식회사 웨이퍼 본딩 장치 및 그 장치를 포함한 웨이퍼 본딩 시스템
US11056356B1 (en) * 2017-09-01 2021-07-06 Intel Corporation Fluid viscosity control during wafer bonding
US10707186B1 (en) * 2017-09-15 2020-07-07 Intel Corporation Compliant layer for wafer to wafer bonding
CN110168711B (zh) 2017-09-21 2024-02-13 Ev 集团 E·索尔纳有限责任公司 接合基板的装置和方法
JP6552570B2 (ja) * 2017-09-26 2019-07-31 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
US10497667B2 (en) * 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
US10872873B2 (en) * 2017-11-14 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for bonding wafers and bonding tool
KR102468794B1 (ko) 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
KR20200015264A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 웨이퍼 접합 방법 및 웨이퍼 접합 시스템
KR102648711B1 (ko) 2018-09-20 2024-03-20 삼성전자주식회사 기판 본딩 장치 및 그를 이용한 기판 본딩 방법
CN113302727A (zh) 2019-01-18 2021-08-24 Ev 集团 E·索尔纳有限责任公司 确定结合波的走向的测量装置及方法
JP7186632B2 (ja) * 2019-02-13 2022-12-09 三菱電機株式会社 測定装置および測定方法
CN111862799A (zh) * 2019-04-26 2020-10-30 华为技术有限公司 贴合设备及其承载膜
JP7264983B2 (ja) * 2019-07-02 2023-04-25 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
JP7002500B2 (ja) * 2019-07-02 2022-01-20 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
DE102019127867A1 (de) * 2019-10-16 2021-04-22 HELLA GmbH & Co. KGaA Verfahren zum Rüsten einer Fügevorrichtung zum Fügen einer Lichtscheibe mit einem Gehäuse einer Kraftfahrzeugbeleuchtungseinrichtung
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
JP7109489B2 (ja) * 2020-02-06 2022-07-29 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハの装着用受け取り手段
DE102020126211A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Photolithographie-Ausrichtungsprozess für gebondete Wafer
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN112967965B (zh) * 2021-03-12 2023-11-07 长江存储科技有限责任公司 对准方法、对准装置、对准设备及计算机存储介质
US11594431B2 (en) * 2021-04-21 2023-02-28 Tokyo Electron Limited Wafer bonding apparatus and methods to reduce post-bond wafer distortion
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752180A (en) * 1985-02-14 1988-06-21 Kabushiki Kaisha Toshiba Method and apparatus for handling semiconductor wafers
JP2751261B2 (ja) * 1988-11-16 1998-05-18 ソニー株式会社 半導体基体の張り合わせ方法
US5273553A (en) * 1989-08-28 1993-12-28 Kabushiki Kaisha Toshiba Apparatus for bonding semiconductor substrates
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JP3160936B2 (ja) * 1991-04-24 2001-04-25 ソニー株式会社 ウエハの貼り合わせ方法
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
JP3371145B2 (ja) * 1992-05-27 2003-01-27 ソニー株式会社 基板はり合わせ方法
JP3171366B2 (ja) * 1994-09-05 2001-05-28 三菱マテリアル株式会社 シリコン半導体ウェーハ及びその製造方法
JP4243499B2 (ja) * 2002-06-11 2009-03-25 富士通株式会社 貼合せ基板製造装置及び貼合せ基板製造方法
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2863405B1 (fr) * 2003-12-08 2006-02-03 Commissariat Energie Atomique Collage moleculaire de composants microelectroniques sur un film polymere
US7094666B2 (en) * 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
EP1815500A2 (en) * 2004-10-09 2007-08-08 Applied Microengineering Limited Equipment for wafer bonding
JP4624836B2 (ja) * 2005-03-30 2011-02-02 信越半導体株式会社 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具
WO2007047536A2 (en) 2005-10-14 2007-04-26 Silicon Genesis Corporation Method and apparatus for flag-less wafer bonding tool
JP2009529785A (ja) 2006-03-09 2009-08-20 ウルトラテック インク 基板の曲率および応力マッピングデータに基づくリソグラフィ位置ずれの判定方法
US7682933B1 (en) 2007-09-26 2010-03-23 The United States Of America As Represented By The Secretary Of The Air Force Wafer alignment and bonding
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
KR101650971B1 (ko) 2008-11-16 2016-08-24 수스 마이크로텍 리소그라피 게엠바하 웨이퍼 메이팅이 개선된 웨이퍼 본딩 방법 및 그 장치
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial

Also Published As

Publication number Publication date
US20120006463A1 (en) 2012-01-12
FR2962594A1 (fr) 2012-01-13
US9123631B2 (en) 2015-09-01
TWI426555B (zh) 2014-02-11
US9818614B2 (en) 2017-11-14
KR20120004917A (ko) 2012-01-13
CN102315149B (zh) 2015-11-25
TW201207914A (en) 2012-02-16
US20150348933A1 (en) 2015-12-03
US8475612B2 (en) 2013-07-02
JP2012019209A (ja) 2012-01-26
US20130210171A1 (en) 2013-08-15
KR101217682B1 (ko) 2012-12-31
FR2962594B1 (fr) 2012-08-31
CN102315149A (zh) 2012-01-11
EP2405465A1 (fr) 2012-01-11
SG177811A1 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
JP5346063B2 (ja) 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
KR101236219B1 (ko) 오버레이 오정렬이 감소된 직접 본딩 방법
TWI778740B (zh) 用以接合基板之裝置及方法
US20110287604A1 (en) Methods of forming semiconductor structures comprising direct bonding of substrates
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
JP5448117B2 (ja) 分子結合による結合方法
KR20210125592A (ko) 기판 결합 방법
JP5419929B2 (ja) 低圧での分子接着接合方法
TW201241955A (en) Apparatus and a method for direct wafer bonding
WO2012126752A1 (en) Apparatus and a method for direct wafer bonding, minimizing local deformation
WO2014049414A1 (en) Direct bonding process

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130815

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees