JP3371145B2 - 基板はり合わせ方法 - Google Patents

基板はり合わせ方法

Info

Publication number
JP3371145B2
JP3371145B2 JP16026892A JP16026892A JP3371145B2 JP 3371145 B2 JP3371145 B2 JP 3371145B2 JP 16026892 A JP16026892 A JP 16026892A JP 16026892 A JP16026892 A JP 16026892A JP 3371145 B2 JP3371145 B2 JP 3371145B2
Authority
JP
Japan
Prior art keywords
substrate
substrates
bonding
laminating
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16026892A
Other languages
English (en)
Other versions
JPH0669476A (ja
Inventor
弘 佐藤
安教 大久保
孟史 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16026892A priority Critical patent/JP3371145B2/ja
Priority to KR1019930008702A priority patent/KR100289348B1/ko
Priority to US08/063,641 priority patent/US5478782A/en
Publication of JPH0669476A publication Critical patent/JPH0669476A/ja
Priority to US08/230,734 priority patent/US5523254A/en
Priority to US08/230,713 priority patent/US5427973A/en
Priority to US08/427,798 priority patent/US5493137A/en
Priority to KR1020000050036A priority patent/KR100327943B1/ko
Application granted granted Critical
Publication of JP3371145B2 publication Critical patent/JP3371145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、基板はり合わせ方法に
関する。本発明は、2枚の基板を接合してはり合わせ基
板を形成する場合に汎用することができる。例えば、2
枚の半導体ウェーハをはり合わせて半導体の接合体ウェ
ーハを形成する場合に利用することができる。また、半
導体装置等電子部品の構造として用いられているSOI
(Silicon on Insulator) 構造(これは絶縁部上にシリ
コン部分を存在させて、このシリコン部分に各種半導体
素子を形成するような手法で、主に電子材料の分野で利
用されている)の形成手段の一つとして、絶縁部が形成
されたシリコン基板の該絶縁部がわの面に別の基板をは
り合わせ、シリコン基板を研磨することによって絶縁部
上にシリコン部分が存在する構造とする技術が知られて
おり、これは一般に、はり合わせSOIなどと称されて
いるが、かかるはり合わせSOIを形成する場合にも利
用できる(はり合わせ技術については、例えば日経マグ
ローヒル社「NIKKEI MICRODEVICES 」1988年3月号84頁
参照)。
【0002】
【従来の技術】従来のこのようなはり合わせSOI構造
の形成方法について、図6を参照して説明する。
【0003】図6(a)に示すようなシリコン基板1
(一般に高平坦度シリコンウェーハを用いる。これを基
板Aとする)の一方のがわの面をフォトリソグラフィー
技術やエッチング技術を用いてパターニングし、更にこ
の面にSiO2 膜を形成すること等によって絶縁部2を
形成する。これによって、図6(b)に示すように、シ
リコン基板1の一方のがわに絶縁部2が形成された構造
が得られる。絶縁部2は、パターニングされたシリコン
基板1の表面形状に従って、図示の如く凹凸をもった膜
として形成される。図6(b)の構造に、更にこの絶縁
部2上に接合膜3としてポリシリコン膜を形成して、図
6(c)のようにする。接合膜3(ポリシリコン膜)
は、後の工程で別の基板(図6(e)にBで示す基板
4)をはり合わせる際に高度な平滑なはり合わせ面を形
成するためのものである。
【0004】次に、ポリシリコン膜である接合膜3の表
面を平坦化研磨し、高度な平滑な面とする(図6
(d))。
【0005】この接合膜3の研磨面に、別の基板4(こ
れを基板Bとする)を密着させる。密圧着によって両面
は接合し、この結果図6(e)に示すような接合構造が
得られる。一般には、両面に介在する水ないし水酸基の
作用による水素結合によって、しっかりとした接合が達
成されると言われている。これを通常、熱して熱接合さ
せ、きわめて強固なはり合わせを達成する。はり合わせ
強度は一般に200kg/cm2 以上であり、場合によ
っては2,000kg/cm2 にもなる。はり合わせる
別の基板4(基板B)は、基板1(基板A)と同様なシ
リコン基板を用いるのが通常である。はり合わせ後加熱
工程を経ることが多いので、熱膨脹等の物性が等しいも
のでないと、不都合が生じるおそれがあるからである。
このような問題がなければ、例えば図6に示す従来技術
にあっては別の基板4は支持台としての役割を果たすだ
けであるので、これは必ずしもシリコン基板である必要
はない。但し、はり合わせる別の基板4(基板B)の方
にも素子を形成する場合は、素子形成可能な半導体基板
であることが要される。
【0006】次に、側周部の面取り等を行う。その後、
基板1の表面を研削し、図6(f)の構造とする。この
表面研削は、絶縁部2が露出する前で止める。
【0007】図6(f)は、図6(e)と上下が逆にな
っているが、これは、面取りや、研削のため、上下を逆
にして基板1を上側にしたためである。
【0008】次いで、選択研を行う。ここでは、丁度
絶縁部2が露出するまで、精密な仕上げの研で行う。
これにより、図6(g)に示すように、凹凸のある絶縁
部2に囲まれて、この絶縁部2上にシリコン部分10が存
在する構造が得られる。このように絶縁部2上にシリコ
ン部分10が存在する構造(SOI構造)について、その
シリコン部10に各種素子を形成する。図6(g)の構造
であると、各シリコン部10が絶縁部2に囲まれているの
で、当初より素子分離がなされた構成となっている。
【0009】図6は図示の明瞭のため1つのシリコン部
10を大きく図示したが、実際はこのような微細なシリコ
ン部分10が数多く集合している。
【0010】
【発明が解決しようとする問題点】上述したようなはり
合わせSOI構造の形成において、はり合わせた界面に
気泡ができる時がある。図6で説明すると、図6(e)
において、基板1上のシリコン膜3面と、基板4をはり
合わせる時、この界面に気泡が生ずることがある。基板
の接着面がともに平坦な面同士のはり合わせでは、その
接触点が多点となり易く、気泡が入り易くなるからであ
る。気泡は、例えば0.5mm〜5mm程度の大きさで
発生することがある。
【0011】気泡が生じた部分は、接合面が密着してい
ないので、充分な接合はなされず、剥がれやすくなる。
例えば、図6(f)の表面研削後、基板4上の基板1が
わの膜の膜厚t1 は4〜20μm、通常は5〜10μm
程度の薄い膜となるため、気泡5が存在していると、容
易に剥がれる。これは汚染源となり、素子形成に重要な
影響を及ぼすことがある。例えば、研磨により、ウェー
ハにキズ(スクラッチ)を発生させることがある。この
ように気泡による剥離は汚染となって、素子の信頼性を
損なう。図6(g)の状態であると、基板4上のシリコ
ン部分10がわの膜の膜厚t2 は更に薄く、3〜4μm程
度になり、ここで剥がれると、同様に汚染源となるし、
更には、不良な素子となってしまうことがある。
【0012】このため、両基板のはり合わせ部に気泡が
発生しないようにする必要がある。
【0013】従来、はり合わせSOIの形成に際して、
はり合わせる両基板の間に気泡が生じないようにするた
め、図7(A)〜(C)に示すように、一方の基板4を
支持する第1の支持部13と、他方の基板1である例えば
半導体ウェーハを支持する第2の支持治具14を用い、こ
の第2の支持治具14は被支持基板1の表面を凸状にし
て、基板4に向かって凸になるようにしてはり合わせを
行う技術が採用されている(図は明瞭のため、極端に凸
状に示してある)。
【0014】
【発明が解決しようとする問題点】ところが上記したよ
うな技術では、一方の基板1を凸状に反らせてはり合わ
せを行うので、パターンの伸び縮みがわずかとは言え生
じ得るものである。即ち、基板接着面が凸状の場合
は、デバイスパターンを形成してある基板の場合では、
その凸状曲率に応じたパターンの伸びが生じたままはり
合わされることになり、従って、次の露光プロセスにお
いてパターンピッチが合わなくなり、パターンズレ不良
が生じるおそれがあった。また、基板1を支持する第2
の支持治具14を例えば真空チャックに構成しても、必ず
しも良好な凸状に基板1を支持できるとは限らない。更
にまた、はり合わせて平坦な接合基板を形成する時、即
ち図7(B)の状態から図7(C)の状態に接合が行わ
れる時に良好なぴったりとした接合がなされず、これに
よりパターンの伸縮などが生じてしまうことがある。こ
のため、上述したようにいずれか一方でも基板を凸状に
支持するはり合わせ技術では、パターンの微細化が進ん
でいる昨今の要求に対応することは難しい。
【0015】本発明は上記問題を解決して、気泡の発生
を防止できるとともに、良好な状態での接合がなされ、
パターンの伸縮などの不都合の生じない基板はり合わせ
方法を提供することを目的とする。
【0016】
【課題を解決するための手段】請求項1の発明は、 2枚
の基板をはり合わせてはり合わせ基板を形成する基板は
り合わせ方法において、 予め両基板のはり合わせ面を少
なくともアンモニア−過酸化水素水混合液で処理した
後、 一方の基板を支持しておき、他方の基板を不支持状
態において該一方の基板に近接させて、該一方の基板が
該他方の基板に対してほぼ均一なわずかな間隙をもつ状
態に両基板を近接させ、 次いで前記不支持状態の他方の
基板の一点を、前記支持された一方の基板に対して押
し、これにより該一点から両基板同士の吸着力による接
合を進行させて、両基板のはり合わせを行うことを特徴
とする基板はり合わせ方法であって、 前記不支持状態の
他方の基板の一点を前記支持された一方の基板に対して
押して接合を進行させる際に、押された該不支持状態の
他方の基板は伸びを生じながら接合が進行するものであ
り、 前記支持された一方の基板は、そのはり合わせ面が
凸曲面をなす状態で支持されることにより、該凸曲面に
より該一方の基板が、前記他方の基板の前記はり合わせ
時における伸び分と同程度の伸びとなるものとし、これ
によって両基板が対応する伸び量ではり合わされてずれ
のないはり合わせを行うことを特徴とする基板はり合わ
せ方法であって、これにより上記した目的を達成するも
のである。
【0017】請求項2の発明は、一方の基板が他方の基
板に対してほぼ均一なわずかな間隙をもつ状態に両基板
を近接させる手段が、一方の基板を他方の基板に対して
重力方向で近接させ、両基板間に空気が介在することに
より両基板間がわずかに離間して静止することによって
行うものである請求項1に記載の基板はり合わせ方法で
あって、これにより上記した目的を達成するものであ
る。
【0018】請求項3の発明は、一方の基板が他方の基
板に対してほぼ均一なわずかな間隙をもつ状態に両基板
を近接させる手段が、両基板問の空気の粘性抵抗及び/
又は静電反発力によって行うものである請求項1に記載
の基板はり合わせ方法であって、これにより上記した目
的を達成するものである。
【0019】請求項4の発明は、 前記一方の基板の支持
が、吸着支持である請求項1に記載の基板はり合わせ方
であって、これにより上記した目的を達成するもので
ある。
【0020】
【0021】
【0022】
【0023】
【作用】本発明によれば、基板同士をわずかな間隙
って近接させて、次いで一点から接合を行わせるので、
基板同士の接合力、恐らく水素結合によると思われる接
合力により、平坦な一方の基板の面に沿って他方の基板
が前面接合する迄、当該わずかな間隙を上記一点から順
次接合させるように、自己吸着力にまかせて自然に行う
ため、界面には気泡押出し効果が生じ、気泡を減少でき
る。
【0024】特に請求項2,3の発明にあっては、接合
力(水素結合力)によるはり合わせ前の基板接近方法
に、基板同士の接近により生じる例えば数μmのすき間
の空気バネ効果を用いるか、または静電反発力効果を用
いるので、上記作用を円滑に行わせることができる。
【0025】また本発明によれば、強制結合でなくいず
れかの基板を自由状態のまま自己吸着力にまかせて接合
を自然に行うため、界面には気泡押出し効果が生じ、気
泡を減少できる。また支持された(吸着等された)平坦
な基板の面に沿って、他の基板が全面結合する迄、吸着
状態を維持したまま接合を行うため、パターンの伸びが
無い。
【0026】また本発明によれば、平面同士のはり合わ
せに際して微小な伸びが生じる場合に、その伸びを予め
加味するように補償する形で形成した凸曲面状にした基
板を用いるので、接合完了時には丁度ぴったり合うこと
になって、パターンずれを防止できる。
【0027】
【実施例】以下、本発明の具体的な実施例を図面を参照
して説明する。実施例1は参考例であるが、本発明の具
体例である実施例2の説明の前提をなすので、便宜上実
施例と称して説明するものとする。なお当然のことでは
あるが、本発明は実施例により限定を受けるものではな
い。
【0028】実施例1 本実施例について、図1(a)〜(d)を用いて説明す
る。この実施例は本発明の請求項1の発明を具体化した
ものであり、この発明を、半導体ウェーハをはり合わせ
て、パターン形成用SOI構造を有するはり合わせ半導
体ウェーハの形成に適用したものである。本実施例によ
れば、基板はり合わせにおいて、基板の伸び縮みと気泡
の混入を大幅に減少させることができる。
【0029】先ず、はり合わせたい基板1,4は、基板
面同士の水素結合力を十分に利用するため、予め表面を
親水性処理をほどこし、ゴミ等の附着も無い状態で用い
る。親水性処理は、フッ酸処理で基板1,4の表面が
Si清浄面となるようにし、次いで直ちにアンモニア
一過酸化水素水混合液で処理すること(のみでもよ
い)で行える。この処理で基板表面がOHリッチになる
ことにより、結合力が高まると考えられる
【0030】図1(a)の如く、平坦な真空チャック30
を用い、基板4をセットして、矢印40で示すように真空
引きを行い、基板4を平坦に固定したまま、次の操作を
行う。なお、本例で用いた真空チャック30は、基板4の
面を載置して支持する通気性部材31、及びこれを囲って
支持する支持部32から成る。
【0031】次に、図1(b)に示すように、基板1を
基板4に数μmの間隙7で均一に接近させる。これには
基板1も基板3と同様に、上部から真空チャックにより
保持しておき、基板1,4同士が接触しない距離以上
(例えば1mm)離れた位置で上部真空を解除する。そ
の結果、基板1は基板4へ向かって落下するが、数μm
の間隙になると、空気の粘性抵抗によって、基板1が基
板4上にわずかな間隙7で浮上した状態にすることがで
きる。これは、基板1,4間の静電気力等の作用も寄与
していると考えられる。
【0032】このような状態から、図1(c)の如くは
り合わせを行う。即ち、接触面積1〜10mmφの押し
棒(本例では、例えば5mmφの押し棒を用いて好結果
を得た)を押圧手段5として用いて、基板1の中心付近
または周辺等、任意の一点を0.5〜5N(本例では、
例えば2Nとして好結果を得た)の荷重で加圧すると、
図1(c)に符号6で示す如く、水素結合力によりはり
合わせが開始される。
【0033】その後、平坦基板4に添って、基板1は自
然な状態で全面が自己吸着する迄(5インチ直径のウェ
ーハで約3〜10秒)放置する。
【0034】図1(d)はこのようにして全面が吸着し
たあとの状態を示す図である。この状態で真空引き40を
解除し、はり合わせが完了する。
【0035】本実施例によれば、平坦基板4に添って吸
着が行われるため、基板の伸び縮みが無い。また自己吸
着なので自然に空気を押し出すため、気泡の混入を減少
させることができるという利益が得られる。
【0036】本実施例では、基板1,4をわずかに離間
させるのは、重力方向で基板4を基板1に近づけ、基板
1,4間の空気の弾性を利用するようにしたが、これに
限らず、例えば強制的に静電気力を付与して、わずかに
離間させるようにしてもよい。
【0037】実施例2 本実施例は半導体素子形成のための基板はり合わせに、
本発明を具体化したものである。
【0038】例えば実施例1の如く、一方の基板を吸着
するために平坦な面の真空チャックを用いる場合は、本
発明者の検討によれば、図2に示す如くもう一方の基板
1(自由状態の基板)が接合(水素結合)するとき、図
示符号6の部分においてわずかに伸びを生じながら、そ
の接合が進行することがわかった。
【0039】その結果、結合が終わり、真空チャックか
ら取りはずすと伸び戻り力が生じ、図3に示す如く自
由状態側基板が凹面となる反りが発生し、この面が明ら
かに伸びてはり合わされることがわかった。このため微
細パターンではパターンピッチが合わなくなるおそれが
ある。
【0040】本実施例においては、伸び分を予め、吸着
面を凸状にすることによりこれを補償してはり合わせを
行うことにより、吸着側基板と自由側基板が同一伸びと
なるようにする。これにより最終的には伸びは戻り、伸
びの無いはり合わせを実現するようにしたものである。
【0041】前述のように、図2に示すように、平坦な
吸着面8を持つ真空チャック30に基板4をセットし真空
吸引40を行い、次に自由状態で基板1を接近させ、押
し棒5で一点を押し、水素結合を開始させるようにした
とき(結合部を符号6で示す)、次の問題が生じる。即
ち、このとき基板1は空気の粘性抵抗等に抗して水素結
合力で進むため、界面は凸の曲率を持ってわずかに伸ば
されながらはり合わせされてしまう。それははり合わせ
後図3に示すように基板1側が凹面の反りになることか
ら理解できる。
【0042】これに対し、本実施例は、図4に示すよう
に次のように行う。基板1が伸ばされてはり合わされる
時の伸び量は、例えば10〜20ppm程度あるので、
図4に示すように、基板4の吸着面を凸球面9またはカ
マボコ状凸面にして、その曲率は伸びが同程度になるよ
うな寸法で作製する。
【0043】このような凸曲面を有し、ここで基板4を
吸着支持する吸着治具30で基板4を吸着したまま、基板
1をはり合わせる。従ってはり合わせ後は図5に図示の
ように、基板1,4とも、ほぼ同一の伸び量ではり合わ
されるため、一時的な伸びが元の長さに復元する。よっ
て、ずれのないはり合わせが達成される。
【0044】本実施例では、凸球面が最も伸びを少なく
できる方法として、これを採用したが、他の凸曲面でも
よい。
【0045】
【発明の効果】本発明によれば、気泡の発生を防止でき
るとともに、良好な状態での接合を達成でき、パターン
の伸縮などの不都合の生じない基板はり合わせを実現で
きる。
【図面の簡単な説明】
【図1】実施例1の工程を示す図である。
【図2】実施例2の背景技術を示す図である。
【図3】実施例2の背景技術を示す図である。
【図4】実施例2の工程を示す図である。
【図5】実施例2で得られた基板を示す図である。
【図6】従来技術を示す図である。
【図7】背景技術を示す図である。
【符号の説明】
1,4 基板 5 押圧手段 7 間隙
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−137218(JP,A) 特開 平4−3908(JP,A) 特開 昭62−71215(JP,A) 特開 昭62−120045(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/12 H01L 21/02

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】2枚の基板をはり合わせてはり合わせ基板
    を形成する基板はり合わせ方法において、予め両基板のはり合わせ面を少なくともアンモニア−過
    酸化水素水混合液で処理した後、 一方の基板を支持しておき、他方の基板を不支持状態に
    おいて該一方の基板に近接させて、該一方の基板が該他
    方の基板に対してほぼ均一なわずかな間隙をもつ状態に
    両基板を近接させ、 次いで前記不支持状態の他方の基板の一点を、前記支持
    された一方の基板に対して押し、これにより該一点から
    両基板同士の吸着力による接合を進行させて、両基板の
    はり合わせを行うことを特徴とする基板はり合わせ方法
    であって、 前記不支持状態の他方の基板の一点を前記支持された一
    方の基板に対して押して接合を進行させる際に、押され
    た該不支持状態の他方の基板は伸びを生じながら接合が
    進行するものであり、 前記支持された一方の基板は、そのはり合わせ面が凸曲
    面をなす状態で支持されることにより、該凸曲面により
    該一方の基板が、前記他方の基板の前記はり合わせ時に
    おける伸び分と同程度の伸びとなるものとし、これによ
    って両基板が対応する伸び量ではり合わされてずれのな
    いはり合わせを行う ことを特徴とする基板はり合わせ方
    法。
  2. 【請求項2】一方の基板が他方の基板に対してほぼ均一
    なわずかな間隙をもつ状態に両基板を近接させる手段
    が、一方の基板を他方の基板に対して重力方向で近接さ
    せ、両基板間に空気が介在することにより両基板間がわ
    ずかに離間して静止することによって行うものである請
    求項1に記載の基板はり合わせ方法。
  3. 【請求項3】一方の基板が他方の基板に対してほぼ均一
    なわずかな間隙をもつ状態に両基板を近接させる手段
    が、両基板問の空気の粘性抵抗及び/又は静電反発力に
    よって行うものである請求項1に記載の基板はり合わせ
    方法。
  4. 【請求項4】前記一方の基板の支持が、吸着支持である
    請求項1に記載の基板はり合わせ方法。
JP16026892A 1992-05-25 1992-05-27 基板はり合わせ方法 Expired - Fee Related JP3371145B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP16026892A JP3371145B2 (ja) 1992-05-27 1992-05-27 基板はり合わせ方法
US08/063,641 US5478782A (en) 1992-05-25 1993-05-20 Method bonding for production of SOI transistor device
KR1019930008702A KR100289348B1 (ko) 1992-05-25 1993-05-20 절연기판실리콘반도체장치와그제조방법
US08/230,734 US5523254A (en) 1992-05-25 1994-04-21 Method for production of SOI transistor device and SOI transistor
US08/230,713 US5427973A (en) 1992-05-25 1994-04-21 Method for production of SOI transistor device having a storage cell
US08/427,798 US5493137A (en) 1992-05-25 1995-04-26 Method for production of SOI transistor device and SOI transistor device
KR1020000050036A KR100327943B1 (ko) 1992-05-25 2000-08-28 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16026892A JP3371145B2 (ja) 1992-05-27 1992-05-27 基板はり合わせ方法

Publications (2)

Publication Number Publication Date
JPH0669476A JPH0669476A (ja) 1994-03-11
JP3371145B2 true JP3371145B2 (ja) 2003-01-27

Family

ID=15711331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16026892A Expired - Fee Related JP3371145B2 (ja) 1992-05-25 1992-05-27 基板はり合わせ方法

Country Status (1)

Country Link
JP (1) JP3371145B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789661B1 (ko) * 2007-01-05 2007-12-28 서강대학교산학협력단 기질-분자체 복합체의 제조방법
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial

Also Published As

Publication number Publication date
JPH0669476A (ja) 1994-03-11

Similar Documents

Publication Publication Date Title
JP3321882B2 (ja) 基板はり合わせ方法
JPH09252100A (ja) 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
JPH1022184A (ja) 基板張り合わせ装置
JPS6271215A (ja) ウエハ接合装置
JP2012520556A (ja) 回路層転写により多層構造体を製作する方法
EP0856876A3 (en) Method of manufacturing a bonding substrate
JP2006278971A (ja) 貼り合わせウエーハの製造方法及びそれに用いるウエーハ保持用治具
EP0955670A3 (en) Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer
US20030013273A1 (en) Method of manufacturing SOI wafer
JP3371145B2 (ja) 基板はり合わせ方法
JPH0794675A (ja) 半導体製造装置
KR970012965A (ko) Soi 웨이퍼 및 그의 제조 방법
JP3321827B2 (ja) はり合わせ基板形成用支持装置及びはり合わせ基板の形成方法
JP3318776B2 (ja) 張り合わせ基板の製造方法と張り合わせ装置
JP2512243B2 (ja) 半導体素子形成用基板の製造方法
JP3901862B2 (ja) ウェーハの結合方法
JP3463345B2 (ja) 研磨装置および研磨方法と張り合わせ方法
JP3307129B2 (ja) 陽極接合装置
JP3061021B2 (ja) 部分soi基板およびその製造方法
JPH01226166A (ja) 半導体装置基板の製造方法
KR100571431B1 (ko) 기판 접착 장치
JPH0669477A (ja) 基板はり合わせ方法
JPH1187203A (ja) 基板の貼り合わせ方法
JPH06104411A (ja) Soi構造の形成方法
JPH0346315A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees