JP3061021B2 - 部分ｓｏｉ基板およびその製造方法 - Google Patents
部分ｓｏｉ基板およびその製造方法Info
- Publication number
- JP3061021B2 JP3061021B2 JP9325038A JP32503897A JP3061021B2 JP 3061021 B2 JP3061021 B2 JP 3061021B2 JP 9325038 A JP9325038 A JP 9325038A JP 32503897 A JP32503897 A JP 32503897A JP 3061021 B2 JP3061021 B2 JP 3061021B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- insulating layer
- semiconductor substrate
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、貼り合わせ法に
より製造されるＳＯＩ基板に係り、特に、インテリジェ
ントパワーデバイスの製造に用いられる部分ＳＯＩ基板
およびその製造方法に関する。
より製造されるＳＯＩ基板に係り、特に、インテリジェ
ントパワーデバイスの製造に用いられる部分ＳＯＩ基板
およびその製造方法に関する。
【０００２】
【従来の技術】近年、ＳＯＩ(Ｓｉｌｉｃｏｎ−Ｏｎ−
Ｉｎｓｕｌａｔｏｒ）基板に代表される多層薄膜構造基
板は、高速動作および高耐圧のパワーデバイスへの応用
が盛んになってきている。特にインテリジェントパワー
デバイス（ＩＰＤ：Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅ
ｒ Ｄｅｖｉｃｅｓ）に代表されるパワーＩＣの分野で
は、デバイス活性層となるＳＯＩ層として厚さが数μｍ
以上のものを必要とするため、貼り合わせ法によるＳＯ
Ｉ基板の製造が主流となっている。
Ｉｎｓｕｌａｔｏｒ）基板に代表される多層薄膜構造基
板は、高速動作および高耐圧のパワーデバイスへの応用
が盛んになってきている。特にインテリジェントパワー
デバイス（ＩＰＤ：Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅ
ｒ Ｄｅｖｉｃｅｓ）に代表されるパワーＩＣの分野で
は、デバイス活性層となるＳＯＩ層として厚さが数μｍ
以上のものを必要とするため、貼り合わせ法によるＳＯ
Ｉ基板の製造が主流となっている。
【０００３】このようなＳＯＩ基板に関して、半導体基
板裏面にドレイン電極を設置した縦型パワーＭＯＳＦＥ
Ｔと低電力ＣＭＯＳ回路を混載するために、貼り合わせ
前の一方の半導体基板の主表面上に部分的に酸化膜を形
成し、支持側の半導体基板と接合する必要性を生じた。
この貼り合わせ基板は、部分的にＳＯＩ構造を有するた
め、部分ＳＯＩ基板と呼ばれている。
板裏面にドレイン電極を設置した縦型パワーＭＯＳＦＥ
Ｔと低電力ＣＭＯＳ回路を混載するために、貼り合わせ
前の一方の半導体基板の主表面上に部分的に酸化膜を形
成し、支持側の半導体基板と接合する必要性を生じた。
この貼り合わせ基板は、部分的にＳＯＩ構造を有するた
め、部分ＳＯＩ基板と呼ばれている。
【０００４】このような部分ＳＯＩ基板は、絶縁層の形
成されていない領域の貼り合わせ界面が縦型パワーＭＯ
ＳＦＥＴのドレィン電流の通過経路にあたるため、ボイ
ドのない完全な接合が要求される。しかし、半導体基板
の主表面上に部分的に形成される絶縁層が当該絶縁層の
形成されていない基板表面よりも盛り上がるような形状
である場合に貼り合わせを行うと、半導体基板表面の接
合が困難となり、ボイドを生じる。従って、このような
ボイドを発生させないためには、絶縁層の表面が少なく
とも半導体基板の表面より高く形成されないようにする
必要があるのである。
成されていない領域の貼り合わせ界面が縦型パワーＭＯ
ＳＦＥＴのドレィン電流の通過経路にあたるため、ボイ
ドのない完全な接合が要求される。しかし、半導体基板
の主表面上に部分的に形成される絶縁層が当該絶縁層の
形成されていない基板表面よりも盛り上がるような形状
である場合に貼り合わせを行うと、半導体基板表面の接
合が困難となり、ボイドを生じる。従って、このような
ボイドを発生させないためには、絶縁層の表面が少なく
とも半導体基板の表面より高く形成されないようにする
必要があるのである。
【０００５】そこで、発明者らは、選択酸化膜（ＬＯＣ
ＯＳ）を２回形成することにより比較的平坦な表面をも
つ絶縁膜パターンを形成する方法で、ＳＯＩ基板の作製
を行った。図４は、このＳＯＩ基板の製造方法を説明す
るための製造工程順断面図である。
ＯＳ）を２回形成することにより比較的平坦な表面をも
つ絶縁膜パターンを形成する方法で、ＳＯＩ基板の作製
を行った。図４は、このＳＯＩ基板の製造方法を説明す
るための製造工程順断面図である。
【０００６】まず、単結晶シリコン基板２００の一主面
上に酸化膜４０を形成し、続いてこの酸化膜４０の上に
窒化膜３０を形成する。そして、従来のフォトリソグラ
フィ法により、所定の箇所を開口する（以上、図４
（ａ）参照）。
上に酸化膜４０を形成し、続いてこの酸化膜４０の上に
窒化膜３０を形成する。そして、従来のフォトリソグラ
フィ法により、所定の箇所を開口する（以上、図４
（ａ）参照）。
【０００７】次に、開口部３００ａに約１μｍの厚さの
酸化膜１０ａを形成する（図４（ｂ）参照）。次に窒化
膜３０を保護膜として弗酸系エッチング液で酸化膜１０
ａを完全に除去する。この結果、酸化膜１０ａの除去さ
れた部分に、約０．５μｍの浅い陥没部３００ｂが形成
される（図４（ｃ）参照）。
酸化膜１０ａを形成する（図４（ｂ）参照）。次に窒化
膜３０を保護膜として弗酸系エッチング液で酸化膜１０
ａを完全に除去する。この結果、酸化膜１０ａの除去さ
れた部分に、約０．５μｍの浅い陥没部３００ｂが形成
される（図４（ｃ）参照）。
【０００８】次に、除去した酸化膜１０ａと同様の酸化
条件で再び酸化を行い、開口３００ｂに酸化膜１０ｂを
形成する。この酸化膜１０ｂの表面は、単結晶シリコン
基板の表面２５とほぼ同じ高さである（図４（ｄ）参
照）。
条件で再び酸化を行い、開口３００ｂに酸化膜１０ｂを
形成する。この酸化膜１０ｂの表面は、単結晶シリコン
基板の表面２５とほぼ同じ高さである（図４（ｄ）参
照）。
【０００９】次に、シリコン基板２００の酸化膜１０ｂ
の形成された表面を接合面として、シリコン基板１００
の主表面とを対向させて接合を行う（図４（ｅ）参
照）。次に１０００〜１２００℃、約２時間の熱処理を
行い、接合強度を向上させる。
の形成された表面を接合面として、シリコン基板１００
の主表面とを対向させて接合を行う（図４（ｅ）参
照）。次に１０００〜１２００℃、約２時間の熱処理を
行い、接合強度を向上させる。
【００１０】以上が従来のＳＯＩ基板の製造方法の概要
であるが、この製造方法には基板全面にボイドが多発す
るという問題があった。そこで、発明者らは酸化膜１０
ｂの平面をシリコン基板２００の表面２５より意図的に
低く形成してから接合する方法を考案し、接合実験を行
った。この結果については、たとえば電気情報通信学会
１９９６年総合大会講演論文集２８０頁に記されてい
る。
であるが、この製造方法には基板全面にボイドが多発す
るという問題があった。そこで、発明者らは酸化膜１０
ｂの平面をシリコン基板２００の表面２５より意図的に
低く形成してから接合する方法を考案し、接合実験を行
った。この結果については、たとえば電気情報通信学会
１９９６年総合大会講演論文集２８０頁に記されてい
る。
【００１１】図５はこの論文に示された断面形状模式図
である。この図に示すように、シリコン基板２００の一
主面上には部分的に酸化膜１０が形成されており、酸化
膜１０は、酸化膜の形成されていない半導体基板表面よ
り低くなるように形成されている。そして、この酸化膜
１０を含む主表面を貼り合わせ面としてシリコン基板１
００と接合している。シリコン基板２００の接合されて
いない側の主表面は、研削・研磨加工を行ってシリコン
薄膜２００ａを形成している。 シリコン薄膜２００ａ
を形成した段階で、酸化膜１０の端部にはシリコン基板
１００と酸化膜１０が接合しない領域２０(以下、未接
合領域という)を残している。未接合領域２０の大きさ
は、貼り合わせ時の熱処理、および後に行われるデバイ
ス形成プロセス中の熱処理に依存する。実験では、想定
されたデバイス形成プロセス中の熱処理を模擬的に単純
化した条件(１２００℃、１５時間)で熱処理を行った結
果、未接合領域が減少することがわかった。
である。この図に示すように、シリコン基板２００の一
主面上には部分的に酸化膜１０が形成されており、酸化
膜１０は、酸化膜の形成されていない半導体基板表面よ
り低くなるように形成されている。そして、この酸化膜
１０を含む主表面を貼り合わせ面としてシリコン基板１
００と接合している。シリコン基板２００の接合されて
いない側の主表面は、研削・研磨加工を行ってシリコン
薄膜２００ａを形成している。 シリコン薄膜２００ａ
を形成した段階で、酸化膜１０の端部にはシリコン基板
１００と酸化膜１０が接合しない領域２０(以下、未接
合領域という)を残している。未接合領域２０の大きさ
は、貼り合わせ時の熱処理、および後に行われるデバイ
ス形成プロセス中の熱処理に依存する。実験では、想定
されたデバイス形成プロセス中の熱処理を模擬的に単純
化した条件(１２００℃、１５時間)で熱処理を行った結
果、未接合領域が減少することがわかった。
【００１２】図６（ａ）は絶縁膜１０のパターンの一例
を示す平面図である。 酸化膜１０は一辺約２ｍｍの正
方形で、口の字形に形成している。図６（ｂ）は、図６
（ａ）で示した絶縁膜１０の接合状況を超音波探傷顕微
鏡で観察したものを模式的に示したものである。これよ
り、数十μｍの幅の未接合領域２０が接合領域７０を取
り囲むように残存していることがわかる。
を示す平面図である。 酸化膜１０は一辺約２ｍｍの正
方形で、口の字形に形成している。図６（ｂ）は、図６
（ａ）で示した絶縁膜１０の接合状況を超音波探傷顕微
鏡で観察したものを模式的に示したものである。これよ
り、数十μｍの幅の未接合領域２０が接合領域７０を取
り囲むように残存していることがわかる。
【００１３】
【発明が解決しようとする課題】さて、上述した通り、
上記従来技術で説明した方法により酸化膜端部の未接合
領域をある程度減少させることはできる。しかし、この
未接合領域を完全になくすることは困難である。また、
高温かつ十分な熱処理時間を経ないプロセスの場合、未
接合領城の接合領域に対する面積率が大きくなる。その
結果、薄膜化されたＳＯＩ層がデバイス形成プロセス中
に加わる機械的衝撃に耐えられず、ＳＯＩ層の部分的な
剥がれや割れを引き起こす恐れが出てくる。何故なら
ば、未接合領域の接合領域に対する面積率が増大するほ
ど、ＳＯＩ層と支持側半導体基板の接合強度が低下する
からである。
上記従来技術で説明した方法により酸化膜端部の未接合
領域をある程度減少させることはできる。しかし、この
未接合領域を完全になくすることは困難である。また、
高温かつ十分な熱処理時間を経ないプロセスの場合、未
接合領城の接合領域に対する面積率が大きくなる。その
結果、薄膜化されたＳＯＩ層がデバイス形成プロセス中
に加わる機械的衝撃に耐えられず、ＳＯＩ層の部分的な
剥がれや割れを引き起こす恐れが出てくる。何故なら
ば、未接合領域の接合領域に対する面積率が増大するほ
ど、ＳＯＩ層と支持側半導体基板の接合強度が低下する
からである。
【００１４】そこで、発明者らは未接合領域の残存する
原因について考察した。図７は、前記の未接合領域を断
面方向から観察したものである。この図から、酸化膜１
０の端部には貼り合わせ界面に空洞２０が見られ、酸化
膜１０の表面が浮き上がっているのがわかる。また、酸
化膜１０の表面には小さな凹凸が観察できる。この凹凸
は、ＡＦＭ（原子間力顕微鏡）による解析から、貼り合
わせ前における酸化膜パターンのごく端の部分にも存在
することがわかった。酸化膜パターンの主たる表面は、
貼り合わせ時の熱処理や前記したデバイス形成プロセス
時の高温熱処理を通過することにより、軟化・流動し、
シリコン基板１００に接合すると考えられる。しかし、
貼り合わせ後の酸化膜端部のある幅の領域はこのような
変形が起こりにくく、未接合領域が生じてしまうものと
推測できる。
原因について考察した。図７は、前記の未接合領域を断
面方向から観察したものである。この図から、酸化膜１
０の端部には貼り合わせ界面に空洞２０が見られ、酸化
膜１０の表面が浮き上がっているのがわかる。また、酸
化膜１０の表面には小さな凹凸が観察できる。この凹凸
は、ＡＦＭ（原子間力顕微鏡）による解析から、貼り合
わせ前における酸化膜パターンのごく端の部分にも存在
することがわかった。酸化膜パターンの主たる表面は、
貼り合わせ時の熱処理や前記したデバイス形成プロセス
時の高温熱処理を通過することにより、軟化・流動し、
シリコン基板１００に接合すると考えられる。しかし、
貼り合わせ後の酸化膜端部のある幅の領域はこのような
変形が起こりにくく、未接合領域が生じてしまうものと
推測できる。
【００１５】この発明は、以上の事情を背景としてなさ
れたものであり、上記のような半導体薄膜と半導体基板
の貼り合わせ界面に未接合領域を発生させず、貼り合わ
せ工程およびその後のデバイス製造工程を通して十分な
接合強度を持つ部分ＳＯＩ基板およびその製造方法を提
供することを目的としている。
れたものであり、上記のような半導体薄膜と半導体基板
の貼り合わせ界面に未接合領域を発生させず、貼り合わ
せ工程およびその後のデバイス製造工程を通して十分な
接合強度を持つ部分ＳＯＩ基板およびその製造方法を提
供することを目的としている。
【００１６】
【課題を解決するための手段】この発明は、部分ＳＯＩ
基板を構成する１対の半導体基板のうち一方の半導体基
板の主表面に部分的に酸化膜を形成する際、部分的に形
成された酸化膜を含む半導体基板に熱処理を施すことを
主要な特徴とするものである。かかる熱処理により、酸
化膜端部に残る微小な凹凸が消失し、酸化膜の表面が端
部に至るまで平坦に形成される。このため、接合後に未
接合領域を残さず、酸化膜パターンおよび半導体基板表
面の完全な接合を達成できるのである。
基板を構成する１対の半導体基板のうち一方の半導体基
板の主表面に部分的に酸化膜を形成する際、部分的に形
成された酸化膜を含む半導体基板に熱処理を施すことを
主要な特徴とするものである。かかる熱処理により、酸
化膜端部に残る微小な凹凸が消失し、酸化膜の表面が端
部に至るまで平坦に形成される。このため、接合後に未
接合領域を残さず、酸化膜パターンおよび半導体基板表
面の完全な接合を達成できるのである。
【００１７】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。 Ａ．第１の実施形態 図１および図２はこの発明の第１の実施形態である部分
ＳＯＩ基板の製造工程を示す工程順断面図である。本実
施形態に係る部分ＳＯＩ基板は、基本的構成として、少
なくとも対をなす２枚の半導体基板１００、２００のお
のおのの鏡面研磨面を接合面として密着接合してなるも
のであって、対をなす一方の半導体基板２００が、前記
接合面となる主表面上の一部に絶縁層１０ａを有するも
のである。
施の形態について説明する。 Ａ．第１の実施形態 図１および図２はこの発明の第１の実施形態である部分
ＳＯＩ基板の製造工程を示す工程順断面図である。本実
施形態に係る部分ＳＯＩ基板は、基本的構成として、少
なくとも対をなす２枚の半導体基板１００、２００のお
のおのの鏡面研磨面を接合面として密着接合してなるも
のであって、対をなす一方の半導体基板２００が、前記
接合面となる主表面上の一部に絶縁層１０ａを有するも
のである。
【００１８】また、図１および図２に示す本実施形態に
係る部分ＳＯＩ基板の製造方法は、基本的構成として、
第１絶縁膜の形成工程と、第１絶縁膜の除去工程と、第
２絶緑膜形成工程と、第１の熱処理工程と、基板接合工
程と、第２の熱処理工程と、基板外周面取り工程および
研削・研磨工程を有している。
係る部分ＳＯＩ基板の製造方法は、基本的構成として、
第１絶縁膜の形成工程と、第１絶縁膜の除去工程と、第
２絶緑膜形成工程と、第１の熱処理工程と、基板接合工
程と、第２の熱処理工程と、基板外周面取り工程および
研削・研磨工程を有している。
【００１９】次に、半導体基板２００としてｎ-型単結
晶シリコン基板、半導体基板１００としてｎ+型単結晶
シリコン基板をそれぞれ用い、縦型パワー素子と制御回
路素子とをモノリシックに集積化するのに最適な部分Ｓ
ＯＩ基板を例にとって、本実施形態に係る製造方法を工
程順に説明する。
晶シリコン基板、半導体基板１００としてｎ+型単結晶
シリコン基板をそれぞれ用い、縦型パワー素子と制御回
路素子とをモノリシックに集積化するのに最適な部分Ｓ
ＯＩ基板を例にとって、本実施形態に係る製造方法を工
程順に説明する。
【００２０】まず、５インチ径、 基板厚さが約６００
μｍ、抵抗率が約１Ωｃｍのｎ-型単結晶のシリコン基
板２００を用意する。そして、この単結晶シリコン基板
２００の一方の主表面に酸化膜４０、続いてシリコン窒
化膜３０を成膜する。次に、従来用いられるフォトリソ
グラフィ法により所定の部分３００ａを開口する（以
上、図１（ａ）参照）。
μｍ、抵抗率が約１Ωｃｍのｎ-型単結晶のシリコン基
板２００を用意する。そして、この単結晶シリコン基板
２００の一方の主表面に酸化膜４０、続いてシリコン窒
化膜３０を成膜する。次に、従来用いられるフォトリソ
グラフィ法により所定の部分３００ａを開口する（以
上、図１（ａ）参照）。
【００２１】次に９５０℃、数気圧の水蒸気雰囲気でＬ
ＯＣＯＳ酸化を行い、開口部３００ａに厚さ約１μｍの
酸化膜１０ａを形成する（図１（ｂ）参照）。その後、
弗酸系溶液に浸潰し、図１（ｃ）に示すように酸化膜１
０ａを完全に除去して約０．５μｍの深さをもつ溝３０
０ｂとする。この後、酸化膜１０ａと同様の酸化条件で
溝３００ｂに再びＬＯＣＯＳ酸化を行い、酸化膜１０ｂ
を形成する。
ＯＣＯＳ酸化を行い、開口部３００ａに厚さ約１μｍの
酸化膜１０ａを形成する（図１（ｂ）参照）。その後、
弗酸系溶液に浸潰し、図１（ｃ）に示すように酸化膜１
０ａを完全に除去して約０．５μｍの深さをもつ溝３０
０ｂとする。この後、酸化膜１０ａと同様の酸化条件で
溝３００ｂに再びＬＯＣＯＳ酸化を行い、酸化膜１０ｂ
を形成する。
【００２２】絶縁膜１０ｂの表面は、少なくとも絶縁膜
１０ｂの形成されていない単結晶シリコン表面２５より
低く形成されるようにする。望ましくは酸化膜１０ｂと
単結晶シリコン表面２５の相対的な段差が５０ナノメー
トル以上１００ナノメートル未満となるようにする。こ
の段差は、２回目のＬＯＣＯＳ酸化の時間を調整する
か、あるいは、適切な酸化膜厚さと段差が形成されるよ
うに酸化膜１０ｂの表面を弗酸系溶液でウエットエッチ
ングしてもよい。
１０ｂの形成されていない単結晶シリコン表面２５より
低く形成されるようにする。望ましくは酸化膜１０ｂと
単結晶シリコン表面２５の相対的な段差が５０ナノメー
トル以上１００ナノメートル未満となるようにする。こ
の段差は、２回目のＬＯＣＯＳ酸化の時間を調整する
か、あるいは、適切な酸化膜厚さと段差が形成されるよ
うに酸化膜１０ｂの表面を弗酸系溶液でウエットエッチ
ングしてもよい。
【００２３】このようにして絶縁膜を形成した場合、酸
化膜１０ｂの端部には、図１（ｄ）に示すように小さな
凹凸１５が残存している。そこでシリコン基板２００を
窒素、あるいはアルゴンなどの非酸化性雰囲気中で１１
００〜１２５０℃、約２時間の熱処理を行い、酸化膜１
０ｂの端部を軟化させることにより凹凸１５を消減さ
せ、酸化膜１０ｂの大部分の表面と同等の平坦性となる
ように平坦化する。図１（ｅ）は熱処理後に基板表面の
窒化膜３０、および酸化膜４０を除去した段階の基板断
面を示したものである。
化膜１０ｂの端部には、図１（ｄ）に示すように小さな
凹凸１５が残存している。そこでシリコン基板２００を
窒素、あるいはアルゴンなどの非酸化性雰囲気中で１１
００〜１２５０℃、約２時間の熱処理を行い、酸化膜１
０ｂの端部を軟化させることにより凹凸１５を消減さ
せ、酸化膜１０ｂの大部分の表面と同等の平坦性となる
ように平坦化する。図１（ｅ）は熱処理後に基板表面の
窒化膜３０、および酸化膜４０を除去した段階の基板断
面を示したものである。
【００２４】次に、５インチ径、基板厚さ約６００μ
ｍ、抵抗率約０．０１〜０．０２Ωｃｍのｎ+型単結晶
のシリコン基板１００を用意し、図２（ａ）のように、
ｎ+型単結晶シリコン基板１００の鏡面研磨面と、ｎ-型
単結晶のシリコン基板２００の絶縁膜１０が形成されて
いる主表面とを大気中、室温の環境で対向させて保持
し、静かに接合させる。
ｍ、抵抗率約０．０１〜０．０２Ωｃｍのｎ+型単結晶
のシリコン基板１００を用意し、図２（ａ）のように、
ｎ+型単結晶シリコン基板１００の鏡面研磨面と、ｎ-型
単結晶のシリコン基板２００の絶縁膜１０が形成されて
いる主表面とを大気中、室温の環境で対向させて保持
し、静かに接合させる。
【００２５】次に接合を強固にするため１０００〜１２
００℃、約２時間程度の熱処理を行う。その後、ＫＯＨ
浴液などのアルカリ溶液によるシリコンエッチング、ま
たは機械的な研削加工により、基板２００の外周部を面
取り加工を行って、２つの基板の未接合部分を除去する
（図示略）。さらに、図２（ａ）に点線で示したＹ−
Ｙ’面までｎ-型単結晶シリコン基板を研削・研磨し
て、シリコン基板２００を所望の厚さとするとともにそ
の表面を平坦化し、基板１００に単結晶シリコンの活性
層２００ａを形成する（図２（ｂ）参照）。このように
して、表面を端部まで平坦化された酸化膜１０ｂは、貼
り合わせ時の熱処理および薄膜化加工を通して基板１０
０と完全に接合させることができる。
００℃、約２時間程度の熱処理を行う。その後、ＫＯＨ
浴液などのアルカリ溶液によるシリコンエッチング、ま
たは機械的な研削加工により、基板２００の外周部を面
取り加工を行って、２つの基板の未接合部分を除去する
（図示略）。さらに、図２（ａ）に点線で示したＹ−
Ｙ’面までｎ-型単結晶シリコン基板を研削・研磨し
て、シリコン基板２００を所望の厚さとするとともにそ
の表面を平坦化し、基板１００に単結晶シリコンの活性
層２００ａを形成する（図２（ｂ）参照）。このように
して、表面を端部まで平坦化された酸化膜１０ｂは、貼
り合わせ時の熱処理および薄膜化加工を通して基板１０
０と完全に接合させることができる。
【００２６】Ｂ．第２の実施形態 図３はこの発明の第２の実施形態である部分ＳＯＩ基板
の製造方法を工程順に説明する断面図である。本実施形
態に係る部分ＳＯＩ基板は、基本的構成として、対をな
す２枚の半導体基板１００、２００を各々の鏡面研磨面
を接合面として密着接合してなるものであって、対をな
す半導体基板１００、２００の各々の接合面となる主表
面上に絶縁層１０、シリケートガラス５０を有するもの
である。
の製造方法を工程順に説明する断面図である。本実施形
態に係る部分ＳＯＩ基板は、基本的構成として、対をな
す２枚の半導体基板１００、２００を各々の鏡面研磨面
を接合面として密着接合してなるものであって、対をな
す半導体基板１００、２００の各々の接合面となる主表
面上に絶縁層１０、シリケートガラス５０を有するもの
である。
【００２７】図３に示す本実施形態に係る部分ＳＯＩ基
板の製造方法は、基本的構成として、対をなす半導体基
板に浅い溝を形成する工程と、シリケートガラス塗布工
程と、リフロー工程と、化学的機械的研磨（以下、ＣＭ
Ｐという：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ）を行う工程と、基板接合工程と、
熱処理工程と、基板外周の面取り工程および研削・研磨
工程を有している。
板の製造方法は、基本的構成として、対をなす半導体基
板に浅い溝を形成する工程と、シリケートガラス塗布工
程と、リフロー工程と、化学的機械的研磨（以下、ＣＭ
Ｐという：Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ）を行う工程と、基板接合工程と、
熱処理工程と、基板外周の面取り工程および研削・研磨
工程を有している。
【００２８】次に、図３を参照しながら本実施形態に係
る製造方法を工程順に説明する。まず、５インチ径であ
り、基板厚さが約６００μｍ、抵抗率約０．０１〜０．
０２Ωｃｍのｎ+型単結晶シリコン基板１００を用意す
る。
る製造方法を工程順に説明する。まず、５インチ径であ
り、基板厚さが約６００μｍ、抵抗率約０．０１〜０．
０２Ωｃｍのｎ+型単結晶シリコン基板１００を用意す
る。
【００２９】このｎ+型単結晶シリコン基板１００の一
方の主表面に酸化膜、続いて窒化膜を成膜し、通常用い
られるフォトリソグラフィ法により所定の部分をエッチ
ングし開口する(図示略）。次に、ドライエッチング法
によって開口部から露出した単結晶シリコン表面をエッ
チングし、図３（ａ）に示すように、深さ約１μｍの浅
い溝６０をｎ+型単結晶シリコン基板１００に形成す
る。
方の主表面に酸化膜、続いて窒化膜を成膜し、通常用い
られるフォトリソグラフィ法により所定の部分をエッチ
ングし開口する(図示略）。次に、ドライエッチング法
によって開口部から露出した単結晶シリコン表面をエッ
チングし、図３（ａ）に示すように、深さ約１μｍの浅
い溝６０をｎ+型単結晶シリコン基板１００に形成す
る。
【００３０】窒化膜、酸化膜を除去後、浅い溝６０の形
成された主表面にシリケートガラス５０を約３μｍ塗布
する（図３（ｂ）参照）。続いて８００℃以上の熱処理
によってリフローさせ、シリケートガラス５０の表面を
平坦にする。これより浅い溝６０はシリケートガラスで
完全に埋め合わされる。
成された主表面にシリケートガラス５０を約３μｍ塗布
する（図３（ｂ）参照）。続いて８００℃以上の熱処理
によってリフローさせ、シリケートガラス５０の表面を
平坦にする。これより浅い溝６０はシリケートガラスで
完全に埋め合わされる。
【００３１】続いてＣＭＰにより基板表面の余分なシリ
ケートガラスを除去する（図３（ｃ）参照）。ＣＭＰの
研磨終点の判定は、浅い溝６０以外の部分のシリケート
ガラス５０が完全に除去されて単結晶シリコン基板１０
０の表面が露出され、かつ、浅い溝６０に埋め込まれた
シリケートガラス５０の表面が単結晶シリコン基板１０
０の主表面より少なくとも低くなるように研磨された時
点とする。
ケートガラスを除去する（図３（ｃ）参照）。ＣＭＰの
研磨終点の判定は、浅い溝６０以外の部分のシリケート
ガラス５０が完全に除去されて単結晶シリコン基板１０
０の表面が露出され、かつ、浅い溝６０に埋め込まれた
シリケートガラス５０の表面が単結晶シリコン基板１０
０の主表面より少なくとも低くなるように研磨された時
点とする。
【００３２】こうして、図３（ｃ）に示すように単結晶
シリコン基板１００の主表面に形成された浅い溝６０は
シリケートガラス５０によって埋め合わされ、その他の
部分は単結晶シリコン表面を露出させた状態となる。
シリコン基板１００の主表面に形成された浅い溝６０は
シリケートガラス５０によって埋め合わされ、その他の
部分は単結晶シリコン表面を露出させた状態となる。
【００３３】一方、上記第１の実施形態で説明した方法
により、ｎ-型単結晶のシリコン基板２００の一方の主
表面上に絶縁膜１０のパターンを形成する。
により、ｎ-型単結晶のシリコン基板２００の一方の主
表面上に絶縁膜１０のパターンを形成する。
【００３４】次に、図３（ｃ）に示す工程を終了したｎ
+単結晶のシリコン基板１００の主表面と、ｎ-型単結晶
のシリコン基板２００の絶縁膜の形成された主表面を互
いに対向させて保持する。このとき、一方の単結晶シリ
コン基板の裏面には赤外線光源を設置し、反対側に赤外
線顕微鏡を設置して、ふたつの基板の赤外透過像を観察
できるようにする(図示なし）。ここで、２つの単結晶
シリコン基板上にそれぞれ形成した絶縁膜パターンに
は、予め位置合わせ用の絶縁膜パターンが同時に作り込
まれている。この位置合わせ用の絶縁膜パ夕ーンを赤外
透過像で観察すると明暗のコントラストとして観察でき
るので、これを用いて双方の基板の所定の絶縁膜パター
ンを位置合わせする。次にこの状態を保ちながら清浄な
大気中、室温の環境で静かに接合する。その後、１１０
０〜１２００℃、約２時間程度の熱処理を行う。この熱
処理によってシリケートガラス５０は軟化し、未接合領
域２０を埋め合わせることができる。
+単結晶のシリコン基板１００の主表面と、ｎ-型単結晶
のシリコン基板２００の絶縁膜の形成された主表面を互
いに対向させて保持する。このとき、一方の単結晶シリ
コン基板の裏面には赤外線光源を設置し、反対側に赤外
線顕微鏡を設置して、ふたつの基板の赤外透過像を観察
できるようにする(図示なし）。ここで、２つの単結晶
シリコン基板上にそれぞれ形成した絶縁膜パターンに
は、予め位置合わせ用の絶縁膜パターンが同時に作り込
まれている。この位置合わせ用の絶縁膜パ夕ーンを赤外
透過像で観察すると明暗のコントラストとして観察でき
るので、これを用いて双方の基板の所定の絶縁膜パター
ンを位置合わせする。次にこの状態を保ちながら清浄な
大気中、室温の環境で静かに接合する。その後、１１０
０〜１２００℃、約２時間程度の熱処理を行う。この熱
処理によってシリケートガラス５０は軟化し、未接合領
域２０を埋め合わせることができる。
【００３５】この後の工程は上記第１の実施形態と同じ
なので説明を省略する。本実施形態では、第１の実施形
態のような酸化膜端部の平坦化のための高温の熱処理が
不要となる。 なお、シリケートガラス５０は、絶縁膜
１０より軟化する温度が低くなるように数モルパーセン
トの燐または硼素、あるいはその両方を添加して塗布し
てもよい。また、基板の接合工程は、大気中のみならず
酸素雰囲気あるいは真空中で接合を行ってもよい。
なので説明を省略する。本実施形態では、第１の実施形
態のような酸化膜端部の平坦化のための高温の熱処理が
不要となる。 なお、シリケートガラス５０は、絶縁膜
１０より軟化する温度が低くなるように数モルパーセン
トの燐または硼素、あるいはその両方を添加して塗布し
てもよい。また、基板の接合工程は、大気中のみならず
酸素雰囲気あるいは真空中で接合を行ってもよい。
【００３６】
【発明の効果】以上説明したようにう、この発明によれ
ば、埋め込み絶縁膜パターン端部の貼り合わせ界面に未
接合領域がなく、強固な接合を実現した貼り合わせ部分
ＳＯＩ基板が得られる。何故ならば、絶縁膜パターン端
部の表面を平坦化させて接合しやすくしたため、未接合
領域が残存しないからである。
ば、埋め込み絶縁膜パターン端部の貼り合わせ界面に未
接合領域がなく、強固な接合を実現した貼り合わせ部分
ＳＯＩ基板が得られる。何故ならば、絶縁膜パターン端
部の表面を平坦化させて接合しやすくしたため、未接合
領域が残存しないからである。
【図１】 この発明の第１の実施形態である部分ＳＯＩ
基板の製造工程を説明するための工程順断面図である。
基板の製造工程を説明するための工程順断面図である。
【図２】 同製造工程を説明するための工程順断面図で
ある。
ある。
【図３】 この発明の第１の実施形態である部分ＳＯＩ
基板の製造工程を説明するための工程順断面図である。
基板の製造工程を説明するための工程順断面図である。
【図４】 従来の部分ＳＯＩ基板の基板製造工程を説明
するための工程順断面図である。
するための工程順断面図である。
【図５】 同部分ＳＯＩ基板の断面横造を示す摸式図で
ある。
ある。
【図６】 同部分ＳＯＩ基板の絶縁膜パターン並びに同
絶縁膜パターンにおける基板接合後の接合領域および未
接合領域を示す平面図である。
絶縁膜パターンにおける基板接合後の接合領域および未
接合領域を示す平面図である。
【図７】 顕微鏡観察による同未接合領域の断面拡大図
である。
である。
１０ 酸化膜 １５ 酸化膜端部の凹凸 ２０ 酸化膜端部の未接合部 ２５ 単結晶シリコン表面 ３０ 窒化膜 ４０ 酸化膜 ５０ シリケートガラス ６０ 溝 ７０ 接合領域 １００ 第１の半導体基板（シリコン基板） ２００ 第２の半導体基板（シリコン基板） ２００ａ 半導体薄膜 ３００ａ 開口部 ３００ｂ 浅い溝
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/762 H01L 21/02 H01L 27/12
Claims (7)
- 【請求項１】 各々主表面が鏡面に研磨された少なくと
も１対の半導体基板により部分ＳＯＩ基板を製造する方
法において、 第１の半導体基板の一主面上に絶縁層を、その表面が前
記主表面より低くなるように形成する絶縁層形成工程
と、前記絶縁膜形成工程により形成された前記絶縁層の端部
に残存する凹凸が消失するように、 前記絶縁層の端部を
平坦化する第１の熱処理工程と、 前記第１の半導体基板における前記絶縁層の形成された
主面と、第２の半導体基板の鏡面研磨面とを対向させた
後、接合して一体化させる接合工程と、 一体化した半導体基板の接合を強化する第２の熱処理工
程とを具備することを特徴とする部分ＳＯＩ基板の製造
方法。 - 【請求項２】 前記第１の熱処理工程は、非酸化性雰囲
気で１１００℃以上の温度で行うことを特徴とする請求
項１に記載の部分ＳＯＩ基板の製造方法。 - 【請求項３】 各々主表面が鏡面に研磨された少なくと
も１対の半導体基板を有し、 前記１対の半導体基板を構成する第１の半導体基板は、
前記接合面となる主表面上の一部に絶縁層を有し、前記
１対の半導体基板を構成する第２の半導体基板は、前記
接合面となる主表面上の一部に複数の絶縁層を有し、 前記第１および第２の半導体基板のうち少なくとも一方
のものの前記絶縁層の表面は当該絶縁層の端部に至るま
で一様な平坦性を有し、 前記１対の半導体基板の前記絶縁層を有する主表面を対
向させ、かつ、各々の前記絶縁層を位置合わせして密着
接合してなることを特徴とする部分ＳＯＩ基板。 - 【請求項４】 前記絶縁層のうち一方の絶縁層の軟化す
る温度は、他方の絶縁層の軟化する温度より低いことを
特徴とする請求項３に記載の部分ＳＯＩ基板。 - 【請求項５】 各々主表面が鏡面に研磨された少なくと
も１対の半導体基板により部分ＳＯＩ基板を製造する方
法において、 第１の半導体基板に部分的に絶縁層を形成する絶縁層形
成工程と、 第２の半導体基板の主面上に複数の浅い溝を形成する工
程と、 前記第２の半導体基板における前記浅い溝の形成された
主面にシリケートガラスを塗布する工程と、 前記塗布されたシリケートガラスの表面を平坦化するリ
フロー工程と、 前記平坦化された前記シリケートガラスの表面を研磨
し、前記浅い溝部分にのみ埋め合わせる研磨工程と、 前記第１の半導体基板の前記絶縁層の形成された主面
と、前記第２の半導体基板のシリケートガラスによって
埋め合わされた浅い溝を有する主面とを対向させて保持
し、位置合わせを行いながら接合させ一体化させる接合
工程とを具備することを特徴とする部分ＳＯＩ基板の製
造方法。 - 【請求項６】 前記接合工程は、酸素雰囲気中、もしく
は真空雰囲気中で行うことを特徴とする請求項５に記載
の部分ＳＯＩ基板の製造方法。 - 【請求項７】 前記シリケートガラスは、燐または硼
素、あるいはその両方を含有することを特徴とする請求
項５に記載の部分ＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9325038A JP3061021B2 (ja) | 1997-11-26 | 1997-11-26 | 部分ｓｏｉ基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9325038A JP3061021B2 (ja) | 1997-11-26 | 1997-11-26 | 部分ｓｏｉ基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163124A JPH11163124A (ja) | 1999-06-18 |
| JP3061021B2 true JP3061021B2 (ja) | 2000-07-10 |
Family
ID=18172463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9325038A Expired - Fee Related JP3061021B2 (ja) | 1997-11-26 | 1997-11-26 | 部分ｓｏｉ基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061021B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200477424Y1 (ko) | 2014-12-15 | 2015-06-09 | 이수춘 | 슬라이스 단무지 절단장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142667A (ja) * | 2001-08-24 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
| JPWO2023074378A1 (ja) * | 2021-10-26 | 2023-05-04 |
-
1997
- 1997-11-26 JP JP9325038A patent/JP3061021B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR200477424Y1 (ko) | 2014-12-15 | 2015-06-09 | 이수춘 | 슬라이스 단무지 절단장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163124A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114643B2 (ja) | 半導体基板の構造および製造方法 | |
| US5869386A (en) | Method of fabricating a composite silicon-on-insulator substrate | |
| JP2002164521A (ja) | 半導体基板及びその作製方法 | |
| US5238865A (en) | Process for producing laminated semiconductor substrate | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH11274290A (ja) | 半導体素子の製造方法 | |
| US5844294A (en) | Semiconductor substrate with SOI structure | |
| JP3061021B2 (ja) | 部分ｓｏｉ基板およびその製造方法 | |
| JP2870492B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| KR20080002485A (ko) | 본디드 ｓｏｉ 웨이퍼 제조방법 | |
| JP2725319B2 (ja) | 荷電粒子線マスクの製造方法 | |
| JPH11330437A (ja) | Ｓｏｉ基板とその製造方法 | |
| JP3458611B2 (ja) | Ｓｏｉ型半導体装置の製造方法 | |
| JP2770808B2 (ja) | 半導体基板及びその製造方法 | |
| JP2000223679A (ja) | 半導体基板及びその製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10199840A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05326962A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2993484B2 (ja) | 半導体基板の構造およびその製造方法 | |
| JP2001144273A (ja) | 半導体装置の製造方法 | |
| JPH11214503A (ja) | 半導体装置の製造方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP3390660B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH1074830A (ja) | Ｓｏｉ基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000328 |
|
| LAPS | Cancellation because of no payment of annual fees |