JP2512243B2 - 半導体素子形成用基板の製造方法 - Google Patents
半導体素子形成用基板の製造方法Info
- Publication number
- JP2512243B2 JP2512243B2 JP9157891A JP9157891A JP2512243B2 JP 2512243 B2 JP2512243 B2 JP 2512243B2 JP 9157891 A JP9157891 A JP 9157891A JP 9157891 A JP9157891 A JP 9157891A JP 2512243 B2 JP2512243 B2 JP 2512243B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- single crystal
- wafers
- bonding
- bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子形成用基板
を製造する方法に係わり、さらに詳しくは、２枚のＳｉ
単結晶ウェーハ同士の接合方法に関するものである。
を製造する方法に係わり、さらに詳しくは、２枚のＳｉ
単結晶ウェーハ同士の接合方法に関するものである。
【０００２】
【従来の技術】半導体素子形成用基板とは、集積回路の
ような半導体素子の製造用に供される、半導体単結晶か
らなる基板を指し、著名な半導体材料であるＳｉを例に
とると、Ｓｉ単結晶棒の加工により製造される鏡面ウェ
ーハがその代表的なものである。
ような半導体素子の製造用に供される、半導体単結晶か
らなる基板を指し、著名な半導体材料であるＳｉを例に
とると、Ｓｉ単結晶棒の加工により製造される鏡面ウェ
ーハがその代表的なものである。
【０００３】本発明はこの鏡面ウェーハを更に加工し
た、新しい半導体素子形成用基板の製造方法を提供する
もので、その１つは高密度に素子を形成した集積回路装
置の素子間分離を容易にしたり、ＣＭＯＳ回路素子のラ
ッチアップ現象を解消するために、前記鏡面ウェーハ表
面に酸化膜を形成後、その膜を介し２枚の鏡面ウェーハ
同士を接合後、片側鏡面ウェーハの背面を研磨して製造
する、いわゆる「ＳＯＩ構造の接合ウェーハ」である。
た、新しい半導体素子形成用基板の製造方法を提供する
もので、その１つは高密度に素子を形成した集積回路装
置の素子間分離を容易にしたり、ＣＭＯＳ回路素子のラ
ッチアップ現象を解消するために、前記鏡面ウェーハ表
面に酸化膜を形成後、その膜を介し２枚の鏡面ウェーハ
同士を接合後、片側鏡面ウェーハの背面を研磨して製造
する、いわゆる「ＳＯＩ構造の接合ウェーハ」である。
【０００４】またパワートランジスタを主要な用途とす
るエピタキシャルウェーハは、通常鏡面ウェーハをベー
スとし、ＣＶＤ法（気相成長法）により製造されるが、
同方法は薄膜の成長に多大の時間を要し生産効率が悪い
ので、その解決手段として、前記鏡面ウェーハの鏡面同
士を直接的に接合後、その片側の鏡面ウェーハ背面を研
磨して製造する「エピタキシャルウェーハ相当の接合ウ
ェーハ」も本発明の半導体素子形成用基板に相当する。
るエピタキシャルウェーハは、通常鏡面ウェーハをベー
スとし、ＣＶＤ法（気相成長法）により製造されるが、
同方法は薄膜の成長に多大の時間を要し生産効率が悪い
ので、その解決手段として、前記鏡面ウェーハの鏡面同
士を直接的に接合後、その片側の鏡面ウェーハ背面を研
磨して製造する「エピタキシャルウェーハ相当の接合ウ
ェーハ」も本発明の半導体素子形成用基板に相当する。
【０００５】ところで従来、ＳＯＩ構造のウェーハは、
Ｓｉ単結晶の鏡面ウェーハ上に酸化膜（絶縁膜）を形成
して後、更にその上にＣＶＤ法等によりＳｉの多結晶層
を形成せしめ、その多結晶層にレーザー光を照射して単
結晶化させたり、あるいはサファイヤ基板の上にＣＶＤ
法によりＳｉの単結晶薄層を直接的に形成する方法が採
られてきた。
Ｓｉ単結晶の鏡面ウェーハ上に酸化膜（絶縁膜）を形成
して後、更にその上にＣＶＤ法等によりＳｉの多結晶層
を形成せしめ、その多結晶層にレーザー光を照射して単
結晶化させたり、あるいはサファイヤ基板の上にＣＶＤ
法によりＳｉの単結晶薄層を直接的に形成する方法が採
られてきた。
【０００６】しかしながら、これらの方法によって形成
された絶縁層上のＳｉ単結晶薄層の結晶性は満足すべき
ものではなかった。そこで別の方法として、前述のよう
にＳｉ単結晶ウェーハを絶縁薄層を介して接合し、その
片側背面を研磨又はエッチングによって所望厚さの薄膜
にする方法が注目されつつある。
された絶縁層上のＳｉ単結晶薄層の結晶性は満足すべき
ものではなかった。そこで別の方法として、前述のよう
にＳｉ単結晶ウェーハを絶縁薄層を介して接合し、その
片側背面を研磨又はエッチングによって所望厚さの薄膜
にする方法が注目されつつある。
【０００７】この方法によるウェーハ同士の接着には、
２枚の鏡面ウェーハを単なる加重により加圧接合する方
法、あるいは、接合時に静電圧力を作用させる方法等が
あるが、前者の例として特開昭４８−４０３７２号公報
記載の方法がある。同公報には、Ｓｉ単結晶ウェーハを
酸化膜を介して重ね合せ、約１１００℃以上の温度と約
１００kg／cm2以上の加重圧力で接合する方法が紹介さ
れている。また、後者の例は、昭和６３年３月１日に日
経マグロウヒル社によって発行された「日経マイクロデ
バイス」第９２〜９８頁に述べられている。
２枚の鏡面ウェーハを単なる加重により加圧接合する方
法、あるいは、接合時に静電圧力を作用させる方法等が
あるが、前者の例として特開昭４８−４０３７２号公報
記載の方法がある。同公報には、Ｓｉ単結晶ウェーハを
酸化膜を介して重ね合せ、約１１００℃以上の温度と約
１００kg／cm2以上の加重圧力で接合する方法が紹介さ
れている。また、後者の例は、昭和６３年３月１日に日
経マグロウヒル社によって発行された「日経マイクロデ
バイス」第９２〜９８頁に述べられている。
【０００８】以下、このＳＯＩ構造の半導体素子形成用
基板の場合について説明する。
基板の場合について説明する。
【０００９】図７には、かかるＳＯＩ構造を持つ半導体
素子形成用基板の一例が示されている。
素子形成用基板の一例が示されている。
【００１０】すなわち、図５に示すように、ベースウェ
ーハ１ａおよびボンドウェーハ１ｂの全面に熱酸化によ
りそれぞれ酸化膜１ｃ（例えば０．８μｍの厚み）を形
成した後、ベースウェーハ１ａとボンドウェーハ１ｂと
を重ね合せて１次接合（初期接合）させる（図６）。引
続きこのウェーハ１次接合体は、炉に入れて、Ｎ2雰囲
気中５００℃以上に加熱することにより２次接合（本接
合）される。この２次接合後のウェーハ接合体の結合力
は強いので、そのまま次工程のサーフェイスグラインド
およびエッチング工程に廻され、ボンドウェーハ１ｂ表
面に被着された酸化膜１ｃおよびその下のボンドウェー
ハ１ｂを所定の均一厚さとなるように研磨除去し、鏡面
ポリッシングで仕上げすることによりＳＯＩ構造の半導
体素子形成用基板（図７）は完成される。
ーハ１ａおよびボンドウェーハ１ｂの全面に熱酸化によ
りそれぞれ酸化膜１ｃ（例えば０．８μｍの厚み）を形
成した後、ベースウェーハ１ａとボンドウェーハ１ｂと
を重ね合せて１次接合（初期接合）させる（図６）。引
続きこのウェーハ１次接合体は、炉に入れて、Ｎ2雰囲
気中５００℃以上に加熱することにより２次接合（本接
合）される。この２次接合後のウェーハ接合体の結合力
は強いので、そのまま次工程のサーフェイスグラインド
およびエッチング工程に廻され、ボンドウェーハ１ｂ表
面に被着された酸化膜１ｃおよびその下のボンドウェー
ハ１ｂを所定の均一厚さとなるように研磨除去し、鏡面
ポリッシングで仕上げすることによりＳＯＩ構造の半導
体素子形成用基板（図７）は完成される。
【００１１】ところで、ベースウェーハ１ａとボンドウ
ェーハ１ｂの１次接合には、従来、次のような方法がと
られていた。
ェーハ１ｂの１次接合には、従来、次のような方法がと
られていた。
【００１２】すなわち、図８および図９に示すようにベ
ースウェーハ１ａを真空吸着台２に吸着させる。一方、
真空ピンセット３によりボンドウェーハ１ｂ中心部を吸
引させ、該ウェーハを、吸着台２に支持されているベー
スウェーハ１ａに対して平行を保った状態で下降させ、
両ウェーハの間隔が１ｍｍ程度となったところで、真空
ピンセット３の吸着を解除して、ボンドウェーハ１ｂを
その自重により落下させ、ベースウェーハ１ａと重ね合
せることにより、ウェーハ１ａ，１ｂの１次接合（初期
接合）が行なわれる。その後、加熱による２次接合（本
接合）が行なわれる。
ースウェーハ１ａを真空吸着台２に吸着させる。一方、
真空ピンセット３によりボンドウェーハ１ｂ中心部を吸
引させ、該ウェーハを、吸着台２に支持されているベー
スウェーハ１ａに対して平行を保った状態で下降させ、
両ウェーハの間隔が１ｍｍ程度となったところで、真空
ピンセット３の吸着を解除して、ボンドウェーハ１ｂを
その自重により落下させ、ベースウェーハ１ａと重ね合
せることにより、ウェーハ１ａ，１ｂの１次接合（初期
接合）が行なわれる。その後、加熱による２次接合（本
接合）が行なわれる。
【００１３】
【発明が解決しようとする課題】しかし、上記方法によ
り２枚のウェーハを一次接合させる場合、次のような問
題を生じることが本発明者によって明らかにされた。
り２枚のウェーハを一次接合させる場合、次のような問
題を生じることが本発明者によって明らかにされた。
【００１４】すなわち、ベースウェーハ１ａに対して平
行を保った状態でボンドウェーハ１ｂを下降させ、双方
のウェーハ間隔が１ｍｍ程度となったところでボンドウ
ェーハ１ｂを落下させるものでは、双方のウェーハが正
確に重ね合わず、接合ずれが生じ易い。
行を保った状態でボンドウェーハ１ｂを下降させ、双方
のウェーハ間隔が１ｍｍ程度となったところでボンドウ
ェーハ１ｂを落下させるものでは、双方のウェーハが正
確に重ね合わず、接合ずれが生じ易い。
【００１５】また、接合後において両ウェーハ１ａと１
ｂとの間に空気が封じ込められ、当該箇所にボイド（接
合不良の空隙）を形成するという問題があった。
ｂとの間に空気が封じ込められ、当該箇所にボイド（接
合不良の空隙）を形成するという問題があった。
【００１６】一方、ベースウェーハ１ａに対しボンドウ
ェーハ１ｂを強制的に重ね合わせてウェーハ１ａとウェ
ーハ１ｂとを接合させる手段も考えられるが、この場
合、真空ピンセット３によりボンドウェーハ１ｂをベー
スウェーハ１ａに押し当てた部分に応力歪が形成され、
この応力歪に起因すると思われるボイドが上記押当て部
分乃至その近傍に発生するという問題があった。
ェーハ１ｂを強制的に重ね合わせてウェーハ１ａとウェ
ーハ１ｂとを接合させる手段も考えられるが、この場
合、真空ピンセット３によりボンドウェーハ１ｂをベー
スウェーハ１ａに押し当てた部分に応力歪が形成され、
この応力歪に起因すると思われるボイドが上記押当て部
分乃至その近傍に発生するという問題があった。
【００１７】かかる問題の解決方法として、実開平１−
７３９４０号公報に記載のように、ベースウェーハより
も径の大きい円環状の半導体ウェーハ用ガイドに設けら
れたスリット内に半導体ウェーハ誘導子を挿入し、半導
体ウェーハ用ガイド内に置かれたベースウェーハ上に前
記半導体ウェーハ誘導子の先端をおき、さらにその上
に、ボンドウェーハを置いて、半導体ウェーハ誘導子を
前記スリットから抜き出すことによって、ベースウェー
ハ上にボンドウェーハを重ね合わせるようにしたものが
ある。しかし、この方法では、半導体ウェーハ誘導子が
ベースウェーハの上面を擦ることになるので、ベースウ
ェーハの上面に傷がつきやすいという問題がある。
７３９４０号公報に記載のように、ベースウェーハより
も径の大きい円環状の半導体ウェーハ用ガイドに設けら
れたスリット内に半導体ウェーハ誘導子を挿入し、半導
体ウェーハ用ガイド内に置かれたベースウェーハ上に前
記半導体ウェーハ誘導子の先端をおき、さらにその上
に、ボンドウェーハを置いて、半導体ウェーハ誘導子を
前記スリットから抜き出すことによって、ベースウェー
ハ上にボンドウェーハを重ね合わせるようにしたものが
ある。しかし、この方法では、半導体ウェーハ誘導子が
ベースウェーハの上面を擦ることになるので、ベースウ
ェーハの上面に傷がつきやすいという問題がある。
【００１８】本発明は、かかる点に鑑みなされたもの
で、ボイド不良の発生が防止でき、しかも、ウェーハ同
士の重ね合せも正確に行なうことが可能な、半導体素子
形成用基板の製造方法を提供することを目的としてい
る。
で、ボイド不良の発生が防止でき、しかも、ウェーハ同
士の重ね合せも正確に行なうことが可能な、半導体素子
形成用基板の製造方法を提供することを目的としてい
る。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、少なくとも主面の一方を鏡面化した２枚
のＳｉ単結晶ウェーハを使用して、前記Ｓｉ単結晶ウェ
ーハの接合部分を構成する鏡面側の主面同士、または前
記鏡面の片側若しくは双方の側に、予め酸化によりシリ
コン酸化物の薄層を形成させたＳｉ単結晶ウェーハ同士
を接合させるにあたり、前記２枚のＳｉ単結晶ウェーハ
のうちの一方の、該Ｓｉ単結晶ウェーハの接合面とは反
対面のＯＦ近傍部分を真空ピンセットで吸着し、この真
空ピンセットで吸着したＳｉ単結晶ウェーハのＯＦ部の
接合面側の縁と、接合面を上方に向けほぼ水平状態で固
定した、もう一方のＳｉ単結晶ウェーハのＯＦ部の接合
面側の縁とを軽く接触させ、その際、両Ｓｉ単結晶ウェ
ーハのＯＦ部とは反対側に位置する端部の接合面同士の
間隔が１ｍｍ以下となるようにし、その後、真空ピンセ
ットによるＳｉ単結晶ウェーハの吸着状態を解除して、
当該Ｓｉ単結晶ウェーハの自重により、２枚のＳｉ単結
晶ウェーハを接触させるようにして接合するものであ
る。
に、本発明は、少なくとも主面の一方を鏡面化した２枚
のＳｉ単結晶ウェーハを使用して、前記Ｓｉ単結晶ウェ
ーハの接合部分を構成する鏡面側の主面同士、または前
記鏡面の片側若しくは双方の側に、予め酸化によりシリ
コン酸化物の薄層を形成させたＳｉ単結晶ウェーハ同士
を接合させるにあたり、前記２枚のＳｉ単結晶ウェーハ
のうちの一方の、該Ｓｉ単結晶ウェーハの接合面とは反
対面のＯＦ近傍部分を真空ピンセットで吸着し、この真
空ピンセットで吸着したＳｉ単結晶ウェーハのＯＦ部の
接合面側の縁と、接合面を上方に向けほぼ水平状態で固
定した、もう一方のＳｉ単結晶ウェーハのＯＦ部の接合
面側の縁とを軽く接触させ、その際、両Ｓｉ単結晶ウェ
ーハのＯＦ部とは反対側に位置する端部の接合面同士の
間隔が１ｍｍ以下となるようにし、その後、真空ピンセ
ットによるＳｉ単結晶ウェーハの吸着状態を解除して、
当該Ｓｉ単結晶ウェーハの自重により、２枚のＳｉ単結
晶ウェーハを接触させるようにして接合するものであ
る。
【００２０】以下、本発明に係る半導体素子形成用基板
の製造方法を図面に基づいて説明する。
の製造方法を図面に基づいて説明する。
【００２１】図１および図２において、ベースウェーハ
１ａおよびボンドウェーハ１ｂの全面に熱酸化によりそ
れぞれ酸化膜１ｃを形成する。次いで、常温下で少なく
とも雰囲気の清浄度がクラス１０００以上のクリーンベ
ンチ内においてベースウェーハ１ａを真空吸着台２にほ
ぼ水平状態で吸着固定させた後、ボンドウェーハ１ｂを
そのＯＦ部２ｂの近傍部分１１ｂを真空ピンセット３に
よって吸着させる（図４参照）。そして、真空ピンセッ
ト３の操作によりボンドウェーハ１ｂのＯＦ部２ｂの方
がやや下がり気味となるように前記ボンドウェーハ１ｂ
を傾け、その状態で、ベースウェーハ１ａ上方位置から
ボンドウェーハ１ｂを下降させてゆき、先ず、ボンドウ
ェーハ１ｂのＯＦ部２ｂの接合面の縁とベースウェーハ
１ａのＯＦ部２ａの接合面側の縁とを軽く突き当て接触
させる（図１）。次いで、両ウェーハのＯＦ部２ａ，２
ｂとは反対側の端部３ａ，３ｂ同士の間隔が約１ｍｍに
なるまで接近させ、その後、真空ピンセット３によるボ
ンドウェーハ１ｂの吸着を止める。すると、ボンドウェ
ーハ１ｂは、ベースウェーハ１ａとの初期の突当て部で
あるＯＦ部２ａの接合面側の縁を支点として自重により
回転し、最終的にベースウェーハ１ａ全面とボンドウェ
ーハ１ｂ全面とが接触し、ＯＦ部２ａ，２ｂから他側３
ａ，３ｂへ向け順次に１次接合が行われることになる
（図２）。このようにして得られたウェーハ接合体を特
別の荷重をかけることもなくその状態で炉に入れ、Ｎ2
雰囲気下５００℃以上の温度で数時間の熱処理により２
次接合する。その後、サーフェイスグラインドおよびエ
ッチングによってボンドウェーハ１ｂ側表面に被着され
た酸化膜１ｃの除去とボンドウェーハ１ｂの薄膜化を行
なう（図３）。
１ａおよびボンドウェーハ１ｂの全面に熱酸化によりそ
れぞれ酸化膜１ｃを形成する。次いで、常温下で少なく
とも雰囲気の清浄度がクラス１０００以上のクリーンベ
ンチ内においてベースウェーハ１ａを真空吸着台２にほ
ぼ水平状態で吸着固定させた後、ボンドウェーハ１ｂを
そのＯＦ部２ｂの近傍部分１１ｂを真空ピンセット３に
よって吸着させる（図４参照）。そして、真空ピンセッ
ト３の操作によりボンドウェーハ１ｂのＯＦ部２ｂの方
がやや下がり気味となるように前記ボンドウェーハ１ｂ
を傾け、その状態で、ベースウェーハ１ａ上方位置から
ボンドウェーハ１ｂを下降させてゆき、先ず、ボンドウ
ェーハ１ｂのＯＦ部２ｂの接合面の縁とベースウェーハ
１ａのＯＦ部２ａの接合面側の縁とを軽く突き当て接触
させる（図１）。次いで、両ウェーハのＯＦ部２ａ，２
ｂとは反対側の端部３ａ，３ｂ同士の間隔が約１ｍｍに
なるまで接近させ、その後、真空ピンセット３によるボ
ンドウェーハ１ｂの吸着を止める。すると、ボンドウェ
ーハ１ｂは、ベースウェーハ１ａとの初期の突当て部で
あるＯＦ部２ａの接合面側の縁を支点として自重により
回転し、最終的にベースウェーハ１ａ全面とボンドウェ
ーハ１ｂ全面とが接触し、ＯＦ部２ａ，２ｂから他側３
ａ，３ｂへ向け順次に１次接合が行われることになる
（図２）。このようにして得られたウェーハ接合体を特
別の荷重をかけることもなくその状態で炉に入れ、Ｎ2
雰囲気下５００℃以上の温度で数時間の熱処理により２
次接合する。その後、サーフェイスグラインドおよびエ
ッチングによってボンドウェーハ１ｂ側表面に被着され
た酸化膜１ｃの除去とボンドウェーハ１ｂの薄膜化を行
なう（図３）。
【００２２】
【作用】本発明によれば、接合すべき両ウェーハのＯＦ
部の接合面の縁同士を軽く接触させ、その際、両Ｓｉ単
結晶ウェーハのＯＦ部とは反対側の端部同士の間隔が１
ｍｍ程度以下となるように保持した状態で、真空ピンセ
ットに保持したＳｉ単結晶ウェーハの吸着状態を解除
し、該ウェーハの自重を利用して２枚のＳｉ単結晶ウェ
ーハを完全に接触させるようにしたので、双方のウェー
ハの鏡面同士の接合がＯＦ部から他側へ順次になされる
ことになり、そのため、両ウェーハ間の空気は未接合側
に随時抜けて行くことになる。その結果、２枚のＳｉ単
結晶ウェーハの接合面内に空気が留まることはないの
で、ボイド不良の発生が防止できる。
部の接合面の縁同士を軽く接触させ、その際、両Ｓｉ単
結晶ウェーハのＯＦ部とは反対側の端部同士の間隔が１
ｍｍ程度以下となるように保持した状態で、真空ピンセ
ットに保持したＳｉ単結晶ウェーハの吸着状態を解除
し、該ウェーハの自重を利用して２枚のＳｉ単結晶ウェ
ーハを完全に接触させるようにしたので、双方のウェー
ハの鏡面同士の接合がＯＦ部から他側へ順次になされる
ことになり、そのため、両ウェーハ間の空気は未接合側
に随時抜けて行くことになる。その結果、２枚のＳｉ単
結晶ウェーハの接合面内に空気が留まることはないの
で、ボイド不良の発生が防止できる。
【００２３】また、ＯＦ部の縁を前もって接触させるた
め、ウェーハ同士の重ね合わせずれも生じない。
め、ウェーハ同士の重ね合わせずれも生じない。
【００２４】
【実施例】次に、従来法と、本発明方法を適用して得ら
れた半導体素子形成用基板についての比較試験結果を述
べる。
れた半導体素子形成用基板についての比較試験結果を述
べる。
【００２５】当該実験を行なった場合の条件、方法、結
果は下記のとおりである。
果は下記のとおりである。
【００２６】１．条件 導電型がＰ型の直径５インチ（１２５ｍｍ）、比抵抗１
０〜１４Ω・ｃｍの酸化膜付きベースウェーハと、同じ
く導電型がＰ型で比抵抗８〜１２Ω・ｃｍで直径５イン
チ（１２５ｍｍ）の酸化膜付きボンドウェーハを各３０
枚ずつ用意した。この各ウェーハは熱酸化処理する前に
おいてＰ−Ｖ値（Ｐｅａｋ ｔｏ ｖａｌｌｅｙ：観測
部分の最深の谷と最高の山の差）表示で表面粗さが１０
ｎｍ以下の鏡面ウェーハを使用した。
０〜１４Ω・ｃｍの酸化膜付きベースウェーハと、同じ
く導電型がＰ型で比抵抗８〜１２Ω・ｃｍで直径５イン
チ（１２５ｍｍ）の酸化膜付きボンドウェーハを各３０
枚ずつ用意した。この各ウェーハは熱酸化処理する前に
おいてＰ−Ｖ値（Ｐｅａｋ ｔｏ ｖａｌｌｅｙ：観測
部分の最深の谷と最高の山の差）表示で表面粗さが１０
ｎｍ以下の鏡面ウェーハを使用した。
【００２７】また、真空ピンセットは、ＳＵＳ材で、そ
の吸着部がテフロンコーティングされたものを使用し
た。
の吸着部がテフロンコーティングされたものを使用し
た。
【００２８】２．方法 （１）従来法 ベースウェーハ１５枚、ボンドウェーハ１５枚を用い、
ベースウェーハを吸着台に固定すると共に、ボンドウェ
ーハの中央部を真空ピンセットで吸引し、この吸引によ
って真空ピンセットに吸着されたボンドウェーハをベー
スウェーハの真上から下降してゆき、ボンドウェーハと
ベースウェーハとの間隔が約１ｍｍとなったところで、
真空ピンセットによるボンドウェーハの吸着を止め、ボ
ンドウェーハを自然落下させた。
ベースウェーハを吸着台に固定すると共に、ボンドウェ
ーハの中央部を真空ピンセットで吸引し、この吸引によ
って真空ピンセットに吸着されたボンドウェーハをベー
スウェーハの真上から下降してゆき、ボンドウェーハと
ベースウェーハとの間隔が約１ｍｍとなったところで、
真空ピンセットによるボンドウェーハの吸着を止め、ボ
ンドウェーハを自然落下させた。
【００２９】そうして、ベースウェーハとボンドウェー
ハとを１次接合させて得られた接合体を炉に入れ、Ｎ2
雰囲気下で約１２００℃の温度で２時間加熱することに
より２次接合を行なった。
ハとを１次接合させて得られた接合体を炉に入れ、Ｎ2
雰囲気下で約１２００℃の温度で２時間加熱することに
より２次接合を行なった。
【００３０】その後、Ｘ線トポグラフ法によりボイドの
測定を行なった。
測定を行なった。
【００３１】（２）本発明方法 残りのベースウェーハ１５枚、ボンドウェーハ１５枚に
ついては、図１〜図４に基づき説明された本発明による
方法で一時接合を行なわせた。
ついては、図１〜図４に基づき説明された本発明による
方法で一時接合を行なわせた。
【００３２】この１次接合させたウェーハ接合体を炉に
入れ、従来法と同一条件の下で２次接合を行なった。
入れ、従来法と同一条件の下で２次接合を行なった。
【００３３】その後、Ｘ線トポグラフ法によりボイドの
測定を行なった。ボイドの大きさは１〜２０ｍｍ位の円
形状で１つでも検出されると不良品と判定した。この結
果が表１に示されている。
測定を行なった。ボイドの大きさは１〜２０ｍｍ位の円
形状で１つでも検出されると不良品と判定した。この結
果が表１に示されている。
【表１】
【００３４】３．結果 表１に示すように、従来法によれば、ボイド不良が１２
枚出たのに対して、本発明方法によるものでは、ボイド
不良が１枚しか出なかった。
枚出たのに対して、本発明方法によるものでは、ボイド
不良が１枚しか出なかった。
【００３５】なお、ちなみに、ボンドウェーハのＯＦ部
近傍を除く周縁部を真空ピンセットで吸着し、当該ピン
セットによる吸着部に近いウェーハ各隅を本発明方法の
如く先ず突き当てるようにした場合にも、ボイド不良の
発生について、本発明方法と略同じ効果が得られた。但
し、この場合、ベースウェーハとボンドウェーハとの位
置合わせが、本発明に比べて難しく、本発明方法に比べ
て、接合ずれが多少多く見られた。
近傍を除く周縁部を真空ピンセットで吸着し、当該ピン
セットによる吸着部に近いウェーハ各隅を本発明方法の
如く先ず突き当てるようにした場合にも、ボイド不良の
発生について、本発明方法と略同じ効果が得られた。但
し、この場合、ベースウェーハとボンドウェーハとの位
置合わせが、本発明に比べて難しく、本発明方法に比べ
て、接合ずれが多少多く見られた。
【００３６】４．考察 以上のような顕著な効果の違いが見られたのは次のよう
な理由によるものと推測される。
な理由によるものと推測される。
【００３７】従来法では、ベースウェーハに対してボン
ドウェーハを平行に下降してゆき、所定間隔になったと
ころで、ベースウェーハに対してボンドウェーハを落下
させるようにしているが、かかる方法によってベースウ
ェーハとボンドウェーハとを重ね合せた場合、ベースウ
ェーハとボンドウェーハの全面が略同時に接触するた
め、接合が数ケ所から始まることが多い。その場合、ボ
ンドウェーハとベースウェーハとの間に空気が溜ってし
まい、かかる部分にボイドが発生するものと推測され
る。
ドウェーハを平行に下降してゆき、所定間隔になったと
ころで、ベースウェーハに対してボンドウェーハを落下
させるようにしているが、かかる方法によってベースウ
ェーハとボンドウェーハとを重ね合せた場合、ベースウ
ェーハとボンドウェーハの全面が略同時に接触するた
め、接合が数ケ所から始まることが多い。その場合、ボ
ンドウェーハとベースウェーハとの間に空気が溜ってし
まい、かかる部分にボイドが発生するものと推測され
る。
【００３８】一方、本発明におけるように両ウェーハに
おけるＯＦ部の接合面側の縁同士をまず軽く突き当てた
後、ボンドウェーハを自重により倒させるようにしたも
のでは、ＯＦ側から徐々に接合進行するので、空気が逃
げ易く、接合後、空気がボンドウェーハとベースウェー
ハとの間に溜まり難いものと推測される。なお、本発明
方法のようにした場合には、ボンドウェーハの自由端
（ＯＦ部とは反対側端部）の自重による撓みの影響によ
るボイド不良発生が考えられるが。この点ついては問題
ない。
おけるＯＦ部の接合面側の縁同士をまず軽く突き当てた
後、ボンドウェーハを自重により倒させるようにしたも
のでは、ＯＦ側から徐々に接合進行するので、空気が逃
げ易く、接合後、空気がボンドウェーハとベースウェー
ハとの間に溜まり難いものと推測される。なお、本発明
方法のようにした場合には、ボンドウェーハの自由端
（ＯＦ部とは反対側端部）の自重による撓みの影響によ
るボイド不良発生が考えられるが。この点ついては問題
ない。
【００３９】即ち、本発明方法によれば、ＯＦ部の縁同
士をまず軽く突き当て真空ピンセットによる吸引を解除
した際、いわゆる片持はりと同様にその自由端側が撓
む。したがって、ボンドウェーハの自由端側がその中央
部よりも先にベースウェーハに接触して従来と同様な問
題が生じるのではないかとの危惧がある。しかし、本発
明方法ではその自由端の撓みは、ベースウェーハとボン
ドウェーハとの間に存在する空気がエアークッションと
して作用することから該空気によって矯正されることと
なるので、本発明方法によれば、自由端側の撓みによる
ボイド不良は発生しない。
士をまず軽く突き当て真空ピンセットによる吸引を解除
した際、いわゆる片持はりと同様にその自由端側が撓
む。したがって、ボンドウェーハの自由端側がその中央
部よりも先にベースウェーハに接触して従来と同様な問
題が生じるのではないかとの危惧がある。しかし、本発
明方法ではその自由端の撓みは、ベースウェーハとボン
ドウェーハとの間に存在する空気がエアークッションと
して作用することから該空気によって矯正されることと
なるので、本発明方法によれば、自由端側の撓みによる
ボイド不良は発生しない。
【００４０】なお、本発明において、ＯＦ部とは反対側
の端部同士の間隔を１ｍｍ程度以下となるように設定し
たのは、それ以上とすれば、ベースウェーハのＯＦ部の
接合面側の縁近傍部分とボンドウェーハとベースウェー
ハのＯＦ部の接合面側の縁近傍部分とが、両ウェーハの
ＯＦ部の接合面側の縁同士を突き当てた場合に接合し難
く、ボンドウェーハが倒れベースウェーハに突き当たっ
た際僅かではあるがバウンドしてしまい、接合ずれが却
って起きやすくなるからである。一方、その間隔の下限
は、エアクッションによって少なくともボンドウェーハ
の自由端の撓みが矯正されるような間隔とすれば良い。
の端部同士の間隔を１ｍｍ程度以下となるように設定し
たのは、それ以上とすれば、ベースウェーハのＯＦ部の
接合面側の縁近傍部分とボンドウェーハとベースウェー
ハのＯＦ部の接合面側の縁近傍部分とが、両ウェーハの
ＯＦ部の接合面側の縁同士を突き当てた場合に接合し難
く、ボンドウェーハが倒れベースウェーハに突き当たっ
た際僅かではあるがバウンドしてしまい、接合ずれが却
って起きやすくなるからである。一方、その間隔の下限
は、エアクッションによって少なくともボンドウェーハ
の自由端の撓みが矯正されるような間隔とすれば良い。
【００４１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
上記実施例では、酸化膜付きのウェーハを用いた場合を
例に説明したが、ベースウェーハまたはボンドウェーハ
の一方のみに酸化膜を形成した場合、若しくはベースウ
ェーハまたはボンドウェーハのいずれにも酸化膜を形成
しない場合にも、本発明を適用できることは勿論であ
る。
施例に基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。例えば、
上記実施例では、酸化膜付きのウェーハを用いた場合を
例に説明したが、ベースウェーハまたはボンドウェーハ
の一方のみに酸化膜を形成した場合、若しくはベースウ
ェーハまたはボンドウェーハのいずれにも酸化膜を形成
しない場合にも、本発明を適用できることは勿論であ
る。
【００４２】
【発明の効果】本文において詳述した通り、本発明方法
の実施により、２枚の鏡面ウェーハを接合して製造され
る半導体素子形成用基板は、ウェーハ接合時において接
合ずれやボイドの発生は大幅に防止され、結果として、
その品質や製造の歩留は大幅に改善されると共に、それ
を利用して製造される半導体素子の信頼性も合わせて改
善される効果が得られる。
の実施により、２枚の鏡面ウェーハを接合して製造され
る半導体素子形成用基板は、ウェーハ接合時において接
合ずれやボイドの発生は大幅に防止され、結果として、
その品質や製造の歩留は大幅に改善されると共に、それ
を利用して製造される半導体素子の信頼性も合わせて改
善される効果が得られる。
【図１】本実施例に係る方法のウェーハ接合前の状態を
示す縦断面図である。
示す縦断面図である。
【図２】本実施例に係る方法のウェーハ接合後の状態を
示す縦断面図である。
示す縦断面図である。
【図３】本実施例に係る方法によって得られた接合体の
ボンドウェーハ側を薄膜化した状態を示す縦断面図であ
る。
ボンドウェーハ側を薄膜化した状態を示す縦断面図であ
る。
【図４】本実施例に係る方法における真空ピンセットの
吸着箇所を示すウェーハの平面図である。
吸着箇所を示すウェーハの平面図である。
【図５】従来方法のウェーハ接合前の状態を示す縦断面
図である。
図である。
【図６】従来方法のウェーハ接合後の状態を示す縦断面
図である。
図である。
【図７】従来方法によって得られた接合体のボンドウェ
ーハ側を薄膜化した状態を示す縦断面図である。
ーハ側を薄膜化した状態を示す縦断面図である。
【図８】従来方法における真空ピンセットの吸着時の状
態を示すウェーハの縦断面図である。
態を示すウェーハの縦断面図である。
【図９】従来方法における真空ピンセットの吸着箇所を
示すウェーハの平面図である。
示すウェーハの平面図である。
１ａ ウェーハ １ｂ ウェーハ １ｃ 酸化膜 ２ 吸着台 ２ａ，２ｂ ＯＦ部 ３ 真空ピンセット ３ａ，３ｂ ＯＦ部と反対側の端部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深美 正雄 長野県更埴市大字屋代1393番地 長野電 子工業株式会社内
Claims (1)
- 【請求項１】 少なくとも主面の一方を鏡面化した２枚
のＳｉ単結晶ウェーハを使用して、前記Ｓｉ単結晶ウェ
ーハの接合部分を構成する鏡面側の主面同士、または前
記鏡面の片側若しくは双方の側に、予め酸化によりシリ
コン酸化物の薄層を形成させたＳｉ単結晶ウェーハ同士
を接合させるにあたり、前記２枚のＳｉ単結晶ウェーハ
のうちの一方の、該Ｓｉ単結晶ウェーハの接合面とは反
対面のＯＦ（オリエンテーションフラット）近傍部分を
真空ピンセットで吸着し、この真空ピンセットで吸着し
たＳｉ単結晶ウェーハのＯＦ部の接合面側の縁と、接合
面を上方に向けほぼ水平状態で固定した、もう一方のＳ
ｉ単結晶ウェーハのＯＦ部の接合面側の縁とを軽く接触
させ、その際、両Ｓｉ単結晶ウェーハのＯＦ部とは反対
側に位置する端部の接合面同士の間隔が１ｍｍ以下とな
るようにし、その後、真空ピンセットによるＳｉ単結晶
ウェーハの吸着状態を解除して、当該Ｓｉ単結晶ウェー
ハの自重により、２枚のＳｉ単結晶ウェーハを接触させ
るようにして接合することを特徴とする半導体素子形成
用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9157891A JP2512243B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体素子形成用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9157891A JP2512243B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体素子形成用基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152549A JPH05152549A (ja) | 1993-06-18 |
| JP2512243B2 true JP2512243B2 (ja) | 1996-07-03 |
Family
ID=14030424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9157891A Expired - Lifetime JP2512243B2 (ja) | 1991-03-29 | 1991-03-29 | 半導体素子形成用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512243B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
| JP5665599B2 (ja) | 2011-02-24 | 2015-02-04 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US8802534B2 (en) * | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
-
1991
- 1991-03-29 JP JP9157891A patent/JP2512243B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152549A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10889097B2 (en) | Wafer debonding system and method | |
| JP2812405B2 (ja) | 半導体基板の製造方法 | |
| JP3321882B2 (ja) | 基板はり合わせ方法 | |
| JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JP2004503942A (ja) | 基板製造方法及び該方法によって得られた基板 | |
| EP0444943B1 (en) | A method of manufacturing a bonded wafer | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JP2512243B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JP2018085536A (ja) | 多層半導体デバイス作製時の低温層転写方法 | |
| JPH0888272A (ja) | 半導体集積回路用基板の製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JP4102040B2 (ja) | Ｓｏｉウェーハの製造方法およびウェーハ分離治具 | |
| JP2675691B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JP2609198B2 (ja) | 半導体基板の製造方法 | |
| JP3371145B2 (ja) | 基板はり合わせ方法 | |
| JP2929949B2 (ja) | ウエーハの結合方法 | |
| JP2820120B2 (ja) | 半導体基板の製造方法 | |
| JP3532320B2 (ja) | 鏡面ウエーハの接合方法及びその装置 | |
| JP3996557B2 (ja) | 半導体接合ウエーハの製造方法 | |
| JP7138218B2 (ja) | ボンディングウェハ構造及びその製造方法 | |
| JPH0350817A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3390660B2 (ja) | 誘電体分離基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20110416 |
|
| EXPY | Cancellation because of completion of term |