JP2820120B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2820120B2 JP2820120B2 JP8140398A JP14039896A JP2820120B2 JP 2820120 B2 JP2820120 B2 JP 2820120B2 JP 8140398 A JP8140398 A JP 8140398A JP 14039896 A JP14039896 A JP 14039896A JP 2820120 B2 JP2820120 B2 JP 2820120B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- semiconductor substrate
- wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に使用す
る半導体基板およびその製造方法に関し、特に直径の大
なる単結晶基板に関するものである。
る半導体基板およびその製造方法に関し、特に直径の大
なる単結晶基板に関するものである。
【０００２】
【従来の技術】従来、この種の半導体装置に使用する半
導体基板には、シリコン（Ｓｉ）単結晶のインゴットを
スライスしたウエハが用いられ、半導体装置の製造過程
において複数回の熱処理工程が加えられる。この熱処理
工程は、高温処理炉で行われるが、その際基板と、基板
を収容するボートとの接触部分において熱応力が発生す
る。この熱応力は基板とボートとの熱膨張係数が異なる
ために接触箇所において基板の自重により発生するもの
であって、半導体基板の直径が大きくなるにつれて大と
なっている。
導体基板には、シリコン（Ｓｉ）単結晶のインゴットを
スライスしたウエハが用いられ、半導体装置の製造過程
において複数回の熱処理工程が加えられる。この熱処理
工程は、高温処理炉で行われるが、その際基板と、基板
を収容するボートとの接触部分において熱応力が発生す
る。この熱応力は基板とボートとの熱膨張係数が異なる
ために接触箇所において基板の自重により発生するもの
であって、半導体基板の直径が大きくなるにつれて大と
なっている。
【０００３】この熱応力のために、基板にはボートとの
接触部分に転位が発生してスリップと呼ばれる結晶欠陥
やウエハの反りが生じる。一枚の基板において結晶軸が
一定方向の単結晶であるため、スリップはデバイス作成
領域の基板表面にまで伝播し易い。また半導体基板から
製造される半導体装置が微小化するにつれて、僅かのス
リップが発生しても半導体装置の製造歩留まりが低下す
る。
接触部分に転位が発生してスリップと呼ばれる結晶欠陥
やウエハの反りが生じる。一枚の基板において結晶軸が
一定方向の単結晶であるため、スリップはデバイス作成
領域の基板表面にまで伝播し易い。また半導体基板から
製造される半導体装置が微小化するにつれて、僅かのス
リップが発生しても半導体装置の製造歩留まりが低下す
る。
【０００４】またスループットの向上のために、半導体
基板の最外周部にまでデバイス作製領域を拡大する必要
があるが、外周部ほどスリップが発生し易い傾向がある
ために、外周部領域の利用には限度がある。
基板の最外周部にまでデバイス作製領域を拡大する必要
があるが、外周部ほどスリップが発生し易い傾向がある
ために、外周部領域の利用には限度がある。
【０００５】スリップ防止対策として従来行われている
方法に、熱処理工程における温度上昇下降時のサイクル
すなわち熱履歴を遅くして、熱応力の発生を減少させる
方法がとられているが、スループットが低下するという
欠点がある。
方法に、熱処理工程における温度上昇下降時のサイクル
すなわち熱履歴を遅くして、熱応力の発生を減少させる
方法がとられているが、スループットが低下するという
欠点がある。
【０００６】これらの問題を解決するために、特開平５
−６２８６７号公報において、図７に示すように、２枚
の平坦なウエハ３２，３３のうちの一方のウエハ３２の
周辺に、エッチングによって溝３６を設け、２枚のウエ
ハ３２，３３を真空中で貼り合わせた後熱処理を行って
半導体基板３７を形成し、基板の内部に真空の空所３６
を設け、この空所３６によってウエハで発生する歪を緩
和し応力を減少させて、転位や結晶欠陥の発生を防止す
る方法が開示されている。
−６２８６７号公報において、図７に示すように、２枚
の平坦なウエハ３２，３３のうちの一方のウエハ３２の
周辺に、エッチングによって溝３６を設け、２枚のウエ
ハ３２，３３を真空中で貼り合わせた後熱処理を行って
半導体基板３７を形成し、基板の内部に真空の空所３６
を設け、この空所３６によってウエハで発生する歪を緩
和し応力を減少させて、転位や結晶欠陥の発生を防止す
る方法が開示されている。
【０００７】
【発明が解決しようとする課題】上述した特開平５−６
２８６７号公報に開示された方法において、２枚の基板
のうちの１枚の表面に溝を設けて、溝を有する面と他の
基板とを貼り合わせ、基板内部に空所を設けることによ
って、ウエハに発生する歪を緩和して応力を減少させ、
転位や欠陥の発生を防止する方法は、基板裏面から発生
するスリップは止められるが、基板内部の空所により、
重ね合わせた基板の表面に凹凸が発生するために、微小
な半導体素子を形成することが困難になるという欠点が
ある。
２８６７号公報に開示された方法において、２枚の基板
のうちの１枚の表面に溝を設けて、溝を有する面と他の
基板とを貼り合わせ、基板内部に空所を設けることによ
って、ウエハに発生する歪を緩和して応力を減少させ、
転位や欠陥の発生を防止する方法は、基板裏面から発生
するスリップは止められるが、基板内部の空所により、
重ね合わせた基板の表面に凹凸が発生するために、微小
な半導体素子を形成することが困難になるという欠点が
ある。
【０００８】本発明の目的は、複数回の熱処理を行う大
口径の基板において、基板裏面から発生したスリップが
基板表面にまで伝播することのない半導体基板を提供し
て、その基板を使用する半導体装置の品質、歩留まりお
よびスループットの向上を図ることにある。
口径の基板において、基板裏面から発生したスリップが
基板表面にまで伝播することのない半導体基板を提供し
て、その基板を使用する半導体装置の品質、歩留まりお
よびスループットの向上を図ることにある。
【０００９】
【課題を解決するための手段】本発明の第１の半導体基
板の製造方法は、同一の面方位を有する、第１の単結晶
基板および第２の単結晶基板の各々の主表面を互いに対
向させ、主表面の結晶軸方位が互いに一致しない位置で
貼り合わせて形成する半導体基板の製造方法において、
第１と第２の少なくとも一方の単結晶基板の貼り合わせ
る面に、イオン注入処理、サンドブラスト処理、又は転
位、歪等を形成する処理のうちのいずれか一つの結晶欠
陥をつくり込むための処理を施し、第１と第２の単結晶
基板の主表面に、酸化膜を意図的に形成する処理を施さ
ずに、主表面を対向させて貼り合わせ、貼り合わせた面
の接着力を増すための熱処理を行い、所定の厚さまで研
削・研磨することを特徴とする。
板の製造方法は、同一の面方位を有する、第１の単結晶
基板および第２の単結晶基板の各々の主表面を互いに対
向させ、主表面の結晶軸方位が互いに一致しない位置で
貼り合わせて形成する半導体基板の製造方法において、
第１と第２の少なくとも一方の単結晶基板の貼り合わせ
る面に、イオン注入処理、サンドブラスト処理、又は転
位、歪等を形成する処理のうちのいずれか一つの結晶欠
陥をつくり込むための処理を施し、第１と第２の単結晶
基板の主表面に、酸化膜を意図的に形成する処理を施さ
ずに、主表面を対向させて貼り合わせ、貼り合わせた面
の接着力を増すための熱処理を行い、所定の厚さまで研
削・研磨することを特徴とする。
【００１０】このように２枚の単結晶基板の主面上の結
晶軸方位が一致しないように重ねて貼り合わせて半導体
基板を形成すれば、熱処理工程において基板裏面のボー
トとの接触部分から発生したスリップと呼ばれる結晶欠
陥が、２枚の単結晶基板の貼り合わせ面において、結晶
軸方位の異なる上側の単結晶基板の面でストップし、デ
バイス活性領域である上側の単結晶基板の上面側に伝播
することを防ぐことができる。
晶軸方位が一致しないように重ねて貼り合わせて半導体
基板を形成すれば、熱処理工程において基板裏面のボー
トとの接触部分から発生したスリップと呼ばれる結晶欠
陥が、２枚の単結晶基板の貼り合わせ面において、結晶
軸方位の異なる上側の単結晶基板の面でストップし、デ
バイス活性領域である上側の単結晶基板の上面側に伝播
することを防ぐことができる。
【００１１】本発明の第２の半導体基板の製造方法は、
第１の単結晶基板を形成し、第１の単結晶基板の主面方
位に対して異なる主面方位を有する、第２の単結晶基板
を形成し、各々の主表面を互いに対向させて貼り合わせ
て形成する半導体基板の製造方法において、第１と第２
の単結晶基板の、少なくとも一方の基板の貼り合わせる
面に、イオン注入処理、サンドブラスト処理、又は転
位、歪等を形成する処理のうちのいずれか一つの結晶欠
陥をつくり込むための処理を施し、第１と第２の単結晶
基板の主表面に、酸化膜を意図的に形成する処理を施さ
ずに、主表面を対向させて貼り合わせ、貼り合わせた面
の接着力を増すための熱処理を行い、所定の厚さまで研
削・研磨することを特徴とする。
第１の単結晶基板を形成し、第１の単結晶基板の主面方
位に対して異なる主面方位を有する、第２の単結晶基板
を形成し、各々の主表面を互いに対向させて貼り合わせ
て形成する半導体基板の製造方法において、第１と第２
の単結晶基板の、少なくとも一方の基板の貼り合わせる
面に、イオン注入処理、サンドブラスト処理、又は転
位、歪等を形成する処理のうちのいずれか一つの結晶欠
陥をつくり込むための処理を施し、第１と第２の単結晶
基板の主表面に、酸化膜を意図的に形成する処理を施さ
ずに、主表面を対向させて貼り合わせ、貼り合わせた面
の接着力を増すための熱処理を行い、所定の厚さまで研
削・研磨することを特徴とする。
【００１２】このように異なる主面方位を有する第１と
第２の単結晶基板は、それぞれのスリップ転位面の角度
が一致しないために、熱処理時ボートに接触する下側の
単結晶基板にスリップ転位面が発生しても、貼り合わせ
面において上側の単結晶基板に影響を及ぼすことはな
い。
第２の単結晶基板は、それぞれのスリップ転位面の角度
が一致しないために、熱処理時ボートに接触する下側の
単結晶基板にスリップ転位面が発生しても、貼り合わせ
面において上側の単結晶基板に影響を及ぼすことはな
い。
【００１３】本発明の上述した第１と第２の半導体基板
の製造方法においては、第１と第２の単結晶基板の少な
くとも一方の基板の接合される側の面に、結晶欠陥の伝
播を防止する手段として、イオン注入処理、サンドブラ
スト処理、又は転位、歪等を形成する処理のなかの何れ
か一つの結晶欠陥を作り込むための処置が施される。
の製造方法においては、第１と第２の単結晶基板の少な
くとも一方の基板の接合される側の面に、結晶欠陥の伝
播を防止する手段として、イオン注入処理、サンドブラ
スト処理、又は転位、歪等を形成する処理のなかの何れ
か一つの結晶欠陥を作り込むための処置が施される。
【００１４】
【００１５】これらの処理を加えることによって、前述
の本発明の第１と第２の製造方法によって作られた半導
体基板は、半導体基板のボートとの接触面に発生したス
リップの伝播を二つの単結晶基板の合わせ目において阻
止する効果が向上する。
の本発明の第１と第２の製造方法によって作られた半導
体基板は、半導体基板のボートとの接触面に発生したス
リップの伝播を二つの単結晶基板の合わせ目において阻
止する効果が向上する。
【００１６】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は本発明の半導体基板の
第１の実施の形態を示す図であって、図１（ａ）は側面
略図、図１（ｂ）は２枚のウエハの展開斜視図であり、
図２はウエハの平面図である。
図面を参照して説明する。図１は本発明の半導体基板の
第１の実施の形態を示す図であって、図１（ａ）は側面
略図、図１（ｂ）は２枚のウエハの展開斜視図であり、
図２はウエハの平面図である。
【００１７】図１（ａ）において、半導体基板１１は同
一の面方位を有する、第１のウエハ１と、第２のウエハ
２とを重ね合わせて形成されている。２枚のウエハを重
ね合わせるとき、Ｘ線回折法などで測定された、２枚の
ウエハの主面上のそれぞれの結晶軸方位が一致しないよ
うに、図１（ｂ）に示すように、ウエハの主面上の結晶
軸方位｛０１１｝が互いに一致しないように角θだけず
らせる。θの大きさは０＜θ＜９０である。
一の面方位を有する、第１のウエハ１と、第２のウエハ
２とを重ね合わせて形成されている。２枚のウエハを重
ね合わせるとき、Ｘ線回折法などで測定された、２枚の
ウエハの主面上のそれぞれの結晶軸方位が一致しないよ
うに、図１（ｂ）に示すように、ウエハの主面上の結晶
軸方位｛０１１｝が互いに一致しないように角θだけず
らせる。θの大きさは０＜θ＜９０である。
【００１８】この理由は、図２に示すような面方位が
（１００）面であるウエハの場合、図５に示すように、
発生するスリップが（１１１）転位面１０に沿って、へ
き開面＜１１０＞方向に発生するから、貼り合わせた２
枚のウエハのへき開面が一致しないようにするためであ
る。つまり面方位（１００）面のウエハの場合、へき開
面が｛１１０｝であり、それぞれが９０°の角度をもっ
ているためである。
（１００）面であるウエハの場合、図５に示すように、
発生するスリップが（１１１）転位面１０に沿って、へ
き開面＜１１０＞方向に発生するから、貼り合わせた２
枚のウエハのへき開面が一致しないようにするためであ
る。つまり面方位（１００）面のウエハの場合、へき開
面が｛１１０｝であり、それぞれが９０°の角度をもっ
ているためである。
【００１９】面方位が（１１０）、（１１１）面を有す
るウエハを貼り合わせる場合も、上述と同様にそれぞれ
へき開面が一致しないように貼り合わせればよい。ただ
し何れの場合もウエハの厚さは同じにすることが好まし
い。その理由は熱処理による基板の反りを防止するため
である。
るウエハを貼り合わせる場合も、上述と同様にそれぞれ
へき開面が一致しないように貼り合わせればよい。ただ
し何れの場合もウエハの厚さは同じにすることが好まし
い。その理由は熱処理による基板の反りを防止するため
である。
【００２０】上述の第１と第２のウエハを貼り合わせる
工程を説明すれば、スライスされた状態のシリコンウエ
ハは、図３（ａ）の原理説明図に示すように、薬品処理
により親水化処理され、次に２枚のウエハを真空中で機
械的に貼り合わせ、貼り合わせた面の密着度を強化する
ため真空中で５００℃〜１０００℃に加熱して、図３
（ｂ）の原理説明図に示すように、脱水縮合させる。
工程を説明すれば、スライスされた状態のシリコンウエ
ハは、図３（ａ）の原理説明図に示すように、薬品処理
により親水化処理され、次に２枚のウエハを真空中で機
械的に貼り合わせ、貼り合わせた面の密着度を強化する
ため真空中で５００℃〜１０００℃に加熱して、図３
（ｂ）の原理説明図に示すように、脱水縮合させる。
【００２１】このようにして２枚のウエハを貼り合わせ
た後、研削・研磨処理を行い半導体装置を製造する工程
で使用する所定の厚さに仕上げて、半導体基板１１が形
成される。
た後、研削・研磨処理を行い半導体装置を製造する工程
で使用する所定の厚さに仕上げて、半導体基板１１が形
成される。
【００２２】このように２枚のウエハの主面上の結晶軸
方位が一致しないように重ねて貼り合わせて半導体基板
を形成すれば、熱処理工程において基板裏面のボートと
の接触部分から発生したスリップと呼ばれる結晶欠陥
が、２枚のウエハの貼り合わせ面において、結晶軸方位
の異なる上側のウエハの貼り合わせ面でストップし、デ
バイス活性領域である上側のウエハの上面側に伝播する
ことを防ぐことができる。上側のウエハの裏面は、下側
のウエハと貼り合わされているので、ボートとの接触部
分がなくスリップが発生する原因は除去される。
方位が一致しないように重ねて貼り合わせて半導体基板
を形成すれば、熱処理工程において基板裏面のボートと
の接触部分から発生したスリップと呼ばれる結晶欠陥
が、２枚のウエハの貼り合わせ面において、結晶軸方位
の異なる上側のウエハの貼り合わせ面でストップし、デ
バイス活性領域である上側のウエハの上面側に伝播する
ことを防ぐことができる。上側のウエハの裏面は、下側
のウエハと貼り合わされているので、ボートとの接触部
分がなくスリップが発生する原因は除去される。
【００２３】次に本発明の第２の実施の形態について説
明する。図４は第１のウエハ１1 と第２のウエハ２1 の
主表面の切り出しの方向を示す模式的断面図、図５はシ
リコン単結晶におけるスリップ転位面と成長面との角度
の関係を説明する断面図である。
明する。図４は第１のウエハ１1 と第２のウエハ２1 の
主表面の切り出しの方向を示す模式的断面図、図５はシ
リコン単結晶におけるスリップ転位面と成長面との角度
の関係を説明する断面図である。
【００２４】この場合、第１と第２のウエハの主面方位
を互いに異なるように形成する。すなわち、第１の単結
晶基板１1 の主面方位を＜１００＞とすれば、第２の単
結晶基板２1 の主面方位を図４に示すように＜１００＞
からφ°だけ傾斜させて形成する。
を互いに異なるように形成する。すなわち、第１の単結
晶基板１1 の主面方位を＜１００＞とすれば、第２の単
結晶基板２1 の主面方位を図４に示すように＜１００＞
からφ°だけ傾斜させて形成する。
【００２５】その理由は、図５の断面図に示すように、
面方位が（１００）面の成長面を有するシリコンウエハ
９の場合には、スリップ転位面１０は（１１１）面で表
わされ、（１００）面との間に５４．７４°の角度をな
している。したがって第１のシリコンウエハ１1 の主面
方位を（１００）面とした場合に、第２のシリコンウエ
ハ２1 の主面方位の傾斜角φを０＜φ＜５４．７４°の
範囲とすれば、二つのウエハのスリップ転位面が一致せ
ず、したがってウエハ２1 に生じたスリップ転位面が、
ウエハ１1 との貼り合わせ面においてウエハ１1 に影響
を与えないからである。
面方位が（１００）面の成長面を有するシリコンウエハ
９の場合には、スリップ転位面１０は（１１１）面で表
わされ、（１００）面との間に５４．７４°の角度をな
している。したがって第１のシリコンウエハ１1 の主面
方位を（１００）面とした場合に、第２のシリコンウエ
ハ２1 の主面方位の傾斜角φを０＜φ＜５４．７４°の
範囲とすれば、二つのウエハのスリップ転位面が一致せ
ず、したがってウエハ２1 に生じたスリップ転位面が、
ウエハ１1 との貼り合わせ面においてウエハ１1 に影響
を与えないからである。
【００２６】一方の面方位が（１１０）、（１１１）面
を有するウエハと貼り合わせる場合、上述と同様に、他
方のウエハの面方位をφ°だけ傾斜させて切り出し、お
互いにスリップ転位面が一致しないように貼り合わせる
とよい。
を有するウエハと貼り合わせる場合、上述と同様に、他
方のウエハの面方位をφ°だけ傾斜させて切り出し、お
互いにスリップ転位面が一致しないように貼り合わせる
とよい。
【００２７】このように形成した２枚のウエハを貼り合
わせ、熱処理を行い、研磨処理を行って半導体基板を形
成する工程は、上述の第１の実施の形態で述べた工程と
同様である。
わせ、熱処理を行い、研磨処理を行って半導体基板を形
成する工程は、上述の第１の実施の形態で述べた工程と
同様である。
【００２８】上述した本発明の製造方法の第１及び第２
の実施の形態においては、図６に示すように第１のウエ
ハ１2 と第２のウエハ２2 の少なくとも何れか一方の貼
り合わされる面に、結晶欠陥の伝播を防止する手段とし
て、イオン注入処理、サンドブラスト処理、又は転位、
歪等を形成する処理の中の何れか一つの結晶欠陥を作り
込むための処理を施した後、２枚のウエハを貼り合わせ
半導体基板１２を形成するものである。したがってこの
方法においては、酸化膜を意図的に形成する工程を含ま
ないため、熱処理時に発生しやすい酸化膜とシリコンと
の間のスリップとは無関係であり、かつ半導体基板の裏
面に発生したスリップの伝播を合わせ面において防止す
ることができるという効果がある。
の実施の形態においては、図６に示すように第１のウエ
ハ１2 と第２のウエハ２2 の少なくとも何れか一方の貼
り合わされる面に、結晶欠陥の伝播を防止する手段とし
て、イオン注入処理、サンドブラスト処理、又は転位、
歪等を形成する処理の中の何れか一つの結晶欠陥を作り
込むための処理を施した後、２枚のウエハを貼り合わせ
半導体基板１２を形成するものである。したがってこの
方法においては、酸化膜を意図的に形成する工程を含ま
ないため、熱処理時に発生しやすい酸化膜とシリコンと
の間のスリップとは無関係であり、かつ半導体基板の裏
面に発生したスリップの伝播を合わせ面において防止す
ることができるという効果がある。
【００２９】
【００３０】
【発明の効果】以上説明したように本発明の半導体基板
の製造方法によれば、同一面方位の２枚の単結晶基板を
重ねて、結晶軸方位を互いにずらせるか、または互いに
異なる主面方位を有する２枚の単結晶基板を重ね合わ
せ、接合される面に結晶欠陥の伝播を防止するための結
晶欠陥を作り込むための処理を行なった後、酸化膜を意
図的に形成する処理を施さずに張り合わせたため、熱処
理によって基板の裏面のボートとの接触部に発生するス
リップが、貼り合わせ界面で阻止されて表側の基板のデ
バイスを作成する基板表層部分にまで伝播せず、かつ酸
化膜とシリコンとの間に発生するスリップとも無関係と
なるという効果がある。したがってこの製造方法による
半導体基板を使用して半導体装置を製造すれば、その品
質、歩留まりを向上させることができ、また熱処理工程
における熱履歴を遅くする必要もなくなってスループッ
トが向上するという効果を奏する。
の製造方法によれば、同一面方位の２枚の単結晶基板を
重ねて、結晶軸方位を互いにずらせるか、または互いに
異なる主面方位を有する２枚の単結晶基板を重ね合わ
せ、接合される面に結晶欠陥の伝播を防止するための結
晶欠陥を作り込むための処理を行なった後、酸化膜を意
図的に形成する処理を施さずに張り合わせたため、熱処
理によって基板の裏面のボートとの接触部に発生するス
リップが、貼り合わせ界面で阻止されて表側の基板のデ
バイスを作成する基板表層部分にまで伝播せず、かつ酸
化膜とシリコンとの間に発生するスリップとも無関係と
なるという効果がある。したがってこの製造方法による
半導体基板を使用して半導体装置を製造すれば、その品
質、歩留まりを向上させることができ、また熱処理工程
における熱履歴を遅くする必要もなくなってスループッ
トが向上するという効果を奏する。
【図１】本発明の半導体基板の第１の実施の形態を示す
図であって、図１（ａ）は半導体基板の側面略図、図１
（ｂ）は２枚のウエハの展開斜視図である。
図であって、図１（ａ）は半導体基板の側面略図、図１
（ｂ）は２枚のウエハの展開斜視図である。
【図２】ウエハのへき開面の方向を示す平面略図であ
る。
る。
【図３】ウエハの貼り合せの原理を説明する図である。
【図４】本発明の第２の実施の形態を示す図であって、
ウエハの主表面の方向を示す模式的断面図である。
ウエハの主表面の方向を示す模式的断面図である。
【図５】シリコン単結晶ウエハにおけるスリップ転位面
の角度を示す模式的断面図である。
の角度を示す模式的断面図である。
【図６】本発明の半導体基板の製造方法の実施の形態を
示す半導体基板の断面略図である。
示す半導体基板の断面略図である。
【図７】従来の技術による半導体基板の実施例の略図で
ある。
ある。
Claims (2)
- 【請求項１】 同一の面方位を有する、第１の単結晶基
板および第２の単結晶基板の各々の主表面を互いに対向
させ、 該主表面の結晶軸方位が互いに一致しない位置で貼り合
わせて形成する半導体基板の製造方法において、 前記第１と第２の単結晶基板の、少なくとも一方の基板
の前記貼り合わせる面に、イオン注入処理、サンドブラ
スト処理、又は転位、歪などを形成する処理のうちのい
ずれか一つを施し、 前記第１と第２の単結晶基板の前記主表面に、酸化膜を
形成する処理を施さずに、該主表面を対向させて貼り合
わせ、 該貼り合わせた面の接着力を増すための熱処理を行い、 所定の厚さまで研削・研磨することを特徴とする、半導
体装置の製造方法。 - 【請求項２】 第１の単結晶基板を形成し、 該第１の単結晶基板の主面方位に対して異なる主面方位
を有する、第２の単結晶基板を形成し、各々の主表面を
互いに対向させて貼り合わせて形成する半導体基板の製
造方法において、 前記第１と第２の単結晶基板の、少なくとも一方の基板
の前記貼り合わせる面に、イオン注入処理、サンドブラ
スト処理、又は転位、歪などを形成する処理のうちのい
ずれか一つを施し、 前記第１と第２の単結晶基板の前記主表面に、酸化膜を
形成する処理を施さずに、該主表面を対向させて貼り合
わせ、 該貼り合わせた面の接着力を増すための熱処理を行い、 所定の厚さまで研削・研磨することを特徴とする、半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140398A JP2820120B2 (ja) | 1996-06-03 | 1996-06-03 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140398A JP2820120B2 (ja) | 1996-06-03 | 1996-06-03 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09320912A JPH09320912A (ja) | 1997-12-12 |
| JP2820120B2 true JP2820120B2 (ja) | 1998-11-05 |
Family
ID=15267871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8140398A Expired - Fee Related JP2820120B2 (ja) | 1996-06-03 | 1996-06-03 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820120B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2819099B1 (fr) * | 2000-12-28 | 2003-09-26 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee |
| US8138061B2 (en) * | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| JP2009231376A (ja) | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 |
| JP2011198962A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | 半導体発光素子の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297377A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH07335511A (ja) * | 1994-06-13 | 1995-12-22 | Nippon Telegr & Teleph Corp <Ntt> | 張り合わせウエハ |
-
1996
- 1996-06-03 JP JP8140398A patent/JP2820120B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09320912A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0444943B1 (en) | A method of manufacturing a bonded wafer | |
| US8709911B2 (en) | Method for producing SOI substrate and SOI substrate | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP2820120B2 (ja) | 半導体基板の製造方法 | |
| TWI582911B (zh) | 製造絕緣體上矽之晶圓之方法 | |
| JP2018182146A (ja) | 多層膜ｓｏｉウェーハの製造方法および多層膜ｓｏｉウェーハ | |
| JP2003031779A (ja) | Ｓｏｉウェハの製造方法 | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| WO2015074479A1 (zh) | 低翘曲度的半导体衬底及其制备方法 | |
| US20090087961A1 (en) | Process for fabricating semiconductor structures useful for the production of semiconductor-on-insulator substrates, and its applications | |
| JPH07249573A (ja) | 半導体基板の製造方法 | |
| JPH10270298A (ja) | 張り合わせ基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05275300A (ja) | 半導体ウェーハの貼合わせ方法 | |
| JP2609198B2 (ja) | 半導体基板の製造方法 | |
| JP2512243B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH09251934A (ja) | 半導体集積回路装置の製造方法および半導体ウエハ | |
| JP3996557B2 (ja) | 半導体接合ウエーハの製造方法 | |
| JP3030545B2 (ja) | 接合ウエーハの製造方法 | |
| JPH11345954A (ja) | 半導体基板及びその製造方法 | |
| JPH05226464A (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| TWI706632B (zh) | 複合基板、壓電元件及複合基板的製造方法 | |
| KR0180622B1 (ko) | 저온에서의 실리콘 웨이퍼 접합에 의한 다층 구조의 soi 웨이퍼 제조 방법 및 이 방법에 의해 제조되는 soi 웨이퍼 | |
| JPS6386450A (ja) | 半導体素子形成用基板の製造方法 | |
| WO2020050396A1 (ja) | 複合基板、圧電素子および複合基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |