TWI582911B - 製造絕緣體上矽之晶圓之方法 - Google Patents
製造絕緣體上矽之晶圓之方法 Download PDFInfo
- Publication number
- TWI582911B TWI582911B TW102107943A TW102107943A TWI582911B TW I582911 B TWI582911 B TW I582911B TW 102107943 A TW102107943 A TW 102107943A TW 102107943 A TW102107943 A TW 102107943A TW I582911 B TWI582911 B TW I582911B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- dielectric layer
- semiconductor device
- device substrate
- front surface
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 235000012431 wafers Nutrition 0.000 title description 60
- 239000012212 insulator Substances 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 209
- 238000012545 processing Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 47
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 14
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- 229910052732 germanium Inorganic materials 0.000 claims description 11
- 238000005498 polishing Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 10
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- HQZPMWBCDLCGCL-UHFFFAOYSA-N tantalum telluride Chemical compound [Te]=[Ta]=[Te] HQZPMWBCDLCGCL-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 description 21
- 230000003647 oxidation Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000227 grinding Methods 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 230000008719 thickening Effects 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 238000009472 formulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- IXADHCVQNVXURI-UHFFFAOYSA-N 1,1-dichlorodecane Chemical compound CCCCCCCCCC(Cl)Cl IXADHCVQNVXURI-UHFFFAOYSA-N 0.000 description 2
- 241001050985 Disco Species 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- XNGIFLGASWRNHJ-UHFFFAOYSA-L phthalate(2-) Chemical compound [O-]C(=O)C1=CC=CC=C1C([O-])=O XNGIFLGASWRNHJ-UHFFFAOYSA-L 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
本發明之領域大體上係關於一種製造具有減小翹曲度及彎曲度之多層半導體結構(例如絕緣體上矽之晶圓)之方法。
一般由一單晶錠(例如矽錠)製備半導體晶圓，該單晶錠經修整及研磨以具有用於在隨後程序中適當定向晶圓之一或多個平面或凹口。接著，將該錠切割為個體晶圓。雖然本文中將參考由矽建構之半導體晶圓，但其他材料(諸如鍺、碳化矽、鍺化矽或砷化鎵)可用於製備半導體晶圓。
半導體晶圓(例如矽晶圓)可用於製備複合層結構。一複合層結構(例如一絕緣體上矽(SOI)之結構)大體上包括一處理晶圓或處理層、一裝置層及該處理層與該裝置層之間之一絕緣(即，介電)薄膜(通常為氧化層)。該裝置層之厚度一般介於0.05微米至20微米之間。一般而言，藉由使兩個晶圓密切接觸且接著進行一熱處理以強化接合而生產諸如絕緣體上矽(SOI)、藍寶石上矽(SOS)及石英上矽之複合層結構。
在熱退火之後，接合結構經受進一步處理以移除施體晶圓之一實質部分以實現層轉移。例如，可使用通常被稱為回蝕刻SOI(即，BESOI)之晶圓薄化技術(例如蝕刻或研磨)，其中一矽晶圓被綁定至處理晶圓且接著被緩慢蝕除，直至處理晶圓上僅保留矽之一薄層。(例
如，參見美國專利第5,189,500號，該案之全文以引用之方式併入本文中)。製備SOI結構時之一特別挑戰為存在翹曲度或彎曲度，尤其當埋藏氧化物(BOX)由裝置晶圓之接合表面促成時。若BOX厚度不同於(通常為大於)支撐晶圓之背面上之氧化物之厚度，則SOI晶圓將具有會超過可接受極限之高翹曲度或彎曲度。高翹曲度或彎曲度可導致各種問題，諸如SOI晶圓化線及製造線之處理。
因此，簡言之，本發明係針對一種製備一多層半導體結構之方法。該方法依序包括以下步驟：(a)在一半導體裝置基板之一前表面上形成一介電層，該半導體裝置基板包括兩個大體上平行之主表面(其等之一者係該半導體裝置基板之該前表面且其等之另一者係該半導體裝置基板之一後表面)、使該半導體裝置基板之該前表面與該後表面結合之一圓周邊緣及該半導體裝置基板之該前表面與該後表面之間之一中央平面；(b)將具有該介電層之該半導體裝置基板之該前表面接合至一處理基板之一前表面以藉此形成一接合結構，其中該處理基板包括兩個大體上平行之主表面(其等之一者係該處理基板之該前表面且其等之另一者係該處理基板之一後表面)、使該處理基板之該前表面與該後表面結合之一圓周邊緣及該處理基板之該前表面與該後表面之間之一中央平面；及(c)在該處理基板之該後表面上形成一介電層。
圖1係描繪根據一習知程序製備之SOI結構中之量測翹曲度(○)及根據本發明之方法製備之SOI結構中之量測翹曲度(□)之一曲線圖。根據實例1中描述之方法製備該等SOI結構。
本發明係針對一種用於製備一多層半導體結構(例如一絕緣體上
矽(SOI)之多層結構)之方法，其中在最終半導體複合多層結構中具有總體減小之翹曲度及彎曲度。該多層半導體結構包括一裝置基板、一處理基板及一介入介電層。在一些實施例中，本發明之方法係針對一絕緣體上矽之結構之製造，該絕緣體上矽之結構包括一裝置基板之一活性矽層與一處理基板之間之氧化層。該氧化層通常被稱為埋藏氧化物(或「BOX」)。根據本發明之方法，可在基板接合之前將該BOX製備於該裝置基板、該處理基板或該兩個基板上。
在一絕緣體上矽之多層結構之製造期間，可在處理基板之前表面上製備一介電層(例如氧化層)。在一半導體基板之表面(即，裝置基板及處理基板之任一者或兩者之前表面)上形成一介電層可導致可或不可在基板之基體中被充分抵消之基板之基體中之應力。因此，該介電層可引發可導致一最終SOI具有翹曲度及彎曲度之應力。當晶圓自介電質形成之溫度冷卻至室溫時，可在一裝置及/或處理基板中形成應力。
可在高溫時於裝置基板及處理基板之前表面之一或兩者上形成一介電層(通常為氧化層)。在本文中，基板之前表面意指在被接合時形成接合結構之內表面之基板之主表面。因此，後表面意指變為接合結構之外表面之主表面。沈積之溫度一般超過500℃且甚至可超過1000℃。在一些實施例中，可在裝置基板及處理基板之兩個前表面上沈積具有實質上相等厚度及密度之(若干)介電層(例如(若干)氧化層)。當具有沈積於前表面上之介電質之基板被移動至一室溫環境中時，基板(例如矽)及介電層(例如二氧化矽)兩者以不同速率收縮。不同收縮速率歸因於自生基板材料與沈積介電層之不同熱膨脹係數。例如，矽具有2.6 ppm/℃之一熱膨脹係數。二氧化矽具有0.5 ppm/℃之一熱膨脹係數。鑒於此等不同係數，矽回應於溫度變化而比二氧化矽膨脹或收縮更多。當具有沈積於其上之介電質之基板自沈積溫度冷卻
至室溫時，差異收縮使應力輸入至基板中。
在一些製程中，一基板(裝置基板或處理基板或兩者)可在前表面及後表面兩者上製備有介電層(例如氧化層)。在此等實施例中，可由來自背面介電層之應力抵消由前表面介電層中之差異收縮引發之應力。因此，可最小化該基板上之總應力。然而，當自該基板之一側移除介電層且該基板之相對表面具有介電層時，歸因於自生基板結構與具有介電質之表面上之剩餘介電質之間之收縮差異，應力可在隨後高溫程序步驟期間輸入至該基板中。
在其他製程中，可在裝置晶圓與處理晶圓接合之後且在薄化程序期間將應力輸入至一基板中。在本文中，移除裝置晶圓之背面上之氧化層，由裝置晶圓部分地促成之埋藏氧化物(BOX)厚於處理晶圓之背面上之氧化層。在此情況中，來自處理晶圓之背面氧化物之應力無法完全抵消來自BOX之應力。兩個表面上之不平衡應力可導致該基板中之翹曲或彎曲。
根據本發明之方法，可藉由在處理基板接合至裝置基板以形成一接合結構之後氧化處理基板之後部外表面而抵消由一接合結構中之一介入介電層引發之應力。藉由在該接合對之前表面及後表面兩者上沈積介電質而抵消由自生矽基板與介電層之間之熱膨脹失配引發之應力，其導致一最終SOI結構展現與氧化之前之支撐基板之翹曲度或彎曲度接近之最小量之翹曲度或彎曲度。因此，在一些實施例中，本發明之方法係針對抵消由介電層(例如BOX層)促成之應力，因此能夠製備低翹曲度或彎曲度之半導體多層結構。
在其中製造一絕緣體上矽之多層結構之一些實施例中，可在處理基板之前表面及裝置基板之前表面兩者上製備介電層(例如氧化層)。相應地，BOX層可包括來自處理基板及裝置基板之氧化層之一組合。在一些製程中，可藉由組合兩個氧化層而較佳地製備一BOX
層，此係歸因於例如期望在活性矽層與接合介面之間提供空間，因為接合介面會被可擴散至活性矽層中之金屬及/或顆粒污染，藉此損害裝置之電性能。亦歸因於某些應用，可藉由組合來自處理基板與裝置基板之氧化層而製備一BOX層，其中裝置表面歸因於接合之前之處理或圖案化而粗糙化或不平坦。為覆蓋裝置晶圓上之不平坦或粗糙前表面，氧化物(諸如化學氣相沈積氧化物(CVD氧化物))可在接合之前沈積於裝置晶圓上。在其中BOX由沈積於裝置基板及處理基板兩者之前表面上之氧化層形成之實施例中，所得多層SOI結構可具有促成至結構之應力之一BOX，處理基板及/或裝置基板之(若干)後表面上之介電質無法充分抵消該等應力，此係因為BOX層可顯著厚於處理基板及/或裝置基板之(若干)後表面上之氧化層。裝置基板及/或處理基板之(若干)後表面上之介電質無法抵消由BOX促成之應力可導致一SOI多層結構具有超過一可接受極限之翹曲度或彎曲度，且該結構可採用一圓頂翹曲形狀。具有高翹曲度或彎曲度之SOI結構造成SOI晶圓化線及製造線中之嚴重問題，諸如處理。例如，一晶片製造者之最大容限可允許翹曲度不大於約60微米，而一些製程可允許翹曲度不大於30微米。本發明之方法能夠製造具有此等晶片製程容限內之翹曲度之SOI結構。換言之，根據本發明之方法製備之多層半導體結構(諸如SOI結構)具有不大於約35微米、不大於約30微米、不大於約28微米或甚至不大於約25微米之翹曲度。
在一些實施例中，本發明係針對一種製備半導體多層結構之方法，該半導體多層結構包括具有低翹曲度及彎曲度之一介電層。介於一處理基板與一裝置基板之間之該介電層大體上為可促成最終多層結構之翹曲度及彎曲度之一應力源。根據本發明之方法，可藉由在該裝置基板、該處理基板或該裝置基板及該處理基板兩者之後表面上沈積一介電層(例如氧化層)而抵消由一介電層(例如一相對較厚BOX層)促
成之應力。可在接合之後及在薄化接合對之裝置晶圓之前沈積該裝置基板及/或該處理基板之後表面上所沈積之氧化層。在較佳實施例中，氧化物沈積於該裝置基板及該處理基板兩者之後側表面上。透過本發明之方法，可調整該處理基板上之背面氧化物以抗衡由BOX促成之應力。因此，最終SOI結構之翹曲度或彎曲度可維持在一可容許位準內。作為一附加優點，可在熱氧化物生長於晶圓之接合對上之爐內循環期間或在化學氣相沈積氧化物(CVD氧化物)於晶圓之接合對上之稠化期間強化該等基板之間之接合。該強化接合可有助於SOI晶圓化期間之置晶圓上之薄化程序，以例如減少活性矽層層離。
用在本發明中之基板包含一單晶供體基板及一單晶處理基板。一般而言，該等單晶基板包括：兩個大體上平行之主表面，其等之一者係基板之一前表面且其等之另一者係基板之一後表面；一圓周邊緣，其結合該前表面與該後表面；及一中央平面，其介於該前表面與該後表面之間。在如本文中所述之任何操作之前該基板之該前表面與該後表面可實質上相同。僅為了便利且一般為了區分其上執行本發明之方法之操作之表面而將一表面稱為一「前表面」或一「後表面」。在本發明之內文中，「前表面」意指變為接合結構之一內表面之基板之主表面。「後表面」意指變為接合結構之一外表面之主表面。
單晶供體基板及單晶處理基板可為半導體晶圓。在較佳實施例中，該等半導體晶圓包括選自由矽、碳化矽、鍺化矽、氮化矽、二氧化矽、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及以上各者之組合組成之群組之一材料。在尤佳實施例中，該等半導體晶圓包括切割自一單晶矽晶圓之一晶圓，該單晶矽晶圓已切割自根據習知Czochralski晶體生長方法生長之一單晶錠)。例如，F.Shimura之「Semiconductor Silicon Crystal Technology」(Academic Press，1989年)及「Silicon Chemical Etching」(J.Grabmaier等人)(Springer-Verlag，N.Y.，1982
年)(其等以引用方式併入本文中)中揭示此等方法以及標準矽切割、研光、蝕刻及拋光技術。較佳地，裝置晶圓及支撐晶圓兩者具有無表面缺陷(諸如劃痕、大顆粒等等)之經鏡面拋光前表面塗層。晶圓厚度大體上自約250微米變動至約1500微米，且約500微米至約1000微米範圍內之厚度(諸如約725微米)係較佳的。
根據本發明之方法，一介電層(例如氧化層或氮化層)可形成於一裝置基板之一前表面、一處理基板之一前表面或一裝置基板及一處理基板兩者之前表面上。藉由氧化而製備之介電層在晶圓表面上大體上沈積一層二氧化矽(SiO2)，而藉由氮化而製備之介電層在晶圓表面上大體上沈積一層氮化矽(Si3N4)。一般而言，可藉由熱氧化或化學氣相沈積而在一矽基板上大體上形成氧化層。
在一些實施例中，介電層包括藉由在一高溫爐中於矽晶圓表面上熱生長氧化物而形成於一裝置基板之一前表面、一處理基板之一前表面或一裝置基板及一處理基板兩者之前表面上之二氧化矽(SiO2)層。一般在溫度超過約700℃(大體上介於800℃與約1200℃之間)時於具有蒸汽(H2O或氫氣與氧氣之混合物)及/或氧氣之一垂直爐中執行一裝置基板之一前表面、一處理基板之一前表面或一裝置基板及一處理基板兩者之前表面之熱氧化。通常在一垂直爐(例如市售AMS400)中執行該熱氧化。氧化環境亦可含有若干百分比之鹽酸(HCl)。氯移除可出現於氧化物中之金屬離子。一裝置基板之一前表面、一處理基板之一前基板或一裝置基板及一處理基板兩者之前表面之熱氧化一般持續進行，直至形成具有約50奈米至約5000奈米之間(較佳為約100奈米至約2000奈米之間)之一厚度之二氧化矽層。
在一些實施例中，介電層包括藉由化學氣相沈積而形成於一裝置基板之一前表面、一處理基板之一前表面或一裝置基板及一處理基板兩者之前表面上之二氧化矽(SiO2)層。可在具有包括含矽氣體及氧
化劑之一環境之一爐中執行CVD氧化物於該裝置基板、該處理基板或該裝置基板及該處理基板兩者之前表面上之沈積。在一些實施例中，該環境大氣包括矽烷(SiH4)及氧氣(O2)。在一些實施例中，該環境大氣包括二氯矽烷(SiCl2H2)及一氧化二氮(N2O)。在一些實施例中，該環境大氣包括矽酸四乙酯(Si(OC2H5)4)。可在一CVD工具(例如市售Walker Johnson)中將CVD氧化物沈積於晶圓上。氧化層之化學氣相沈積一般發生在約300℃至約900℃之間之溫度處。溫度可根據針對CVD氧化物選擇之特定配方而變動。例如，矽烷(SiH4)及氧氣(O2)一般在約300℃至約500℃之間之溫度處沈積二氧化矽。二氯矽烷(SiCl2H2)及一氧化二氮(N2O)一般在約700℃至約900℃之間之溫度處沈積二氧化矽。矽酸四乙酯(Si(OC2H5)4)一般在約600℃至約800℃之間之溫度處沈積二氧化矽。氧化層於一裝置基板之一前表面、一處理基板之一前表面或一裝置基板及一處理基板兩者之前表面上之化學氣相沈積一般持續進行，直至形成具有約50奈米至約5000奈米之間(較佳為約300奈米至約2000奈米之間)之一厚度之二氧化矽層。藉由在一爐中使基板退火以增加氧化層之強度而大體上稠化化學氣相沈積氧化層。稠化一般發生在約1000℃至約1200℃之間之一溫度處達數小時(通常為2小時)。
可藉由熱氧化或稠化CVD氧化物而氧化基板之前表面。適當氧化技術可至少部分取決於SOI裝置製程之要求。例如，若裝置對電性能及/或矽(裝置層)與二氧化矽介面之間之金屬高度敏感，則一般施加熱氧化。在其中需要高均勻度(例如<100埃)之氧化層之一些實施例中，可熱氧化裝置基板表面及/或處理基板表面。
根據本發明之方法，接合裝置基板之前表面及處理基板之前表面。在本文中，裝置基板之前表面、處理基板之前表面或裝置基板及處理基板兩者之前表面可含有藉由熱氧化及/或化學氣相沈積而沈積
之一介電層，例如二氧化矽層。該二氧化矽層可具有大體上介於約50奈米至約5000奈米之間(諸如約100奈米至約2000奈米之間)之一厚度。藉由使裝置基板及處理基板之前表面密切接觸以藉此形成一接合結構而完成接合。接合藉助於一接合工具，例如一市售EV850(由Electronic Vision製造)，其中將一裝置基板及一支撐基板接合在一起。由於機械接合相對較弱，所以接合結構經進一步退火以固化供體晶圓與處理晶圓之間之接合。可在一電烤箱(諸如一市售Blue M)中執行後接合熱處理。可在約200℃至約1000℃之間之一溫度處(較佳地在約500℃之一溫度處)時熱處理接合結構。熱處理可具有約1小時至約12小時之間之一持續時間，較佳地達約6小時。
在一些實施例中，接合多層結構經受一後接合退火。由於退火溫度顯著高於後接合熱處理之溫度，所以一後接合退火進一步增加接合強度。後接合退火可發生在約800℃至約1200℃之間之一溫度處，較佳地發生在約1150℃之一溫度處。後接合退火可具有約1小時至約10小時之間之一持續時間，較佳地達約4小時。
在已接合裝置基板及處理基板之前表面之後，在裝置基板之後表面、處理表面之後表面或裝置基板及處理基板兩者之後表面上形成一介電層(例如氧化層)。可藉由熱氧化或化學氣相沈積而氧化裝置基板、處理基板或裝置基板及處理基板兩者之後表面。相同熱氧化及CVD氧化程序(其等用於氧化處理基板、裝置基板或處理基板及裝置基板兩者之前表面)可用於氧化多層結構中之基板之後表面。一般而言，裝置基板之後表面、處理表面之後表面或裝置基板及處理基板兩者之後表面上之氧化層之厚度可介於約50奈米至約5000奈米之間，較佳地介於約500奈米至約2000奈米之間。沈積於一或兩個後表面上之該或該等氧化層之厚度部分取決於將裝置基板及處理基板之前表面接合之BOX層之厚度。BOX層之厚度與(若干)背面二氧化矽層之累積厚
度較佳地厚度相當以充分抵消由自生矽與二氧化矽之不同熱膨脹係數引發之應力。在其中BOX層由稠化CVD氧化物製備之實施例中，可藉由一校準方法而憑經驗判定背面二氧化矽層之累積厚度以最佳化抵消由稠化CVD氧化物之BOX層引發之應力所需之累積厚度。
在一些實施例中，可藉由熱氧化而氧化裝置基板、處理基板或裝置基板及處理基板兩者之後表面。在其中藉由熱氧化而氧化介入介電層(例如一BOX層)及裝置基板、處理基板或裝置基板及處理基板兩者之後表面之實施例中，待生長於接合對上之熱氧化物厚度大體上等於用於形成接合前表面之間之BOX層之熱氧化物厚度。簡言之，接合對上之熱氧化之程序配方與用於在接合之前於裝置晶圓上生長熱氧化物之程序配方大致相同。
在其中藉由稠化化學氣相沈積氧化而製備介電層(例如BOX層)之一些實施例中，因為稠化CVD氧化物具有比熱氧化物小之應力，所以應憑經驗判定形成於裝置基板、處理基板或裝置基板及處理基板兩者之後表面上以抗衡CVD氧化層之應力之熱氧化物之適當厚度。憑經驗判定抗衡稠化CVD氧化物所需之熱氧化物之適當厚度。例如，若稠化CVD氧化層厚度為約1微米，則一系列校準後表面氧化物厚度(例如0.3微米、0.5微米、0.7微米等等)可生長於測試基板之表面上。量測翹曲度/彎曲度以判定何種熱氧化物厚度給出最低翹曲度/彎曲度。最低翹曲度/彎曲度轉化為適當背面氧化物厚度以適當抵消由CVD氧化層引發之應力。一般而言，待生長於接合對上之熱氧化物之厚度略小，於裝置晶圓之接合表面上之稠化氧化物之厚度。
在裝置基板之後表面、處理表面之後表面或裝置基板及處理基板兩者之後表面上形成一介電層(例如二氧化矽層)之後，藉由研磨、拋光、蝕刻或表面處理之任何組合而薄化裝置基板之後表面。一般而言，薄化裝置基板，直至裝置基板具有約1微米至約300微米之間(諸
如約3微米至約300微米或約3微米至70微米之間)之一厚度(諸如約7微米)。薄化裝置基板之厚度取決於SOI結構之最終用途及客戶規格。表面研磨通常使用一單面研床，諸如由Disco公司製造之Disco研床DFG-830。在表面研磨中，在接合之後自裝置晶圓之背面移除裝置晶圓之多數材料。邊緣處理可包含若干步驟，例如邊緣研磨及裝置晶圓邊緣蝕刻。邊緣研磨通常使用一邊緣仿形銑床，諸如STC EP-5800RHO。
在其中蝕刻半導體裝置基板之後表面之實施例中，鹼性蝕刻劑或酸性蝕刻劑係適用的。較佳為鹼性蝕刻劑。酸性蝕刻劑例如包含鹽酸、硝酸、磷酸及氫氟酸之一混合物。鹼性蝕刻劑包含KOH及NaOH。此項技術中大體上已知蝕刻程序。
在其中拋光半導體裝置基板之後表面之實施例中，可施加單面拋光、雙面拋光或單面拋光及雙面拋光兩者以拋光後表面。可使用一市售工具(諸如Strasbaugh Mark 9-K)來完成單面拋光，而雙面拋光使用諸如PeterWolters AC2000-P之一市售工具。
在完成全部程序步驟之後，在針對客戶之最終封裝之前檢查SOI晶圓之全部所需參數，諸如平整度、顆粒等等。一般而言，根據本發明之方法製備之多層半導體結構(諸如SOI結構)具有不大於35微米、不大於30微米、不大於約29微米或甚至不大於約28微米之翹曲度。在一些實施例中，翹曲度可小於約26微米、小於約25微米或甚至小於約24微米。
雖然已詳細描述本發明，但應明白，可在不背離隨附申請專利範圍中所界定之本發明之範疇之情況下進行修改及變動。
提供以下非限制性實例以進一步繪示本發明。
接合多個裝置晶圓及處理晶圓。在具有500℃溫度之一Blue M烤箱中熱處理接合結構達6小時。用CVD氧化物塗覆後熱處理接合結構
之兩個外主表面。更具體言之，藉由CVD氧化而氧化經接合之裝置晶圓及處理晶圓之兩個後表面。藉由在具有約700℃之一溫度之一CVD工具(AMAT Precision 5000，SVG熱垂直爐)中分解原矽酸四乙酯(Si(OC2H5)4)而實施CVD氧化。CVD氧化物厚度為約1微米。在具有1000℃之一溫度之一退火爐(AMS 400，SVG熱垂直爐)中使接合結構退火達約2小時。裝置晶圓及處理晶圓之後表面上之氧化層之總厚度與BOX層之厚度實質上相同。薄化(其包含研磨、蝕刻、拋光及清洗)裝置層以實現依據客戶規格之頂部矽層厚度、均勻度及表面品質。參見圖1，其係描繪根據習知程序製備之若干接合結構中之量測翹曲度(其中接合結構之外主表面未經受一額外氧化程序)(○)及根據本發明之上述程序製備之若干接合結構中之量測翹曲度(□)之一曲線圖。習知製備接合結構中之量測翹曲度平均為約69微米，其中一些結構展現超過70微米之翹曲度。相比而言，根據實例1之方法製備之接合結構中之量測翹曲度平均為約29微米，其中一些結構展現小於27微米或甚至小於25微米之翹曲度。
本說明書使用實例來揭示本發明(其包含最佳模式)，且亦使用實例來使熟習技術者能夠實踐本發明(其包含製造及使用任何裝置或系統及執行任何併入方法)。本發明之可取得專利範疇由申請專利範圍界定，且可包含熟習技術者想到之其他實例。此等其他實例意欲落在申請專利範疇之範疇內，只要其等具有並非不同於申請專利範圍之文字用語之結構元件，或只要其等包含與申請專利範圍之文字用語無實質不同之等效結構元件。
Claims (16)
- 一種製備一多層半導體結構之方法，該方法依序包括以下步驟：(a)在一半導體裝置基板之一前表面上形成一第一介電層，該半導體裝置基板包括：兩個實質上平行之主表面，其等之一者係該半導體裝置基板之該前表面(front surface)且其等之另一者係該半導體裝置基板之一後表面(back surface)；一圓周邊緣，其連接(join)該半導體裝置基板之該前表面與該後表面；及一中央平面(central plane)，其介於該半導體裝置基板之該前表面與該後表面之間；(b)將具有該第一介電層之該半導體裝置基板之該前表面接合(bonding)至一處理基板之一前表面以藉此形成一接合結構，其中該處理基板包括：兩個實質上平行之主表面，其等之一者係該處理基板之該前表面且其等之另一者係該處理基板之一後表面；一圓周邊緣，其連接該處理基板之該前表面與該後表面；及一中央平面，其介於該處理基板之該前表面與該後表面之間；(c)在該處理基板之該後表面上形成一第二介電層；及(d)薄化該半導體裝置基板。
- 如請求項1之方法，其中該半導體裝置基板包括選自由矽、碳化矽、鍺化矽、氮化矽、二氧化矽、砷化鎵、氮化鎵、磷化銦、砷化銦鎵、鍺及以上各者之組合組成之群組之一材料。
- 如請求項1或2之方法，其中該半導體裝置基板包括切割自藉由Czochralski方法生長之一單晶矽錠之一矽晶圓。
- 如請求項3之方法，其中形成於該半導體裝置基板之該前表面上 之該第一介電層包括二氧化矽。
- 如請求項4之方法，其中包括二氧化矽之該第一介電層具有約50奈米至約5000奈米之間之一厚度。
- 如請求項1或2之方法，其中該處理基板係一矽晶圓。
- 如請求項6之方法，其中該處理基板進一步包括位於其之該前表面上之一第三介電層。
- 如請求項7之方法，其中該第三介電層包括二氧化矽且具有約50奈米至約5000奈米之間之一厚度。
- 如請求項6之方法，其中在步驟(c)期間形成於該處理基板之該後表面上之該第二介電層包括二氧化矽。
- 如請求項9之方法，其中包括二氧化矽之該第二介電層具有約50奈米至約5000奈米之間之一厚度。
- 如請求項1或2之方法，其中步驟(c)進一步包括在該半導體裝置基板之該後表面上同時形成一第四介電層。
- 如請求項11之方法，其中形成於該處理基板之該後表面上之該第二介電層及形成於該半導體裝置基板之該後表面上之該第四介電層均包括二氧化矽。
- 如請求項12之方法，其中包括二氧化矽之該第二介電層及該第四介電層具有約50奈米至約5000奈米之間之厚度。
- 如請求項13之方法，其中藉由研磨該半導體裝置基板之該後表面、蝕刻該半導體裝置基板之該後表面、拋光該半導體裝置基板之該後表面或此等技術之任何組合而薄化該半導體裝置基板。
- 如請求項14之方法，其中在步驟(d)之後，該經薄化半導體裝置基板具有約3微米至約70微米之間之一厚度。
- 如請求項1或2之方法，其中該多層半導體結構具有不大於30微米之翹曲度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/413,284 US8853054B2 (en) | 2012-03-06 | 2012-03-06 | Method of manufacturing silicon-on-insulator wafers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201347100A TW201347100A (zh) | 2013-11-16 |
| TWI582911B true TWI582911B (zh) | 2017-05-11 |
Family
ID=47843442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102107943A TWI582911B (zh) | 2012-03-06 | 2013-03-06 | 製造絕緣體上矽之晶圓之方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8853054B2 (zh) |
| TW (1) | TWI582911B (zh) |
| WO (1) | WO2013134010A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI682526B (zh) * | 2017-07-10 | 2020-01-11 | 日商Ｓｕｍｃｏ股份有限公司 | 矽晶圓的製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9768056B2 (en) * | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
| US9899499B2 (en) * | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| US10147645B2 (en) * | 2015-09-22 | 2018-12-04 | Nxp Usa, Inc. | Wafer level chip scale package with encapsulant |
| US9806025B2 (en) * | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
Family Cites Families (97)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3964957A (en) | 1973-12-19 | 1976-06-22 | Monsanto Company | Apparatus for processing semiconductor wafers |
| US4251317A (en) | 1979-04-30 | 1981-02-17 | Fairchild Camera And Instrument Corporation | Method of preventing etch masking during wafer etching |
| JPS5928036Y2 (ja) | 1980-07-15 | 1984-08-14 | 信越化学工業株式会社 | 化学エツチング処理装置 |
| JPS57141926A (en) | 1981-02-26 | 1982-09-02 | Toshiba Corp | Bevelling method of hard and brittle wafer |
| JPS5958827A (ja) | 1982-09-28 | 1984-04-04 | Toshiba Corp | 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 |
| JPS6173345A (ja) * | 1984-09-19 | 1986-04-15 | Toshiba Corp | 半導体装置 |
| DE3602820A1 (de) | 1986-01-30 | 1987-08-06 | Windmoeller & Hoelscher | Verfahren zur ueberpruefung der funktionsfaehigkeit von parallel geschalteten lastwiderstaenden |
| JPH0215628A (ja) | 1988-07-02 | 1990-01-19 | Shin Etsu Handotai Co Ltd | シリコン半導体ウェーハの製造方法 |
| JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| US4971645A (en) | 1989-08-30 | 1990-11-20 | Voplex Corporation | Method of fully cushioning pull strap handle |
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| US5849627A (en) * | 1990-02-07 | 1998-12-15 | Harris Corporation | Bonded wafer processing with oxidative bonding |
| JPH04129267A (ja) | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | 半導体基板およびその製造方法 |
| JPH0785471B2 (ja) | 1990-10-16 | 1995-09-13 | 信越半導体株式会社 | エッチング装置 |
| DE4103084A1 (de) | 1991-02-01 | 1992-08-13 | Wacker Chemitronic | Magazin zur halterung von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben, bei der nasschemischen oberflaechenbehandlung in fluessigkeitsbaedern |
| US5246528A (en) | 1991-05-31 | 1993-09-21 | Shin-Etsu Handotai Co., Ltd. | Automatic wafer etching method and apparatus |
| JP2588326B2 (ja) | 1991-06-29 | 1997-03-05 | 株式会社東芝 | 半導体ウエーハの製造方法 |
| EP0529888A1 (en) | 1991-08-22 | 1993-03-03 | AT&T Corp. | Removal of substrate perimeter material |
| JPH0715897B2 (ja) | 1991-11-20 | 1995-02-22 | 株式会社エンヤシステム | ウエ−ハ端面エッチング方法及び装置 |
| JP2839801B2 (ja) | 1992-09-18 | 1998-12-16 | 三菱マテリアル株式会社 | ウェーハの製造方法 |
| JP2602766B2 (ja) | 1993-02-18 | 1997-04-23 | エム・セテック株式会社 | ウェハーエッジの加工方法とその装置 |
| US5340437A (en) | 1993-10-08 | 1994-08-23 | Memc Electronic Materials, Inc. | Process and apparatus for etching semiconductor wafers |
| US5668045A (en) | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
| US5825385A (en) | 1995-04-12 | 1998-10-20 | Eastman Kodak Company | Constructions and manufacturing processes for thermally activated print heads |
| JPH0964321A (ja) * | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法 |
| JP3678505B2 (ja) | 1995-08-29 | 2005-08-03 | 信越半導体株式会社 | 半導体ウェーハをエッチングするためのアルカリ溶液の純化方法及び半導体ウェーハのエッチング方法 |
| US5855735A (en) | 1995-10-03 | 1999-01-05 | Kobe Precision, Inc. | Process for recovering substrates |
| WO1997027621A1 (en) | 1996-01-26 | 1997-07-31 | Sibond, L.L.C. | Selective-etch edge trimming process for manufacturing semiconductor-on-insulator wafers |
| US6273950B1 (en) | 1996-04-18 | 2001-08-14 | Matsushita Electric Industrial Co., Ltd. | SiC device and method for manufacturing the same |
| DE19622015A1 (de) | 1996-05-31 | 1997-12-04 | Siemens Ag | Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage |
| TW345681B (en) | 1996-12-13 | 1998-11-21 | Taiwan Semiconductor Mfg Co Ltd | Method for removing covering layer on the peripheral edge portion of wafer |
| US5843322A (en) | 1996-12-23 | 1998-12-01 | Memc Electronic Materials, Inc. | Process for etching N, P, N+ and P+ type slugs and wafers |
| DE19721493A1 (de) | 1997-05-22 | 1998-11-26 | Wacker Siltronic Halbleitermat | Verfahren zum Ätzen von Halbleiterscheiben |
| US5783097A (en) | 1997-06-09 | 1998-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to avoid dielectric damage at the flat edge of the water |
| US5933902A (en) | 1997-11-18 | 1999-08-10 | Frey; Bernhard M. | Wafer cleaning system |
| DE19755694C2 (de) | 1997-12-16 | 2000-05-31 | Sez Semiconduct Equip Zubehoer | Handhabungsvorrichtung für dünne, scheibenförmige Gegenstände |
| US6117778A (en) | 1998-02-11 | 2000-09-12 | International Business Machines Corporation | Semiconductor wafer edge bead removal method and tool |
| DE19805525C2 (de) | 1998-02-11 | 2002-06-13 | Sez Semiconduct Equip Zubehoer | Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen |
| EP1114454A2 (en) | 1998-09-02 | 2001-07-11 | MEMC Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| JP3529032B2 (ja) | 1998-09-04 | 2004-05-24 | 三菱住友シリコン株式会社 | 半導体ウェーハのエッチング方法 |
| DE19854743A1 (de) | 1998-11-27 | 2000-06-08 | Sez Semiconduct Equip Zubehoer | Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe |
| DE19901291C2 (de) | 1999-01-15 | 2002-04-18 | Sez Semiconduct Equip Zubehoer | Vorrichtung zur Ätzbehandlung eines scheibenförmigen Gegenstandes |
| US6523553B1 (en) | 1999-03-30 | 2003-02-25 | Applied Materials, Inc. | Wafer edge cleaning method and apparatus |
| EP1052682B1 (de) | 1999-04-28 | 2002-01-09 | SEZ Semiconductor-Equipment Zubehör für die Halbleiterfertigung AG | Vorrichtung und Verfahren zur Flüssigkeitsbehandlung von scheibenförmigen Gegenständen |
| US6294469B1 (en) | 1999-05-21 | 2001-09-25 | Plasmasil, Llc | Silicon wafering process flow |
| TW511172B (en) | 1999-07-19 | 2002-11-21 | Winbond Electronics Corp | Machine for etching wafer edge and its etching method |
| JP2001044147A (ja) | 1999-08-04 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 半導体ウェーハの面取り面の形成方法 |
| US6333275B1 (en) | 1999-10-01 | 2001-12-25 | Novellus Systems, Inc. | Etchant mixing system for edge bevel removal of copper from silicon wafers |
| US6309981B1 (en) | 1999-10-01 | 2001-10-30 | Novellus Systems, Inc. | Edge bevel removal of copper from silicon wafers |
| US20010038153A1 (en) | 2000-01-07 | 2001-11-08 | Kiyofumi Sakaguchi | Semiconductor substrate and process for its production |
| US6503363B2 (en) | 2000-03-03 | 2003-01-07 | Seh America, Inc. | System for reducing wafer contamination using freshly, conditioned alkaline etching solution |
| US6368192B1 (en) | 2000-03-31 | 2002-04-09 | Lam Research Corporation | Wafer preparation apparatus including variable height wafer drive assembly |
| US6586342B1 (en) | 2000-04-25 | 2003-07-01 | Novellus Systems, Inc. | Edge bevel removal of copper from silicon wafers |
| JP3456466B2 (ja) | 2000-04-27 | 2003-10-14 | 三菱住友シリコン株式会社 | シリコンウェーハ用研磨剤及びその研磨方法 |
| JP2002043294A (ja) | 2000-07-27 | 2002-02-08 | Matsushita Electric Ind Co Ltd | プラズマ処理方法および装置 |
| US6482749B1 (en) | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
| JP3745214B2 (ja) | 2000-09-27 | 2006-02-15 | 大日本スクリーン製造株式会社 | ベベルエッチング装置およびベベルエッチング方法 |
| JP3771440B2 (ja) | 2000-12-04 | 2006-04-26 | 大日本スクリーン製造株式会社 | ベベルエッチング装置 |
| US6743495B2 (en) | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
| WO2002084728A1 (en) | 2001-04-11 | 2002-10-24 | Memc Electronic Materials, Inc. | Control of thermal donor formation in high resistivity cz silicon |
| JP2002334879A (ja) | 2001-05-08 | 2002-11-22 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| CN100446196C (zh) | 2001-06-22 | 2008-12-24 | Memc电子材料有限公司 | 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法 |
| JP2003045845A (ja) | 2001-08-02 | 2003-02-14 | Enya Systems Ltd | ウエ−ハ端面エッチング洗浄処理装置 |
| JP2003158069A (ja) | 2001-09-07 | 2003-05-30 | Nikon Corp | 電子線露光用レチクル、電子線露光用レチクルブランク及びその製造方法 |
| US7029567B2 (en) | 2001-12-21 | 2006-04-18 | Asm Nutool, Inc. | Electrochemical edge and bevel cleaning process and system |
| US6833063B2 (en) | 2001-12-21 | 2004-12-21 | Nutool, Inc. | Electrochemical edge and bevel cleaning process and system |
| US20060137994A1 (en) | 2001-12-21 | 2006-06-29 | Basol Bulent M | Method of wafer processing with edge seed layer removal |
| US6808781B2 (en) * | 2001-12-21 | 2004-10-26 | Memc Electronic Materials, Inc. | Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same |
| AT411335B (de) | 2002-03-06 | 2003-12-29 | Sez Ag | Verfahren zum nassbehandeln von scheibenförmigen gegenständen |
| DE60224099T2 (de) | 2002-04-10 | 2008-04-03 | Memc Electronic Materials, Inc. | Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten |
| US6881675B2 (en) | 2002-05-15 | 2005-04-19 | Taiwan Semiconductor Manufacturing Co, Ltd. | Method and system for reducing wafer edge tungsten residue utilizing a spin etch |
| US7223323B2 (en) | 2002-07-24 | 2007-05-29 | Applied Materials, Inc. | Multi-chemistry plating system |
| US20050150877A1 (en) | 2002-07-29 | 2005-07-14 | Sumitomo Precision Products Co., Ltd. | Method and device for laser beam processing of silicon substrate, and method and device for laser beam cutting of silicon wiring |
| JP3985250B2 (ja) | 2002-09-13 | 2007-10-03 | 和夫 田▲邉▼ | ウエーハエッジのエッチング処理装置 |
| KR100466297B1 (ko) | 2002-10-17 | 2005-01-13 | 한국디엔에스 주식회사 | 반도체 제조 장치 |
| JP4015531B2 (ja) | 2002-10-31 | 2007-11-28 | 大日本スクリーン製造株式会社 | メッキ装置およびメッキ方法 |
| JP4095478B2 (ja) | 2003-03-27 | 2008-06-04 | 芝浦メカトロニクス株式会社 | 基板のエッチング装置及びエッチング方法 |
| DE102004024893A1 (de) | 2003-05-27 | 2005-04-14 | Samsung Electronics Co., Ltd., Suwon | Vorrichtung und Verfahren zum Ätzen eines Wafer-Rands |
| JP2004356252A (ja) | 2003-05-28 | 2004-12-16 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの加工方法 |
| DE10326273B4 (de) | 2003-06-11 | 2008-06-12 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand |
| DE102004005702A1 (de) | 2004-02-05 | 2005-09-01 | Siltronic Ag | Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe |
| WO2006009668A1 (en) | 2004-06-16 | 2006-01-26 | Memc Electronic Materials, Inc. | Silicon wafer etching process and composition |
| SG119237A1 (en) | 2004-07-30 | 2006-02-28 | E Cop Net Pte Ltd | An intrusion protection system and method |
| US7402520B2 (en) | 2004-11-26 | 2008-07-22 | Applied Materials, Inc. | Edge removal of silicon-on-insulator transfer wafer |
| WO2006060752A2 (en) | 2004-12-03 | 2006-06-08 | Solid State Equipment Corporation | Wet etching of the edge and bevel of a silicon wafer |
| JP4934966B2 (ja) | 2005-02-04 | 2012-05-23 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| EP1855309A4 (en) | 2005-02-28 | 2010-11-17 | Shinetsu Handotai Kk | METHOD FOR PRODUCING A BONDED WAFERS AND BONDED WAFER |
| US20060205217A1 (en) | 2005-03-10 | 2006-09-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and system for reducing wafer edge tungsten residue utilizing a spin etch |
| US20060266383A1 (en) | 2005-05-31 | 2006-11-30 | Texas Instruments Incorporated | Systems and methods for removing wafer edge residue and debris using a wafer clean solution |
| JP4438709B2 (ja) | 2005-07-19 | 2010-03-24 | 株式会社Ｓｕｍｃｏ | ウェーハの枚葉式エッチング方法 |
| US7446018B2 (en) * | 2005-08-22 | 2008-11-04 | Icemos Technology Corporation | Bonded-wafer superjunction semiconductor device |
| US7485928B2 (en) | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| TWI430348B (zh) | 2008-03-31 | 2014-03-11 | Memc Electronic Materials | 蝕刻矽晶圓邊緣的方法 |
| JP5244650B2 (ja) | 2009-02-26 | 2013-07-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2953640B1 (fr) | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
| US8367519B2 (en) | 2009-12-30 | 2013-02-05 | Memc Electronic Materials, Inc. | Method for the preparation of a multi-layered crystalline structure |
-
2012
- 2012-03-06 US US13/413,284 patent/US8853054B2/en active Active
-
2013
- 2013-02-26 WO PCT/US2013/027794 patent/WO2013134010A2/en active Application Filing
- 2013-03-06 TW TW102107943A patent/TWI582911B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI682526B (zh) * | 2017-07-10 | 2020-01-11 | 日商Ｓｕｍｃｏ股份有限公司 | 矽晶圓的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8853054B2 (en) | 2014-10-07 |
| WO2013134010A2 (en) | 2013-09-12 |
| TW201347100A (zh) | 2013-11-16 |
| WO2013134010A3 (en) | 2013-10-31 |
| US20130237032A1 (en) | 2013-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6719600B2 (ja) | 多結晶セラミック基板およびその製造方法 | |
| JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| TWI474397B (zh) | Method for forming silicon oxide film of SOI wafer | |
| TWI582911B (zh) | 製造絕緣體上矽之晶圓之方法 | |
| US20240022229A1 (en) | Composite substrate | |
| JP6208646B2 (ja) | 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板 | |
| US8343850B2 (en) | Process for fabricating a substrate comprising a deposited buried oxide layer | |
| TWI430339B (zh) | 用於製備一多層結晶結構之方法 | |
| CN101675499B (zh) | Soi基板的制造方法及soi基板 | |
| KR101543748B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| WO2015074479A1 (zh) | 低翘曲度的半导体衬底及其制备方法 | |
| WO2009141954A1 (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
| JP5819614B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2022084662A (ja) | 絶縁体上半導体構造の製造方法 | |
| EP3370249B1 (en) | Bonded soi wafer manufacturing method | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2024062701A (ja) | 貼合せｓｏｉウェーハ、および貼合せｓｏｉウェーハの製造方法 | |
| TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| JP2020120128A (ja) | 複合基板 | |
| JP2001284559A (ja) | 張り合わせ基板の製造方法 | |
| KR20080020389A (ko) | Ｓｏｉ 웨이퍼 제조방법 | |
| JP2013168432A (ja) | Ｓｏｉウェーハの製造方法 |