CN101675499B - Soi基板的制造方法及soi基板 - Google Patents

Soi基板的制造方法及soi基板 Download PDF

Info

Publication number
CN101675499B
CN101675499B CN2008800150641A CN200880015064A CN101675499B CN 101675499 B CN101675499 B CN 101675499B CN 2008800150641 A CN2008800150641 A CN 2008800150641A CN 200880015064 A CN200880015064 A CN 200880015064A CN 101675499 B CN101675499 B CN 101675499B
Authority
CN
China
Prior art keywords
wafer
soi substrate
soi
heat treatment
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800150641A
Other languages
English (en)
Other versions
CN101675499A (zh
Inventor
松峰昌男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101675499A publication Critical patent/CN101675499A/zh
Application granted granted Critical
Publication of CN101675499B publication Critical patent/CN101675499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

本发明是一种SOI基板的制造方法，包含：共同准备由单晶硅晶片所组成的结合晶片与基底晶片的步骤；以贴合后的埋入氧化层的厚度成为3μm以上的方式，在结合晶片与基底晶片的至少其中一方的表面上，形成氧化膜的步骤；隔着氧化膜，将结合晶片与基底晶片贴合的步骤；对贴合基板，进行400℃以上1000℃以下的低温热处理的步骤；将结合晶片薄膜化而做成SOI层的步骤；以及以高于1000℃的温度，进行高温热处理来提高贴合强度的步骤。借此，提供一种SOI基板的制造方法，在根据贴合法来制造埋入氧化层的厚度是3μm以上的厚SOI基板的情况，能得到一种具有高品质的SOI层的SOI基板，可抑制滑移位错的发生。

Description

SOI基板的制造方法及SOI基板
技术领域
本发明涉及一种根据贴合法而实行的绝缘层上覆硅(Silicon onInsulator(SOI))基板的制造方法及绝缘层上覆硅基板(SOI基板)，特别涉及一种SOI基板的制造方法及SOI基板，是将两片单晶硅晶片，隔着已形成在晶片表面上的二氧化硅膜(以下称为氧化膜)而贴合在一起。
背景技术
作为半导体元件用的基板的其中一种，有在绝缘膜即硅氧化膜上形成硅层(以下，有称为SOI层的情形)而成的SOI基板。此SOI基板，其成为元件制作区域的基板表层部的SOI层，由于埋入氧化层(BOX层)而与基板内部电性分离，所以具有寄生电容小且耐放射性能力高等的特征。因此，可期待高速、低耗电动作、防止软错误等的效果，被认为有希望作为高性能半导体元件用的基板。
作为此SOI基板的制造方法的其中一种，已知有被称为贴合法的方法。根据此贴合法来实行的SOI基板的制造方法，是由初期黏接步骤、热处理步骤及薄膜化步骤的三个步骤所组成(参照日本特开2003-37253号公报)。作为薄膜化的方法，有对结合晶片进行磨削、研磨等，直到成为所希望的厚度为止的方法；或是利用被称为离子注入剥离法的方法，并利用离子注入层来剥离结合晶片的方法等。
更具体地说明根据此贴合法来实行的SOI基板的制造方法。
在图4中，表示公知的根据贴合法来实行的SOI基板的制造方法的一个例子的流程图。
首先，如图4(a’)所示，准备结合晶片(单晶硅晶片，其将成为半导体元件形成用的SOI层)61、及基底晶片(单晶硅晶片，其将成为支撑基板)62(步骤a’)。接着，如图4(b’)所示，至少在其中一方的单晶硅晶片的表面上，形成硅氧化膜63，其将要成为埋入氧化层(在图4中，表示一种在基底晶片上形成氧化膜的例子)(步骤b’)。接着，如图4(c’)所示，隔着氧化膜来密接结合晶片61与基底晶片62。以此种方式，得到一种由两片晶片贴合而成的基板70，该基板70具有埋入氧化层73、贴合面64(步骤c’)。
接着，如图4(d’)所示，以1100℃程度以上的温度，进行用以提高两片晶片的贴合强度的热处理(步骤d’)。冷却后，接着，如图4(e’)所示，通过对结合晶片进行磨削、研磨、化学处理，薄膜化至所希望的厚度为止，而做成SOI层71(步骤e’)。
如此，根据贴合法来制造SOI基板80。
但是，若根据此种公知的方法来制造一种埋入氧化层的厚度是3μm以上的厚SOI基板时，会发生滑移位错(也简称为“滑移”)，而无法得到具有高品质的SOI层的SOI基板。
发明内容
本发明是鉴于上述问题而开发出来，其目的是提供一种SOI基板的制造方法，针对根据贴合法来制造埋入氧化层的厚度是3μm以上的厚SOI基板的情况，能得到一种具有高品质的SOI层的SOI基板，并可抑制滑移位错的发生。
本发明是为了解决上述问题而开发出来，提供一种SOI基板的制造方法，是根据贴合法来制造在埋入氧化层上形成有SOI层而成的SOI基板的方法，其特征在于至少包含：
共同准备由单晶硅晶片所组成的结合晶片与基底晶片的步骤；
以贴合后的埋入氧化层的厚度成为3μm以上的方式，在前述结合晶片与基底晶片的至少其中一方的表面上，形成氧化膜的步骤；
隔着前述氧化膜，将前述结合晶片与前述基底晶片贴合的步骤；
对将前述结合晶片与基底晶片贴合而成的基板，进行400℃以上1000℃以下的低温热处理的步骤；
将前述结合晶片薄膜化而做成SOI层的步骤；以及
以高于1000℃的温度，进行高温热处理来提高贴合强度的步骤。
若是此种SOI基板的制造方法，在使结合晶片薄膜化之前也就是结合晶片厚度大的阶段中所进行的热处理，由于热处理温度是400℃以上1000℃以下的低温，所以能使由于单晶硅层与厚埋入氧化层之间的热膨胀系数的差异而产生的应变比较小，而能抑制滑移位错的发生。又，若是此种热处理温度，则能得到为了要进行接下来的结合晶片的薄膜化步骤(根据磨削等而实施)所必须的贴合强度，且在使结合晶片薄膜化的时候，能防止由两片晶片贴合而成的基板发生剥离等的破损。
又，在结合晶片被薄膜化后的阶段(即，成为SOI层的单晶硅层变薄后的阶段)中的热处理，由于热处理温度是比1000℃更高的温度，所以能充分地提高贴合强度。此时，因为结合晶片已经被薄膜化，所以可容易地缓和因为应变(由于单晶硅层与厚埋入氧化层之间的热膨胀系数的差异而产生)而发生的SOI层的应力，即便是较1000℃更高的高温，也能抑制滑移位错的发生。
其结果，即便贴合后的埋入氧化层的厚度是3μm以上的厚层的情况，也能抑制滑移位错的发生，而制造出一种具有高品质的SOI层的SOI基板。又，此SOI基板具有非常充分的贴合强度。
此情况，理想是：使要形成在前述结合晶片与基底晶片的至少其中一方的表面上的氧化膜，仅形成在前述基底晶片上。
如此，若是一种SOI基板的制造方法，使在上述中要形成在结合晶片与基底晶片的至少其中一方的表面上的氧化膜，仅形成在基底晶片上，则能缩小最终制造出来的SOI基板的翘曲。
又，能根据磨削、研磨、蚀刻的至少一种以上的手段来进行前述结合晶片的薄膜化。
如此，若根据磨削、研磨、蚀刻的至少一种以上的手段来进行前述结合晶片的薄膜化，则能有效率且低成本地制造出一种SOI基板，其具有例如1μm以上的比较厚的SOI层。
又，本发明提供一种SOI基板，其特征在于：
是根据上述任一项的SOI基板的制造方法而制造出来。
如此，若是根据上述任一项的SOI基板的制造方法而制造出来的SOI基板，则能做成一种SOI基板，其埋入氧化层的厚度是3μm以上的厚膜，能抑制滑移位错的发生，具有高品质的SOI层，且具有充分的贴合强度。
又，本发明提供一种SOI基板，是根据贴合法而制造出来的SOI基板，其特征在于：
其埋入氧化层的厚度是3μm以上，SOI层的厚度是1μm以上，贴合强度是600kg/cm2以上，且没有滑移位错。
若是此种根据贴合法而制造出来的SOI基板，其埋入氧化层的厚度是3μm以上，SOI层的厚度是1μm以上，贴合强度是600kg/cm2以上，且没有滑移位错。则即便是在SOI层的厚度为1μm以上且埋入氧化层的厚度是3μm以上的厚SOI基板的情况中，也能做出一种SOI基板，在SOI层中没有滑移位错，是高品质的SOI基板，且能用于各种用途中。又，由于具有充分的贴合强度，所以即便投入元件制造步骤中，也没有问题。
此情况，前述SOI层，能根据磨削、研磨、蚀刻的至少一种以上的手段，被薄膜化而形成。
如此，前述SOI层，若是根据磨削、研磨、蚀刻的至少一种以上的手段，被薄膜化而成的SOI层，则能以更低成本来制造出具有厚SOI层的SOI基板。
若是按照本发明的SOI基板的制造方法，即便是以贴合后的埋入氧化层的厚度可成为3μm以上的厚膜的方式，来形成氧化膜，也能制造出一种具有高品质的SOI层的SOI基板，可抑制滑移位错的发生，并可确保充分的贴合强度。
又，若是按照本发明的SOI基板，则是一种SOI基板，作为SOI层的厚度是1μm以上且埋入氧化层的厚度是3μm以上的SOI基板，是没有滑移位错且高品质的SOI基板，并能用于各种用途中。又，由于具有充分的贴合强度，所以即便投入元件制造步骤中，也没有问题。
附图说明
图1是表示有关本发明的SOI基板的制造方法的一个例子的流程图。
图2是表示关于依照本发明的SOI基板的制造方法所制造出来的SOI基板(实施例)与依照公知的SOI基板的制造方法所制造出来的SOI基板(比较例)，最常滑移位错长度与埋入氧化层的厚度之间的关系的图表。
图3是表示依照有关本发明的SOI基板的制造方法所制造出来SOI基板的滑移位错发生状况的XRT图像。
图4是表示公知的SOI基板的制造方法的一个例子的流程图。
图4是表示依照公知的SOI基板的制造方法所制造出来SOI基板的滑移位错发生状况的XRT图像。
具体实施方式
以下，详细地说明本发明，但本发明并未被限定于这些实施方式。
如前述，通过公知的根据贴合法而实行的SOI基板的制造方法，来制造埋入氧化层的厚度是3μm以上的SOI基板，则会发生滑移位错，而又无法得到一种具有高品质的SOI层的SOI基板这样的问题。
本发明人，为了解决此种问题，进行以下的检讨。
首先，刚将结合晶片与基底晶片贴合后，结合晶片尚未薄膜化。因此，若以公知的方式，例如进行1100℃以上的高温的贴合热处理，则特别是在埋入氧化层的厚度是3μm以上的厚膜的情况，认为：由于单晶硅层与埋入氧化层之间的热膨胀系数的差异，应变会变大，而会发生滑移位错。
基于此点，发现一种方法，其将两片晶片贴合后的热处理，设为不会妨碍薄膜化步骤的低温，而做成暂时地接合(暂时接合)的状态，接着对其进行薄膜化后，实行高温热处理，进而提高贴合强度(接合强度)，而做成具有通常的SOI基板所要求的贴合强度的状态(正式接合)。若是此种SOI基板的制造方法，发现：根据将结合晶片的薄膜化前的热处理设为低温，使由于单晶硅层与厚埋入氧化层之间的热膨胀系数的差异而产生的应变比较小，而能抑制滑移位错的发生；又，在结合晶片已被薄膜化后的阶段，进行高温热处理，因为结合晶片(SOI层)被薄膜化，所以容易缓和由于单晶硅层与埋入氧化层之间的热膨胀系数的差异而造成的SOI层的应力，而可抑制滑移位错的发生。
而且，进一步地进行实验和检讨，想到了以下的技术而完成本发明。即，将上述低温热处理温度、高温热处理温度作最适化，若是此种SOI基板的制造方法，则在埋入氧化层的厚度是3μm以上的SOI基板中所发生的滑移位错，便能加以防止。
以下，一边参照附图一边更详细地说明本发明，但本发明并未被限定于此实施方式。
图1是表示有关本发明的根据贴合法而实行的SOI基板的制造方法的一个例子的流程图。
首先，如图1(a)所示，共同准备由单晶硅晶片所组成的结合晶片11与基底晶片12(步骤a)。结合晶片，是将成为半导体元件形成用的SOI层的单晶硅晶片；基底晶片，是将成为支撑基板的单晶硅晶片。单晶硅晶片的种类并没有特别地限定，能适当地选择。
接着，如图1(b)所示，以贴合后的埋入氧化层的厚度成为3μm以上的方式，至少在结合晶片11与基底晶片12的至少其中一方的表面上，形成氧化膜13(步骤b)。
此氧化膜13，如图1(b)中所示的例子，若仅在基底晶片12上形成，因为能缩小最终制造出来的SOI基板的翘曲，所以是理想的。而且，在本发明中，如上所述，以贴合后的埋入氧化层的厚度成为3μm以上的方式，来形成氧化膜13。即，仅在结合晶片或基底晶片上形成氧化膜的情况，将该氧化膜的厚度做成3μm以上，而形成在两晶片上的情况，则两者的氧化膜的厚度是做成合计为3μm以上。另外，将氧化膜形成在结合晶片与基底晶片的此两晶片上的情况，若将形成在基底晶片上的氧化膜做成比形成在结合晶片上的氧化膜厚，则能缩小SOI基板的翘曲，所以是理想的。
接着，如图1(c)所示，隔着氧化膜13，将结合晶片11与基底晶片12贴合，做成贴合两片晶片而成的基板(贴合晶片)20(步骤c)。例如，在洁净的气氛下，于室温中，根据使结合晶片11与基底晶片12密接，便能贴合在一起。伴随着此贴合，氧化膜13成为埋入氧化层23。又，如上所述，仅在基底晶片12上形成氧化膜13的情况，贴合面14是位于埋入氧化层23与结合晶片11之间。
接着，如图1(d)所示，对将结合晶片11与基底晶片12贴合而成的基板20，进行400℃以上1000℃以下的低温热处理(步骤d)。此低温热处理步骤，能在氧化性气氛、惰性气氛等的气氛下进行。
此低温热处理的热处理温度，如上所述，若设为400℃以上，便能得到为了要进行接下来的结合晶片的薄膜化步骤(步骤e)所必须的贴合强度。又，根据设为1000℃以下，因为能使由于单晶硅层与埋入氧化层之间的热膨胀系数的差异而产生的应变比较小，所以在将成为SOI层的单晶硅层中，于此低温热处理期间，能抑制滑移位错被导入。
为了更确保贴合强度，理想是将热处理温度设为700℃以上，例如理想是设为850℃以上。
为了更确实地防止滑移位错被导入将成为SOI层的单晶硅层中，希望将此低温热处理的热处理温度设成较低，设为900℃以下可确实地防止。实际的热处理温度，理想是兼顾上述贴合强度与滑移位错的抑制效果，来设定最佳的热处理温度。
进行此低温热处理后，便要进行结合晶片11的薄膜化，在此之前，希望进行外周加工，用以修整贴合晶片20的外周部分的形状。根据如此地进行贴合晶片20的外周加工，在薄膜化步骤以后，能防止从外周部分发尘。
接着，如图1(e)所示，将结合晶片11薄膜化而做成SOI层21(步骤e)。
具体的薄膜化手段，并没有特别地限定，理想是通过进行磨削、研磨、蚀刻的至少一种以上的手段。若是根据这些薄膜化的手段，能有效率且低成本地进行结合晶片的薄膜化。特别是例如做成1μm以上甚至是5μm以上的比较厚的SOI层的薄膜化，能有效率且低成本地进行。
又，也可以适当地组合上述各种手段，例如，根据磨削，以高速进行结合晶片的薄膜化后，也可根据由氟硝酸等而实行的酸蚀刻或是由氢氧化钠等而实行的碱蚀刻，来除去伴随着磨削而产生的应变。
另外，在结合晶片11的表面形成有氧化膜的情况，利用此薄膜化步骤来加以除去。
进行此结合晶片11的薄膜化步骤后，施行适当的洗净处理等，然后如图1(f)所示，以高于1000℃的温度，进行高温热处理(步骤f)。根据此高温热处理，可提高贴合面14的贴合强度。此高温热处理，也能在氧化性气氛、惰性气氛等的气氛下进行。
根据将此高温热处理的热处理温度设为比1000℃高的温度，能做成具有充分的贴合强度，特别是具有当投入元件制造步骤时所必须的贴合强度。此高温热处理的热处理温度，为了得到更高的贴合强度，更理想是设为1100℃以上，例如设为1150℃。又，也能以更高温的1200℃以上，来进行热处理。
又，如上述般，若以1200℃这样的更高的温度来进行高温热处理，则能缩短高温热处理步骤所需的时间，并可提高制造效率。
在氧化性气氛下进行上述高温热处理的情况，于SOI层21的表面上，会形成表面氧化膜。此情况，利用氢氟酸等，洗净该SOI层21的表面来除去表面氧化膜。
之后，按照需要，进行研磨等来改善SOI层21的表面平坦性。
经过以上的步骤，如图1(f)所示，能制造出一种SOI基板30，厚度3μm以上的埋入氧化层23被配置在基底晶片(支撑基板)12上，且在埋入氧化层23上具有SOI层21。
若根据本发明，能根据贴合法来制造出一种SOI基板，其埋入氧化层的厚度是3μm以上，SOI层的厚度是1μm以上，且没有滑移位错。又，如日本特开平10-70054号公报所记载，根据以1100℃～1200℃来进行上述高温热处理，能将贴合面14的贴合强度做成600kg/cm2以上。
以下，表示出本发明的实施例来更具体地说明本发明，但本发明并未被限定于这些实施例。
(实施例1)
基于图1所示的步骤，如下述般地根据贴合法来制做出SOI基板。
首先，准备由CZ法(切克劳斯基法)制造出来的直径200mm(8英寸)、晶面方位{100}的经镜面研磨后的两片P型单晶硅晶片，来作为结合晶片11与基底晶片12(步骤a)。晶片的厚度是725μm、电阻率是1.0～50.0Ωcm。
接着，在基底晶片12的表面上，根据热氧化，形成膜厚3μm的硅氧化膜13(步骤b)。
接着，以夹住氧化膜13的方式，使结合晶片11与基底晶片12密接而贴合在一起(步骤c)。
接着，在氧化性气氛下，以热处理温度850℃，对贴合晶片20进行低温热处理(步骤d)。
对贴合晶片20施行外周加工后，接着，根据平面磨削与蚀刻，将结合晶片11薄膜化，做成具有大约30μm厚度的SOI层21(步骤e)。
洗净后，接着，在氧化性气氛下，以热处理温度1150℃进行高温热处理(步骤f)。
接着，利用氢氟酸来除去在上述高温热处理中所产生的位于SOI层表面上的表面氧化膜，然后进行研磨，得到一种具有15μm厚度的SOI层的SOI基板30。
当使用XRT(X射线形貌术)来测定以此种方式制造出来的SOI基板30的滑移位错的发生状况时，如图3所示的XRT测定图像，没有发生滑移位错。
(实施例2～8)
与实施例1同样地进行，但是，将形成在基底晶片12上的氧化膜13的膜厚(在实施例6中，是在结合晶片与基底晶片的两晶片上形成氧化膜13)、贴合热处理温度，设成下述表1所示的条件来进行SOI基板的制造。又，分别以最终的SOI层21的厚度成为20μm的方式，来进行薄膜化和最终研磨。
[表1]
  氧化膜的厚度   低温热处理温度   高温热处理温度
 实施例1   3μm   850℃   1150℃
 实施例2   5μm   850℃   1150℃
 实施例3   5μm   700℃   1150℃
 实施例4   6μm   850℃   1150℃
 实施例5   6μm   700℃   1150℃
 实施例6   7μm(基底晶片侧6μm+结合晶片侧1μm)   850℃   1150℃
 实施例7   6μm   1000℃   1150℃
 实施例8   6μm   950℃   1150℃
关于以这些条件制造出来的SOI基板30，分别与实施例1同样地，使用XRT(X射线形貌术)来测定滑移位错的发生状况时，没有发生滑移位错，XRT测定图像也与图3所示的实施例1的情况相同。
又，将在实施例1～8中所制作的SOI基板投入通常的元件制造步骤中，不会发生剥离等不良情况，任一种实施例的SOI基板的贴合强度都在600kg/cm2以上，不会有问题。
(比较例1)
按照图4所示的公知的SOI基板的制造方法，如下述般，实际地制造出SOI基板。
首先，准备两片与实施例1同样的单晶硅晶片(步骤a’)。
在基底晶片62的表面上，根据热氧化，形成膜厚大约1μm的硅氧化膜63(步骤b’)。
接着，与实施例1的步骤c同样地，以夹住氧化膜63的方式，使结合晶片61与基底晶片62密接而贴合在一起(步骤c’)。
接着，在氧化性气氛下，以1150℃进行贴合热处理(步骤d’)。
对贴合晶片70施行外周加工后，接着，根据平面磨削与蚀刻、研磨，将贴合晶片70的SOI层侧，薄膜化至15μm的厚度为止，而得到SOI基板80(步骤e’)。
当与实施例1同样地使用XRT来测定以此种方式制造出来的SOI基板80的滑移位错的发生状况时，没有发生滑移位错。
(比较例2～10)
与比较例1同样地进行，但是，将形成在基底晶片62上的氧化膜63的膜厚(在比较例10中，是在结合晶片与基底晶片的两晶片上形成氧化膜63)、贴合热处理温度，设成下述表2所示的条件来进行SOI基板的制造。
另外，在表2中，一并记载比较例1的数据。
[表2]
  氧化膜的厚度   贴合热处理温度
  比较例1   1μm   1150℃
  比较例2   2μm   1150℃
  比较例3   3μm   1150℃
  比较例4   3.5μm   1150℃
  比较例5   4μm   1150℃
  比较例6   4.5μm   1150℃
  比较例7   5μm   1150℃
  比较例8   5μm   1200℃
  比较例9   6μm   1200℃
  比较例10   7μm(基底晶片侧6μm+结合晶片侧1μm)   1200℃
与比较例1同样地使用XRT来测定以这些条件制造出来的SOI基板的滑移位错的发生状况。
除了比较例1以外，比较例2也没有发生滑移位错。这被认为是因为埋入氧化层的厚度是2μm以下，因而在贴合热处理中，由于单晶硅层与埋入氧化层之间的热膨胀系数的差异而产生的应变比较小的缘故。
在比较例3～10中，则发生了滑移位错。在图5中，表示比较例3～8的XRT测定图像与所测得的最长滑移位错长度(晶片面内的滑移位错之中，最长的滑移位错的长度)。
基于以上的实施例1～8及比较例1～10的测定结果，在图2中，表示最长的滑移位错的长度与埋入氧化层的厚度之间的关系。
根据此图表，若根据本发明的SOI晶片的制造方法，可制造出一种具有高品质的SOI层的SOI基板，即便埋入氧化层式3μm以上的情况，也能抑制滑移位错的发生，且此种SOI基板无法利用公知的由贴合法而实行的SOI基板的制造方法来得到。
另外，本发明并未限定于上述实施形态。上述实施形态只是例示，凡是具有与被记载于本发明的权利要求中的技术思想实质上相同的构成，能得到同样的作用效果的，不论为何，都被包含在本发明的权利要求范围内。

Claims (5)

1.一种SOI基板的制造方法，是根据贴合法来制造在埋入氧化层上形成有SOI层而成的SOI基板的方法，其特征在于至少包含：
共同准备由单晶硅晶片所组成的结合晶片与基底晶片的步骤；
以贴合后的埋入氧化层的厚度成为3μm以上的方式，在前述结合晶片与基底晶片的至少其中一方的表面上，形成氧化膜的步骤；
隔着前述氧化膜，将前述结合晶片与前述基底晶片贴合的步骤；
对将前述结合晶片与基底晶片贴合而成的基板，进行400℃以上1000℃以下的低温热处理的步骤；
将前述结合晶片薄膜化而做成SOI层的步骤；以及
以高于1000℃的温度，进行高温热处理来提高贴合强度的步骤。
2.如权利要求1所述的SOI基板的制造方法，其中使要形成在前述结合晶片与基底晶片的至少其中一方的表面上的氧化膜，仅形成在前述基底晶片上。
3.如权利要求1所述的SOI基板的制造方法，其中根据磨削、研磨、蚀刻的至少一种以上的手段来进行前述结合晶片的薄膜化。
4.如权利要求2所述的SOI基板的制造方法，其中根据磨削、研磨、蚀刻的至少一种以上的手段来进行前述结合晶片的薄膜化。
5.一种SOI基板，其特征在于：
是根据权利要求1～4中任一项所述的SOI基板的制造方法而制造出来。
CN2008800150641A 2007-05-07 2008-04-15 Soi基板的制造方法及soi基板 Active CN101675499B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP122573/2007 2007-05-07
JP2007122573A JP5280015B2 (ja) 2007-05-07 2007-05-07 Ｓｏｉ基板の製造方法
PCT/JP2008/000989 WO2008139684A1 (ja) 2007-05-07 2008-04-15 Ｓｏｉ基板の製造方法及びｓｏｉ基板

Publications (2)

Publication Number Publication Date
CN101675499A CN101675499A (zh) 2010-03-17
CN101675499B true CN101675499B (zh) 2012-06-13

Family

ID=40001910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800150641A Active CN101675499B (zh) 2007-05-07 2008-04-15 Soi基板的制造方法及soi基板

Country Status (6)

Country Link
US (1) US8709911B2 (zh)
EP (1) EP2159825B1 (zh)
JP (1) JP5280015B2 (zh)
KR (1) KR101486779B1 (zh)
CN (1) CN101675499B (zh)
WO (1) WO2008139684A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP5479304B2 (ja) 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
WO2012088710A1 (zh) * 2010-12-27 2012-07-05 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2015087510A (ja) * 2013-10-30 2015-05-07 日本電信電話株式会社 光モジュールの作製方法
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN106601615B (zh) * 2016-12-27 2020-05-15 上海新傲科技股份有限公司 提高键合强度的退火方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230392A (ja) * 2000-02-18 2001-08-24 Toshiba Corp Ｓｏｉウェーハの製造方法
JP2007073768A (ja) * 2005-09-07 2007-03-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109678A (ja) * 1991-10-18 1993-04-30 Sony Corp Ｓｏｉ基板の製造方法
JP2856030B2 (ja) * 1993-06-29 1999-02-10 信越半導体株式会社 結合ウエーハの製造方法
EP0759634A1 (en) 1995-08-17 1997-02-26 Shin-Etsu Handotai Company Limited SOI wafer and method for the preparation thereof
JP3030545B2 (ja) 1997-07-19 2000-04-10 信越半導体株式会社 接合ウエーハの製造方法
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6670259B1 (en) * 2001-02-21 2003-12-30 Advanced Micro Devices, Inc. Inert atom implantation method for SOI gettering
JP5055671B2 (ja) 2001-07-26 2012-10-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
US7034362B2 (en) * 2003-10-17 2006-04-25 International Business Machines Corporation Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures
JP2005347367A (ja) * 2004-06-01 2005-12-15 Toyota Motor Corp 半導体装置とその製造方法
JP4603865B2 (ja) * 2004-12-01 2010-12-22 信越化学工業株式会社 酸化膜付きシリコン基板の製造方法及び酸化膜付きシリコン基板
JP2006216826A (ja) 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230392A (ja) * 2000-02-18 2001-08-24 Toshiba Corp Ｓｏｉウェーハの製造方法
JP2007073768A (ja) * 2005-09-07 2007-03-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
US8709911B2 (en) 2014-04-29
US20100044829A1 (en) 2010-02-25
JP2008277702A (ja) 2008-11-13
KR101486779B1 (ko) 2015-01-28
EP2159825A1 (en) 2010-03-03
JP5280015B2 (ja) 2013-09-04
CN101675499A (zh) 2010-03-17
EP2159825B1 (en) 2017-02-08
KR20100015877A (ko) 2010-02-12
EP2159825A4 (en) 2010-06-30
WO2008139684A1 (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
CN101675499B (zh) Soi基板的制造方法及soi基板
US5266824A (en) SOI semiconductor substrate
TWI474397B (zh) Method for forming silicon oxide film of SOI wafer
TWI829629B (zh) 複合基板及複合基板的製造方法
JP2006148066A (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
CN101188190A (zh) Soq基板以及soq基板的制造方法
TWI582911B (zh) 製造絕緣體上矽之晶圓之方法
US20100193900A1 (en) Soi substrate and semiconductor device using an soi substrate
JP5009124B2 (ja) 半導体基板の製造方法
WO2015074478A1 (zh) 低翘曲度的半导体衬底的制备方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
CN102224568A (zh) 贴合晶片的制造方法
JP2008166646A (ja) 半導体基板の製造方法
US20110180896A1 (en) Method of producing bonded wafer structure with buried oxide/nitride layers
JP2850502B2 (ja) Ｓｏｉ基板の製造方法
JP2609198B2 (ja) 半導体基板の製造方法
JP2927280B2 (ja) Ｓｏｉ基板の製造方法
JPH08316442A (ja) Ｓｏｉ基板及びその製造方法
JPH029148A (ja) 集積回路用基板の製造方法
JPH11163307A (ja) 貼り合わせ基板の製造方法
CN118048691A (zh) 层叠晶片的制造方法和层叠晶片
JP3390660B2 (ja) 誘電体分離基板の製造方法
JP2024062701A (ja) 貼合せｓｏｉウェーハ、および貼合せｓｏｉウェーハの製造方法
JPH0350817A (ja) Ｓｏｉ基板の製造方法
JP2010040608A (ja) 貼り合わせｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant