JPH0350817A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH0350817A JPH0350817A JP18798489A JP18798489A JPH0350817A JP H0350817 A JPH0350817 A JP H0350817A JP 18798489 A JP18798489 A JP 18798489A JP 18798489 A JP18798489 A JP 18798489A JP H0350817 A JPH0350817 A JP H0350817A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- silicon
- film
- substrate
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 78
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 78
- 239000010703 silicon Substances 0.000 claims abstract description 78
- 235000012431 wafers Nutrition 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 239000003643 water by type Substances 0.000 abstract 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
ＳＯＩ基板の平坦化形成方法に関し、
平坦なＳＯＩ基板を形成し、製造装置へのチャッキング
を可能にすることを目的とし、ＳｉＯ□膜を表面に形成
した第１および第２からなる２枚のシリコンウェハーを
重ね合わせて前記ＳｉＯ□膜を接着して一体化し、次い
で、第２のシリコンウェハーを研削して薄い素子形成層
に生成するＳＯＩ基板の製造方法において、 前記第１のシリコンウェハーからなる厚い支持層側に凸
状になる形状（例えば、素子形成層になる第２のシリコ
ンウェハー側からのみ加熱する）にして前記２枚のシリ
コンウェハーを接着し、次いで、前記第２のシリコンウ
ェハーを薄い素子形成層に研削して基板全体が平坦化す
るようにしたことを特徴とする。
を可能にすることを目的とし、ＳｉＯ□膜を表面に形成
した第１および第２からなる２枚のシリコンウェハーを
重ね合わせて前記ＳｉＯ□膜を接着して一体化し、次い
で、第２のシリコンウェハーを研削して薄い素子形成層
に生成するＳＯＩ基板の製造方法において、 前記第１のシリコンウェハーからなる厚い支持層側に凸
状になる形状（例えば、素子形成層になる第２のシリコ
ンウェハー側からのみ加熱する）にして前記２枚のシリ
コンウェハーを接着し、次いで、前記第２のシリコンウ
ェハーを薄い素子形成層に研削して基板全体が平坦化す
るようにしたことを特徴とする。
［産業上の利用分野コ
本発明はＳｏｌ基板の製造方法にかかり、特にＳｏｌ基
板の平坦化形成方法に関する。
板の平坦化形成方法に関する。
最近、Ｓ ＯＩ （Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎ５ｕ
ｌａｔｏｒ）構造の半導体装置が注目されており、それ
は高速動作に有利な半導体装置が作成できるからである
。例えば、ＭＯＳ−ＩＣにおいて、ソースあるいはドレ
イン領域と同程度の厚みの素子形成シリコン層をもった
ＳＯＩ基板を用いて、その薄いシリコン層に素子を形成
すると、ｐｎ接合面の空乏層の拡がりが抑制されて寄生
容量が減少し、それだけ高速動作する高性能なＩＣが得
られる。
ｌａｔｏｒ）構造の半導体装置が注目されており、それ
は高速動作に有利な半導体装置が作成できるからである
。例えば、ＭＯＳ−ＩＣにおいて、ソースあるいはドレ
イン領域と同程度の厚みの素子形成シリコン層をもった
ＳＯＩ基板を用いて、その薄いシリコン層に素子を形成
すると、ｐｎ接合面の空乏層の拡がりが抑制されて寄生
容量が減少し、それだけ高速動作する高性能なＩＣが得
られる。
しかし、そのようなＳＯＩ基板は高度に発達した半導体
製造装置に通用できることが重要な条件になる。
製造装置に通用できることが重要な条件になる。
［従来の技術と発明が解決しようとする課題］さて、従
前より著名なＳＯＩ構造の半導体基板に、Ｓ ＯＳ （
Ｓｉｌｉｃｏｎ Ｏｎ ５ａｐｐｈｉｒｅ ）基板が知
られており、それはサファイヤ基板上にシリコンをエピ
タキシャル成長して、単結晶シリコン層を生成させた基
板である。しかし、サファイヤ基板は非常に高価であり
、且つ、結晶格子のミスマ・ノチも生じてシリコン層に
多数の結晶欠陥が含有される。従って、従来のシリコン
基板（バルクシリコン）と比較すれば結晶品質が低い問
題がある。
前より著名なＳＯＩ構造の半導体基板に、Ｓ ＯＳ （
Ｓｉｌｉｃｏｎ Ｏｎ ５ａｐｐｈｉｒｅ ）基板が知
られており、それはサファイヤ基板上にシリコンをエピ
タキシャル成長して、単結晶シリコン層を生成させた基
板である。しかし、サファイヤ基板は非常に高価であり
、且つ、結晶格子のミスマ・ノチも生じてシリコン層に
多数の結晶欠陥が含有される。従って、従来のシリコン
基板（バルクシリコン）と比較すれば結晶品質が低い問
題がある。
一方、最近、ビームアニールして非結晶半導体層を単結
晶半導体層に変成するＳＯＩ基板が検討されているが、
このＳＯＩ基板は広い面積の非結晶層を完全に単結晶化
することが難しく、同様に結晶品質が余り良くない。
晶半導体層に変成するＳＯＩ基板が検討されているが、
このＳＯＩ基板は広い面積の非結晶層を完全に単結晶化
することが難しく、同様に結晶品質が余り良くない。
そこで、結晶品質の良いＳｏｌ基板を得る方法として、
結晶品質の良いシリコンウェハー（バルクウェハー）を
Ｓｔｏｗ膜（酸化シリコン膜）で接着して重ね合わせ、
一方を薄膜化して薄いシリコンＮ（例えば、０．５〜０
．３μｍの厚み）に生成し、それを素子形成層とする構
造のｓｏｒ基板が研究されている。第３図はそのＳｏｌ
基板の断面図を示しており、１′は支持層（一方のシリ
コンウェハー）、２はＳｉＯ□膜、１″は薄いシリコン
層（膜厚１μｍ以下）である。
結晶品質の良いシリコンウェハー（バルクウェハー）を
Ｓｔｏｗ膜（酸化シリコン膜）で接着して重ね合わせ、
一方を薄膜化して薄いシリコンＮ（例えば、０．５〜０
．３μｍの厚み）に生成し、それを素子形成層とする構
造のｓｏｒ基板が研究されている。第３図はそのＳｏｌ
基板の断面図を示しており、１′は支持層（一方のシリ
コンウェハー）、２はＳｉＯ□膜、１″は薄いシリコン
層（膜厚１μｍ以下）である。
このようなＳＯ■基板を製造するための従来の形成方法
の概要を説明すると、第４図（ａｌ〜（Ｃ１は従来の形
成方法の工程順断面図とその問題点を示す図である。
の概要を説明すると、第４図（ａｌ〜（Ｃ１は従来の形
成方法の工程順断面図とその問題点を示す図である。
第４図（ａ）参照；例えば、２枚の直径６インチφ。
厚さ６００μｍのシリコンウェハー１’、１”を準備し
、これをスチーム酸素中で１１００°Ｃ，１〜２時間時
間別熱処理して表裏両面に膜ＶＪ−１μｍ程度の５ｉ（
）ｚ膜２°、２゛°を生成する。
、これをスチーム酸素中で１１００°Ｃ，１〜２時間時
間別熱処理して表裏両面に膜ＶＪ−１μｍ程度の５ｉ（
）ｚ膜２°、２゛°を生成する。
第４図（ｂ）参照：次いで、その２枚のシリコンウェハ
ー１“ １′′のそれぞれ片側の５ｉＯｚ膜２゜２″を
接触させて、窒素または酸素雰囲気の加熱炉中で熱処理
してＳｉＯ□膜２（＝２“＋２°″）を接合させる。
ー１“ １′′のそれぞれ片側の５ｉＯｚ膜２゜２″を
接触させて、窒素または酸素雰囲気の加熱炉中で熱処理
してＳｉＯ□膜２（＝２“＋２°″）を接合させる。
第４図（Ｃ）参照；次いで、他方のシリコンウェハー１
″を研削し、更にポリッシュして薄いシリコンＪ％１”
にし、また、一方のシリコンウェハー（シリコン支持層
）１゛の裏面の５ｉｎ２膜２゛を除いてＳＯＩ基板に仕
上げる。
″を研削し、更にポリッシュして薄いシリコンＪ％１”
にし、また、一方のシリコンウェハー（シリコン支持層
）１゛の裏面の５ｉｎ２膜２゛を除いてＳＯＩ基板に仕
上げる。
ところが、第４図（ロ）に示す接着状態のままではシリ
コンウェハーやＳｉＯ□膜のストレスが平衡しており、
そのため基板は平坦に保たれるが、次に、第４図（Ｃ）
に示す工程で他方のシリコンウェハー１″を薄いシリコ
ン層１″に研削し、且つ、一方のシリコンウェハー（支
持層）１′の裏面の５ｔｏｚ膜２°を除去してＳｏｌ基
板に仕上げると、内部ストレスの平衡が崩れてシリコン
とＳｉＯ２膜との熱膨張係数の差のために、第４図（Ｃ
）に示すように薄いシリコン層１′°側が凸状になるよ
うな反りの変形が起きる。即ち、第４図（ｂ）に示すよ
うに、接着した状態で高温に加熱したままではストレス
はないが、その状態で室温に冷却するとシリコンと５ｉ
Ｏ１膜との熱膨張係数の差（ＳｉＯ□の方がシリコンよ
り１桁以上小さい）によってストレスが内蔵される。し
かし、その状態では平衡が保たれて平坦化している。し
かし、片方が研削されて薄いシリコン層ｌ”となり、そ
の薄いシリコン層１”側に厚いＳｉＯ２膜（厚さ約２μ
ｍ）が存在すると、内蔵していたストレスのために厚い
支持層１°側が大きく収縮して、５ｉｆｔ膜は余り収縮
しないために、薄いシリコン層１”側が凸状になるよう
な顕著な反りの変形が起きる。
コンウェハーやＳｉＯ□膜のストレスが平衡しており、
そのため基板は平坦に保たれるが、次に、第４図（Ｃ）
に示す工程で他方のシリコンウェハー１″を薄いシリコ
ン層１″に研削し、且つ、一方のシリコンウェハー（支
持層）１′の裏面の５ｔｏｚ膜２°を除去してＳｏｌ基
板に仕上げると、内部ストレスの平衡が崩れてシリコン
とＳｉＯ２膜との熱膨張係数の差のために、第４図（Ｃ
）に示すように薄いシリコン層１′°側が凸状になるよ
うな反りの変形が起きる。即ち、第４図（ｂ）に示すよ
うに、接着した状態で高温に加熱したままではストレス
はないが、その状態で室温に冷却するとシリコンと５ｉ
Ｏ１膜との熱膨張係数の差（ＳｉＯ□の方がシリコンよ
り１桁以上小さい）によってストレスが内蔵される。し
かし、その状態では平衡が保たれて平坦化している。し
かし、片方が研削されて薄いシリコン層ｌ”となり、そ
の薄いシリコン層１”側に厚いＳｉＯ２膜（厚さ約２μ
ｍ）が存在すると、内蔵していたストレスのために厚い
支持層１°側が大きく収縮して、５ｉｆｔ膜は余り収縮
しないために、薄いシリコン層１”側が凸状になるよう
な顕著な反りの変形が起きる。
その反りの大きさは直径６インチφ、厚さ６００μｍの
シリコンウェハーで、５ｉｎ２膜の厚さが２μｍのとき
に約７０〜８０ａｍの反りに達する。そうすると、ＩＣ
，ＬＳＩを製造するためのウェハープロセスにおいて、
製造装置にＳＯＩ基板がチャッキング（ＳＯＩ基板の裏
面を真空吸着すること）できないという問題が起こる。
シリコンウェハーで、５ｉｎ２膜の厚さが２μｍのとき
に約７０〜８０ａｍの反りに達する。そうすると、ＩＣ
，ＬＳＩを製造するためのウェハープロセスにおいて、
製造装置にＳＯＩ基板がチャッキング（ＳＯＩ基板の裏
面を真空吸着すること）できないという問題が起こる。
本発明はそのような問題点を解消させて、平坦なＳＯＩ
基板を形成し、製造装置へのチャッキングを可能にする
ことを目的としたＳＯＩ基板の製造方法を提案するもの
である。
基板を形成し、製造装置へのチャッキングを可能にする
ことを目的としたＳＯＩ基板の製造方法を提案するもの
である。
［課題を解決するための手段］
その課題は、５ｉ０ｚ膜を表面に形成した第１および第
２からなる２枚のシリコンウェハーを重ね合わせて前記
５ｉｎ２膜を接着して一体化し、次いで、第２のシリコ
ンウェハーを研削して薄い素子形成層に生成するＳＯＩ
基板の製造方法において、前記第１のシリコンウェハー
からなる厚い支持層側に凸状になる形状（例えば、素子
形成層になる第２のシリコンウェハー側からのみ加熱す
る）にして前記２枚のシリコンウェハーを接着し、次い
で、前記第２のシリコンウェハーを薄い素子形成層に研
削して基板全体が平坦化するようにしたＳＯ■基板の製
造方法によって解決される。
２からなる２枚のシリコンウェハーを重ね合わせて前記
５ｉｎ２膜を接着して一体化し、次いで、第２のシリコ
ンウェハーを研削して薄い素子形成層に生成するＳＯＩ
基板の製造方法において、前記第１のシリコンウェハー
からなる厚い支持層側に凸状になる形状（例えば、素子
形成層になる第２のシリコンウェハー側からのみ加熱す
る）にして前記２枚のシリコンウェハーを接着し、次い
で、前記第２のシリコンウェハーを薄い素子形成層に研
削して基板全体が平坦化するようにしたＳＯ■基板の製
造方法によって解決される。
［作用］
即し、本発明は、研削して基板全体が平坦化するように
、予め第１のシリコンウェハーからなる厚い支持層側に
凸状になる形状に湾曲させて接着（接合）するものであ
る。そうすると、研削して出来上ったＳｏ Ｔ５板は平
坦になる。
、予め第１のシリコンウェハーからなる厚い支持層側に
凸状になる形状に湾曲させて接着（接合）するものであ
る。そうすると、研削して出来上ったＳｏ Ｔ５板は平
坦になる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜ｆｃｌは本発明にかかる形成方法の工程
順断面図を示しており、順を追って説明すると、 第１図（ａ）参照；２枚の直径６インチφ、厚さ６００
μｍの第１のシリコンウェハー１１．第２のシリコンウ
ェハー１２をスチーム酸素中で１１００℃、１〜２時間
時間別熱処理して表裏両面にそれぞれ膜厚１μｍ程度の
５ｉＯｚ膜２１．２２を生成する。
順断面図を示しており、順を追って説明すると、 第１図（ａ）参照；２枚の直径６インチφ、厚さ６００
μｍの第１のシリコンウェハー１１．第２のシリコンウ
ェハー１２をスチーム酸素中で１１００℃、１〜２時間
時間別熱処理して表裏両面にそれぞれ膜厚１μｍ程度の
５ｉＯｚ膜２１．２２を生成する。
第１図（ｂ）参照；次いで、その第１のシリコンウェハ
ー１１．第２のシリコンウェハー１２を重ね合わせて相
互のＳｉ○２膜２Ｌ ２２を接触させた状態とし、その
際、第１のシリコンウェハー１１（厚いシリコン支持層
）側に凸状になる形状に湾曲させる。
ー１１．第２のシリコンウェハー１２を重ね合わせて相
互のＳｉ○２膜２Ｌ ２２を接触させた状態とし、その
際、第１のシリコンウェハー１１（厚いシリコン支持層
）側に凸状になる形状に湾曲させる。
その湾曲には、例えば、第２図に示す変形方法の例図の
ように、第２のシリコンウェハー１２側にヒー、夕Ｈを
配置して、ヒータ温度を８００℃程度あるいはそれ以上
に加熱し、第１のシリコンウェハー１１側は加熱しない
で温度差を与えて接着する。
ように、第２のシリコンウェハー１２側にヒー、夕Ｈを
配置して、ヒータ温度を８００℃程度あるいはそれ以上
に加熱し、第１のシリコンウェハー１１側は加熱しない
で温度差を与えて接着する。
その後に冷却すると、第１のシリコンウェハー１１側に
凸状に３０μｍ以上の反りが発生する。
凸状に３０μｍ以上の反りが発生する。
更に、窒素または酸素雰囲気の加熱炉中で１０００〜１
２００°Ｃ，１〜３時間熱処理してＳｉＯ□膜２０（＝
２１＋２２）を強く接合させる。
２００°Ｃ，１〜３時間熱処理してＳｉＯ□膜２０（＝
２１＋２２）を強く接合させる。
第１図ｆｃｌ参照；次いで、第２のシリコンウェハー１
２を研削し、更にポリッシュして薄いシリコン層１２
（膜厚０．５〜０．２ μｍ）にし、且つ、第１のシリ
コンウェハー（支持層）１１の裏面のＳｉＯ□膜２１を
除去してＳｏｌ基板に仕上げる。そうすれば、研削後の
Ｓｏｌ基板の反りは３０μｍ以下に減少する。
２を研削し、更にポリッシュして薄いシリコン層１２
（膜厚０．５〜０．２ μｍ）にし、且つ、第１のシリ
コンウェハー（支持層）１１の裏面のＳｉＯ□膜２１を
除去してＳｏｌ基板に仕上げる。そうすれば、研削後の
Ｓｏｌ基板の反りは３０μｍ以下に減少する。
これは従来のＳＯＩ基板の反り７０〜８０μｍより大幅
に小さく、そのために、製造装置へのチャッキング不良
がなくなる。
に小さく、そのために、製造装置へのチャッキング不良
がなくなる。
上記例は１μｍ程度のＳｉＯ□膜２１．２２を形成した
実施例によって説明しているが、５ｉｎ２膜の膜厚によ
って反りの程度が異なり、膜厚が厚くなるほど反りは大
きくなる。そのために、５ｉＯｚ膜の膜厚を勘案して予
め与える変形量を決めることが重要になる。目安として
、直径６インチ程度のシリコンウェハーでは膜ＫＯ１５
μｍ以上の５ｉｎ２膜を生成すると湾曲量は３０μｍ以
上が必要になる。
実施例によって説明しているが、５ｉｎ２膜の膜厚によ
って反りの程度が異なり、膜厚が厚くなるほど反りは大
きくなる。そのために、５ｉＯｚ膜の膜厚を勘案して予
め与える変形量を決めることが重要になる。目安として
、直径６インチ程度のシリコンウェハーでは膜ＫＯ１５
μｍ以上の５ｉｎ２膜を生成すると湾曲量は３０μｍ以
上が必要になる。
且つ、上記の厚い支持層側に凸状形状に湾曲する方法は
、第２図のように第２のシリコンウェハー側から加熱す
る方法だけでなく、更にその他の方法も考えられる。
、第２図のように第２のシリコンウェハー側から加熱す
る方法だけでなく、更にその他の方法も考えられる。
［発明の効果］
以上の説明から明らかなように、本発明にょれば変形の
少ない平坦なＳＯＩ基板が得られて、支障なくウェハー
プロセスを処理することができ、製造歩留が改善されて
、その量産化、コストダウンに大きく寄与するものであ
る。
少ない平坦なＳＯＩ基板が得られて、支障なくウェハー
プロセスを処理することができ、製造歩留が改善されて
、その量産化、コストダウンに大きく寄与するものであ
る。
第１図（ａ）〜（Ｃ）は本発明にかかる形成方法の工程
断面図、 第２図は変形方法の例図、 第３回はｓｏｒ基板の断面図、 第４図（ａ）〜（Ｃ）は従来のＳｏｌ基板の形成方法の
工程断面図とその問題点を示す図である。 図において、 １１は第１のシリコンウェハー、または、支持層、１２
は第２のシリコンウェハー、または、薄いシリコン層、 ２０、２Ｌ ２２はＳｉＣ２膜、 Ｈはヒータ１ 、ｉｓ 胡＋＝ ｐｒｙ ｚ ＷＫ 方３ｉ ｐ Ｉ
ｎ ’１１７ｆｆ ｔｌ ｍ第１図 麦りわ＋、リイアツｔ２ゴ 第２図
断面図、 第２図は変形方法の例図、 第３回はｓｏｒ基板の断面図、 第４図（ａ）〜（Ｃ）は従来のＳｏｌ基板の形成方法の
工程断面図とその問題点を示す図である。 図において、 １１は第１のシリコンウェハー、または、支持層、１２
は第２のシリコンウェハー、または、薄いシリコン層、 ２０、２Ｌ ２２はＳｉＣ２膜、 Ｈはヒータ１ 、ｉｓ 胡＋＝ ｐｒｙ ｚ ＷＫ 方３ｉ ｐ Ｉ
ｎ ’１１７ｆｆ ｔｌ ｍ第１図 麦りわ＋、リイアツｔ２ゴ 第２図
Claims (1)
- 【特許請求の範囲】 ＳｉＯ＿２膜を表面に形成した第１および第２からなる
２枚のシリコンウェハーを重ね合わせて前記ＳｉＯ＿３
膜を接着して一体化し、次いで、第２のシリコンウェハ
ーを研削して薄い素子形成層に生成するＳＯＩ基板の製
造方法において、 前記第１のシリコンウェハー側に凸状になる形状にして
前記２枚のシリコンウェハーを接着し、次いで、前記第
２のシリコンウェハーを薄い素子形成層に研削して基板
全体が平坦化するようにしたことを特徴とするＳＯＩ基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187984A JPH0824100B2 (ja) | 1989-07-19 | 1989-07-19 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187984A JPH0824100B2 (ja) | 1989-07-19 | 1989-07-19 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350817A true JPH0350817A (ja) | 1991-03-05 |
| JPH0824100B2 JPH0824100B2 (ja) | 1996-03-06 |
Family
ID=16215584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187984A Expired - Lifetime JPH0824100B2 (ja) | 1989-07-19 | 1989-07-19 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824100B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US6037634A (en) * | 1996-02-02 | 2000-03-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with first and second elements formed on first and second portions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182737A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6169135A (ja) * | 1984-09-13 | 1986-04-09 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01115142A (ja) * | 1987-10-29 | 1989-05-08 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPH01169917A (ja) * | 1987-12-24 | 1989-07-05 | Fujitsu Ltd | ウェーハの接着方法 |
-
1989
- 1989-07-19 JP JP1187984A patent/JPH0824100B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182737A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6169135A (ja) * | 1984-09-13 | 1986-04-09 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01115142A (ja) * | 1987-10-29 | 1989-05-08 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPH01169917A (ja) * | 1987-12-24 | 1989-07-05 | Fujitsu Ltd | ウェーハの接着方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US6037634A (en) * | 1996-02-02 | 2000-03-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with first and second elements formed on first and second portions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0824100B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| US7391047B2 (en) | System for forming a strained layer of semiconductor material | |
| CN108365083B (zh) | 用于声表面波器件的复合压电衬底的制造方法 | |
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
| JPH0355822A (ja) | 半導体素子形成用基板の製造方法 | |
| JPS61139042A (ja) | ポリシリコン サブサーフエスひずみ層を使用して基板のそりのスプリングバツクを減少するための方法 | |
| JPH03132055A (ja) | 半導体基板の製造方法 | |
| TW200903640A (en) | Method for forming silicon oxide film for SOI wafer | |
| KR101486779B1 (ko) | Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판 | |
| JPH0922993A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JPH01259539A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0350817A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP2512243B2 (ja) | 半導体素子形成用基板の製造方法 | |
| JPH11345954A (ja) | 半導体基板及びその製造方法 | |
| JPH0395912A (ja) | 半導体基板の製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JPH0479209A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03228326A (ja) | 半導体装置の製造方法 | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JPS63226914A (ja) | 半導体装置の製造方法 |