JPH01115142A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH01115142A JPH01115142A JP27193687A JP27193687A JPH01115142A JP H01115142 A JPH01115142 A JP H01115142A JP 27193687 A JP27193687 A JP 27193687A JP 27193687 A JP27193687 A JP 27193687A JP H01115142 A JPH01115142 A JP H01115142A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrates
- substrates
- heating
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 17
- 230000010354 integration Effects 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 17
- 239000010409 thin film Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
絶縁物腰上に半導体膜が形成されている貼り合わせ型の
ＳＯＩ基板を製造する方法の改良に関し、貼り合わせ型
のＳｏ！基板を完全に、平面に、凹凸なく製造すること
は困難であるため、凹凸は存在するが、真空チャック等
を使用して保持することは可能であり、平面性が不良で
あることにもとづく欠点が軽減されている貼り合わせ型
のＳＯＩ基板を製造する方法を提供することを目的とし
、２枚の半導体基板のうちの少なくとも１枚の少なくと
も１表面に酸化半導体膜を形成し、該酸化半導体膜を介
して前記２枚の半導体基板を接触させながら、平板状加
熱器を使用して加熱して前記２枚の半導体基板を一体化
し、該一体化された前記２枚の半導体基板の組を構成す
る前記２枚の半導体基板の一方を１膜化してなすＳＯＩ
構造の半導体基板を製造する方法において、前記加熱工
程期間においては、前記薄膜化される半導体基板を薄膜
化されない半導体基板より低温に保つこと＼し、該加熱
・一体化工程終了後、前記平板状加熱器と直接接触して
いなかった半導体基板を薄膜化するように構成される。
ＳＯＩ基板を製造する方法の改良に関し、貼り合わせ型
のＳｏ！基板を完全に、平面に、凹凸なく製造すること
は困難であるため、凹凸は存在するが、真空チャック等
を使用して保持することは可能であり、平面性が不良で
あることにもとづく欠点が軽減されている貼り合わせ型
のＳＯＩ基板を製造する方法を提供することを目的とし
、２枚の半導体基板のうちの少なくとも１枚の少なくと
も１表面に酸化半導体膜を形成し、該酸化半導体膜を介
して前記２枚の半導体基板を接触させながら、平板状加
熱器を使用して加熱して前記２枚の半導体基板を一体化
し、該一体化された前記２枚の半導体基板の組を構成す
る前記２枚の半導体基板の一方を１膜化してなすＳＯＩ
構造の半導体基板を製造する方法において、前記加熱工
程期間においては、前記薄膜化される半導体基板を薄膜
化されない半導体基板より低温に保つこと＼し、該加熱
・一体化工程終了後、前記平板状加熱器と直接接触して
いなかった半導体基板を薄膜化するように構成される。
〔産業上の利用分野］
本発明は、半導体基板の製造方法の改良に関する。特に
、絶縁物膜上に半導体膜が形成されている貼り合わせ型
のＳＯＩ基板を製造する方法の改良に関する。
、絶縁物膜上に半導体膜が形成されている貼り合わせ型
のＳＯＩ基板を製造する方法の改良に関する。
いわゆるＳＯ■基板を製造する方法の１種に、２枚のシ
リコンウェーハの少なくとも１枚を酸化して、その少な
くとも１方の表面に１ｎ以下の厚さ例えば厚さ０．５ｎ
の二酸化シリコン膜を形成し、これらの２枚のシリコン
ウェーハを、上記の二酸化シリコン膜が中間層になるよ
うに重ね合わせた状態で、８００〜１ 、２００°Ｃ程
度に加熱して２枚のシリコンウェーハを貼り合わせ、上
層のシリコンウェーハを研摩またはエツチング等して薄
膜化する貼り合わせ型のＳＯＩ基板の製造方法が知られ
ている。本発明は、この貼り合わせ型のＳＯＩ基板の製
造方法の改良である。
リコンウェーハの少なくとも１枚を酸化して、その少な
くとも１方の表面に１ｎ以下の厚さ例えば厚さ０．５ｎ
の二酸化シリコン膜を形成し、これらの２枚のシリコン
ウェーハを、上記の二酸化シリコン膜が中間層になるよ
うに重ね合わせた状態で、８００〜１ 、２００°Ｃ程
度に加熱して２枚のシリコンウェーハを貼り合わせ、上
層のシリコンウェーハを研摩またはエツチング等して薄
膜化する貼り合わせ型のＳＯＩ基板の製造方法が知られ
ている。本発明は、この貼り合わせ型のＳＯＩ基板の製
造方法の改良である。
上記の貼り合わせ型のＳＯＩ基板を製造する工程は、２
枚の半導体基板１．２のうちの少なくとも１枚の少なく
とも１表面に酸化半導体膜３を形成し、該酸化半導体膜
３を介して前記２枚の半導体基板１．２を接触させるよ
うにして、平板状加熱器４の上にｉ３１置して、２枚の
半導体基板１．２を一体化することが一般である。
枚の半導体基板１．２のうちの少なくとも１枚の少なく
とも１表面に酸化半導体膜３を形成し、該酸化半導体膜
３を介して前記２枚の半導体基板１．２を接触させるよ
うにして、平板状加熱器４の上にｉ３１置して、２枚の
半導体基板１．２を一体化することが一般である。
上記のようにして製造された貼り合わせ型のＳＯ■基板
には、平面性が必ずしも良好ではないという欠点がある
。つまり、上下いづれかの面が凸面となり、他の面が凹
面となる。
には、平面性が必ずしも良好ではないという欠点がある
。つまり、上下いづれかの面が凸面となり、他の面が凹
面となる。
この欠点は、半導体装置の製造工程においては意外に重
大である。
大である。
半導体装置の製造方法のうち、ウェーハエ程においては
、半導体ウェーハを真空チャック等を使用して保持する
必要があるが、半導体ウェーへの平面性が不良であるさ
、真空チャック等を使用して保持することが困難だから
である。
、半導体ウェーハを真空チャック等を使用して保持する
必要があるが、半導体ウェーへの平面性が不良であるさ
、真空チャック等を使用して保持することが困難だから
である。
本発明の目的は、この欠点を解消することにあり、貼り
合わせ型のＳＯＩ基板を完全に平面に、凹凸なく、製造
することは困難であるため、凹凸は存在するが、真空チ
ャック等を使用して保持することは可能であり、平面性
が不良であることにもとづく欠点が軽減されている貼り
合わせ型のＳＯＩ基板を製造する方法を提供することに
ある。
合わせ型のＳＯＩ基板を完全に平面に、凹凸なく、製造
することは困難であるため、凹凸は存在するが、真空チ
ャック等を使用して保持することは可能であり、平面性
が不良であることにもとづく欠点が軽減されている貼り
合わせ型のＳＯＩ基板を製造する方法を提供することに
ある。
て問題点を解決するための手段〕
上記の目的は、２枚の半導体基板（１）、（２）のうち
の少なくとも１枚の少なくとも１表面に酸化半導体膜（
３）を形成し、該酸化半導体膜（３）を介して前記２枚
の半導体基板（１）、（２）を接触させながら加熱して
前記２枚の半導体基板（１）、（２）を一体化し、 該
一体化された前記２枚の半導体基Ｆｉ（１）、（２）の
組を構成する前記２枚の半導体基板（１）、（２）の一
方を薄膜化してなすＳＯＩ構造の半導体基板を製造する
方法において、前記加熱工程期間においては、前記薄膜
化される半導体基板（１）、（２）を薄膜化されない半
導体基板（２）、（１）より低温に保つことによって達
成される。
の少なくとも１枚の少なくとも１表面に酸化半導体膜（
３）を形成し、該酸化半導体膜（３）を介して前記２枚
の半導体基板（１）、（２）を接触させながら加熱して
前記２枚の半導体基板（１）、（２）を一体化し、 該
一体化された前記２枚の半導体基Ｆｉ（１）、（２）の
組を構成する前記２枚の半導体基板（１）、（２）の一
方を薄膜化してなすＳＯＩ構造の半導体基板を製造する
方法において、前記加熱工程期間においては、前記薄膜
化される半導体基板（１）、（２）を薄膜化されない半
導体基板（２）、（１）より低温に保つことによって達
成される。
なお、前記の加熱工程は、前記２枚の半導体基板（１）
、（２）の組を平板状加熱器（４）上にＲ置してなすこ
と＼し、該加熱・一体化工程終了後、前記平板状加熱器
（４）と直接接触していなかった半導体基板（２）、（
１）を薄膜化することへすることが現実的である。
、（２）の組を平板状加熱器（４）上にＲ置してなすこ
と＼し、該加熱・一体化工程終了後、前記平板状加熱器
（４）と直接接触していなかった半導体基板（２）、（
１）を薄膜化することへすることが現実的である。
真空チャック５の基本的構造は、第２図に示すように、
その表面に多数の細孔を設けるか、または、同心円状の
溝を設けているが、ウェーハ１．２が平板でないとその
全面において接触せず特に、周辺部５１のみが半導体ウ
ェーハ１または２と接触し、その中央部５２は、真空ポ
ンプＰをもって真空化されている。そして、ウェーハプ
ロセスの処理は、真空チャック５に保持されてはいない
側１１の面になされる。
その表面に多数の細孔を設けるか、または、同心円状の
溝を設けているが、ウェーハ１．２が平板でないとその
全面において接触せず特に、周辺部５１のみが半導体ウ
ェーハ１または２と接触し、その中央部５２は、真空ポ
ンプＰをもって真空化されている。そして、ウェーハプ
ロセスの処理は、真空チャック５に保持されてはいない
側１１の面になされる。
したがって、半導体ウェーハがＳＯＩ基板である場合は
、第３図に示すように、絶縁物層６側が半導体層側７よ
り縮少して、絶縁物１１６側に凹の形状であれば、真空
チャンク５に保持されることは可能であり、平面性不良
にもとづく欠点は大い゛ に軽減される。
、第３図に示すように、絶縁物層６側が半導体層側７よ
り縮少して、絶縁物１１６側に凹の形状であれば、真空
チャンク５に保持されることは可能であり、平面性不良
にもとづく欠点は大い゛ に軽減される。
以下、図面を参照しつ＼、本発明の一実施例に係る、半
導体装置の製造方法について説明する。
導体装置の製造方法について説明する。
第１ａ図参照
厚さが５００ｎ程度のシリコン基板１と厚さが５００ｎ
程度のシリコン基板２の少なくとも一方の表面暮酸化し
てその面に厚さ０．５ｎ程度の二酸化シリコシＪｌＩ３
を形成する。
程度のシリコン基板２の少なくとも一方の表面暮酸化し
てその面に厚さ０．５ｎ程度の二酸化シリコシＪｌＩ３
を形成する。
この工程は、１，１００°Ｃにおいて約１時間スチーム
酸化法を実行すればよい。
酸化法を実行すればよい。
第１ｂ図参照
上記のシリコン基板１．２を、図示するように、二酸化
シリコン膜３が互いに接触するように積み重ねて、平板
状加熱器４上にｉａ置して不活性ガス中または真空中で
、５００〜１ 、２００°Ｃに加熱して、上記２枚のシ
リコン基板１．２を二酸化シリコン膜３を介して貼り合
わせる。
シリコン膜３が互いに接触するように積み重ねて、平板
状加熱器４上にｉａ置して不活性ガス中または真空中で
、５００〜１ 、２００°Ｃに加熱して、上記２枚のシ
リコン基板１．２を二酸化シリコン膜３を介して貼り合
わせる。
このとき、加熱・一体化される２枚の半導体基板１．２
のうち、平板状加熱器４上に直接接触している基Ｆｉ１
．２が高温になり直接接触していない基板２、ｌがいく
らか低温になるが、２枚の半導体基板１．２と平板状加
熱器４との接触面は平面である（２枚の半導体基板１．
２と平板状加熱器４とは全面において接触する）。
のうち、平板状加熱器４上に直接接触している基Ｆｉ１
．２が高温になり直接接触していない基板２、ｌがいく
らか低温になるが、２枚の半導体基板１．２と平板状加
熱器４との接触面は平面である（２枚の半導体基板１．
２と平板状加熱器４とは全面において接触する）。
第１Ｃ図参照
一体化されたシリコン基板１・３・２を平板状加熱器４
から取り外せば、一体化されたシリコン基板１・３・２
の温度は均衡するから、図示するように、図において下
方に凹となる。
から取り外せば、一体化されたシリコン基板１・３・２
の温度は均衡するから、図示するように、図において下
方に凹となる。
第１ｄ図再参照−
次に、ケミカルメカニカル研磨法、エツチング法等を使
用して、図において上層となるシリコン基板１．２を薄
膜化する。
用して、図において上層となるシリコン基板１．２を薄
膜化する。
以上の工程をもって製造された貼り合わせ型の５ＯＩ７
！Ｅ板は、素子が形成される面の側が凸であり、真空チ
ャックによって保持される面が凹であるから、真空チャ
ックによって保持されることができる。
！Ｅ板は、素子が形成される面の側が凸であり、真空チ
ャックによって保持される面が凹であるから、真空チャ
ックによって保持されることができる。
以上説明せるとおり、本発明に係る半導体装置の製造方
法をもって製造方法をもって製造された貼り合わせ型の
ＳＯＩ基板は、素子が形成される面の側が凸であり、真
空チャンクによって保持される面が凹であるから、真空
チャックによって保持されることができる。もし、逆に
素子が形成される面の側が凹であると、真空チャックに
よって保持される面が凸部が真空チャックの中央部に接
触して周辺部に空隙ができて真空チャックされないが、
本発明の場合、真空チャックの周辺部は確実に閉塞され
るからである。
法をもって製造方法をもって製造された貼り合わせ型の
ＳＯＩ基板は、素子が形成される面の側が凸であり、真
空チャンクによって保持される面が凹であるから、真空
チャックによって保持されることができる。もし、逆に
素子が形成される面の側が凹であると、真空チャックに
よって保持される面が凸部が真空チャックの中央部に接
触して周辺部に空隙ができて真空チャックされないが、
本発明の場合、真空チャックの周辺部は確実に閉塞され
るからである。
第１ａ〜ＩＣ図は、本発明の一実施例に係るＳＯＩ基板
の製造方法の工程図である。 第１ｄ図は、本発明の一実施例に係るＳＯＩ基板の製造
方法を実施して製造した貼り合わせ型のＳＯＩ基板の断
面図である。 第２図は、半導体基板が真空チャックに保持されている
状態を示す説明図である。 第３図は、本発明の一実施例に係るＳｏ１基板の製造方
法を実施して製造したＳＯＩ基板の効果を説明する説明
図である。 ｌ、２・・・半導体基板（シリコン基板）、３・・・酸
化半導体膜（二酸化シリコン膜）、４・・・平板状加熱
器、 ５・・・真空チャック、 ５１・・・真空チャックの周辺部、 ５２・・・真空チャックの中心部、 ６・・・絶縁物、 ７・・・半導体層。
の製造方法の工程図である。 第１ｄ図は、本発明の一実施例に係るＳＯＩ基板の製造
方法を実施して製造した貼り合わせ型のＳＯＩ基板の断
面図である。 第２図は、半導体基板が真空チャックに保持されている
状態を示す説明図である。 第３図は、本発明の一実施例に係るＳｏ１基板の製造方
法を実施して製造したＳＯＩ基板の効果を説明する説明
図である。 ｌ、２・・・半導体基板（シリコン基板）、３・・・酸
化半導体膜（二酸化シリコン膜）、４・・・平板状加熱
器、 ５・・・真空チャック、 ５１・・・真空チャックの周辺部、 ５２・・・真空チャックの中心部、 ６・・・絶縁物、 ７・・・半導体層。
Claims (1)
- 【特許請求の範囲】 ［１］２枚の半導体基板（１）、（２）のうちの少なく
とも１枚の少なくとも１表面に酸化半導体膜（３）を形
成し、 該酸化半導体膜（３）を介して前記２枚の半導体基板（
１）、（２）を接触させながら加熱して前記２枚の半導
体基板（１）、（２）を一体化し、該一体化された前記
２枚の半導体基板（１）、（２）の組を構成する前記２
枚の半導体基板（１）、（２）の一方を薄膜化してなす ＳＯＩ構造の半導体基板を製造する方法において、 前記加熱工程期間においては、前記薄膜化される半導体
基板（１）、（２）を薄膜化されない半導体基板（２）
、（１）より低温に保つ ことを特徴とする半導体基板の製造方法。 ［２］前記加熱工程は、前記２枚の半導体基板（１）、
（２）の組を平板状加熱器（４）上に載置してなすこと
ゝし、該加熱・一体化工程終了後、前記平板状加熱器（
４）と直接接触していなかった半導体基板（２）、（１
）を薄膜化する ことを特徴とする特許請求の範囲第１項記載の半導体基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27193687A JPH01115142A (ja) | 1987-10-29 | 1987-10-29 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27193687A JPH01115142A (ja) | 1987-10-29 | 1987-10-29 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01115142A true JPH01115142A (ja) | 1989-05-08 |
Family
ID=17506905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27193687A Pending JPH01115142A (ja) | 1987-10-29 | 1987-10-29 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01115142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350817A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | Ｓｏｉ基板の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120045A (ja) * | 1985-11-20 | 1987-06-01 | Fujitsu Ltd | 平板接着方法 |
-
1987
- 1987-10-29 JP JP27193687A patent/JPH01115142A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120045A (ja) * | 1985-11-20 | 1987-06-01 | Fujitsu Ltd | 平板接着方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350817A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | Ｓｏｉ基板の製造方法 |
| JPH0824100B2 (ja) * | 1989-07-19 | 1996-03-06 | 富士通株式会社 | Ｓｏｉ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH09252100A (ja) | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPH0745485A (ja) | 接着半導体基板の製造方法 | |
| JP2561735B2 (ja) | 液晶表示装置の製造方法 | |
| JPH01115142A (ja) | 半導体基板の製造方法 | |
| KR970012965A (ko) | Soi 웨이퍼 및 그의 제조 방법 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH08274286A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JP3996557B2 (ja) | 半導体接合ウエーハの製造方法 | |
| JPS62264864A (ja) | 基体の研摩方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JPH03104224A (ja) | 半導体装置の製造方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| JPH05152427A (ja) | 半導体装置の製造方法 | |
| JPH0342814A (ja) | 半導体基板の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 |