JPH09293845A - Ｓｏｉウェ−ハおよびその製造方法 - Google Patents
Ｓｏｉウェ−ハおよびその製造方法Info
- Publication number
- JPH09293845A JPH09293845A JP13072596A JP13072596A JPH09293845A JP H09293845 A JPH09293845 A JP H09293845A JP 13072596 A JP13072596 A JP 13072596A JP 13072596 A JP13072596 A JP 13072596A JP H09293845 A JPH09293845 A JP H09293845A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- gettering
- active layer
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 title 1
- 238000005247 gettering Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 73
- 239000002344 surface layer Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 239000000356 contaminant Substances 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000011109 contamination Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 汚染を再放出するおそれがないＳＯＩウェー
ハを提供する。ＳＯＩウェーハの反りを低減する。ゲッ
タリング層を備えたＳＯＩウェーハの製造を容易に行
う。ゲッタリングサイトを十分に確保することができた
ＳＯＩウェーハおよびその製造方法を提供する。 【解決手段】 支持基盤用ウェーハＢ表面にゲッタリン
グ層Ｇを形成し、表面を平坦化する。絶縁膜を介して活
性層用ウェーハＡに張り合わせる。ゲッタリング層Ｇが
絶縁層に接しているため、間にＤＺ（ｄｅｎｕｄｅｄ−
ｚｏｎｅ）を介した場合に比して活性層表面汚染を低減
できる。ゲッタリング層は充分なゲッタリング能力を発
揮できる。その製造も容易である。シリコンウェーハは
ポリシリコン層に比べて研磨が容易だから反りも少な
い。後工程でのゲッタリング層からの汚染の再放出を防
げる。
ハを提供する。ＳＯＩウェーハの反りを低減する。ゲッ
タリング層を備えたＳＯＩウェーハの製造を容易に行
う。ゲッタリングサイトを十分に確保することができた
ＳＯＩウェーハおよびその製造方法を提供する。 【解決手段】 支持基盤用ウェーハＢ表面にゲッタリン
グ層Ｇを形成し、表面を平坦化する。絶縁膜を介して活
性層用ウェーハＡに張り合わせる。ゲッタリング層Ｇが
絶縁層に接しているため、間にＤＺ（ｄｅｎｕｄｅｄ−
ｚｏｎｅ）を介した場合に比して活性層表面汚染を低減
できる。ゲッタリング層は充分なゲッタリング能力を発
揮できる。その製造も容易である。シリコンウェーハは
ポリシリコン層に比べて研磨が容易だから反りも少な
い。後工程でのゲッタリング層からの汚染の再放出を防
げる。
Description
【０００１】
【発明の属する技術分野】この発明はゲッタリング能力
を有するＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａ
ｔｏｒ）ウェーハおよびその製造方法に関する。
を有するＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａ
ｔｏｒ）ウェーハおよびその製造方法に関する。
【０００２】
【従来の技術】従来のこの種のイントリンシックゲッタ
リング層を有するＳＯＩウェーハとしては以下のものが
知られていた。すなわち、活性層ウェーハと支持基盤ウ
ェーハとの間に絶縁膜を介してポリシリコン層を挟んで
いた。張り合わせ後のＳＯＩウェーハにあっては、この
ポリシリコン層をゲッタリング層として活用していた。
リング層を有するＳＯＩウェーハとしては以下のものが
知られていた。すなわち、活性層ウェーハと支持基盤ウ
ェーハとの間に絶縁膜を介してポリシリコン層を挟んで
いた。張り合わせ後のＳＯＩウェーハにあっては、この
ポリシリコン層をゲッタリング層として活用していた。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＳＯＩウェーハでは、熱処理過程でポリシリ
コンの粒径が変化し、いったん捕獲した汚染を再放出し
てしまっていた。また、熱処理によりＳＯＩウェーハが
全体として反ってしまっていた。また、このポリシリコ
ン層を研磨することが困難であり、張り合わせＳＯＩウ
ェーハの作製に困難さが生じていた。さらに、形成され
たポリシリコン層の厚さは１〜２μｍ程度であって、ゲ
ッタリングサイトが少なくそのゲッタリング能力が低い
という問題もあった。
うな従来のＳＯＩウェーハでは、熱処理過程でポリシリ
コンの粒径が変化し、いったん捕獲した汚染を再放出し
てしまっていた。また、熱処理によりＳＯＩウェーハが
全体として反ってしまっていた。また、このポリシリコ
ン層を研磨することが困難であり、張り合わせＳＯＩウ
ェーハの作製に困難さが生じていた。さらに、形成され
たポリシリコン層の厚さは１〜２μｍ程度であって、ゲ
ッタリングサイトが少なくそのゲッタリング能力が低い
という問題もあった。
【０００４】
【発明の目的】そこで、この発明の目的は、汚染を再放
出するおそれがないＳＯＩウェーハを提供することであ
る。また、この発明の別の目的は、ＳＯＩウェーハの反
りを低減することである。また、この発明の目的は、ゲ
ッタリング層を備えたＳＯＩウェーハの製造を容易に行
うことである。さらに、この発明の目的は、ゲッタリン
グサイトを十分に確保することができたＳＯＩウェーハ
およびその製造方法を提供することである。
出するおそれがないＳＯＩウェーハを提供することであ
る。また、この発明の別の目的は、ＳＯＩウェーハの反
りを低減することである。また、この発明の目的は、ゲ
ッタリング層を備えたＳＯＩウェーハの製造を容易に行
うことである。さらに、この発明の目的は、ゲッタリン
グサイトを十分に確保することができたＳＯＩウェーハ
およびその製造方法を提供することである。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、デバイスが形成される活性層ウェーハ部と、活性層
ウェーハ部を支持する支持基盤ウェーハ部と、活性層ウ
ェーハ部と支持基盤ウェーハ部との間に介装された絶縁
層と、を有するＳＯＩウェーハにおいて、上記支持基盤
ウェーハ部の上記絶縁層に接する部分にゲッタリング層
を形成したＳＯＩウェーハである。
は、デバイスが形成される活性層ウェーハ部と、活性層
ウェーハ部を支持する支持基盤ウェーハ部と、活性層ウ
ェーハ部と支持基盤ウェーハ部との間に介装された絶縁
層と、を有するＳＯＩウェーハにおいて、上記支持基盤
ウェーハ部の上記絶縁層に接する部分にゲッタリング層
を形成したＳＯＩウェーハである。
【０００６】請求項２に記載の発明は、支持基盤用ウェ
ーハと活性層用ウェーハとを張り合わせることによりＳ
ＯＩウェーハを製造するＳＯＩウェーハの製造方法にお
いて、支持基盤用ウェーハの表層部にゲッタリング層を
形成する工程と、このゲッタリング層と活性層との間に
絶縁層を介在させて支持基盤用ウェーハと活性層用ウェ
ーハとを張り合わせる工程とを含むＳＯＩウェーハの製
造方法である。
ーハと活性層用ウェーハとを張り合わせることによりＳ
ＯＩウェーハを製造するＳＯＩウェーハの製造方法にお
いて、支持基盤用ウェーハの表層部にゲッタリング層を
形成する工程と、このゲッタリング層と活性層との間に
絶縁層を介在させて支持基盤用ウェーハと活性層用ウェ
ーハとを張り合わせる工程とを含むＳＯＩウェーハの製
造方法である。
【０００７】請求項３に記載の発明は、支持基盤用ウェ
ーハの表層部にＩＧ処理を施す工程と、この支持基盤用
ウェーハのＩＧ処理を施した表面層を研磨し平坦化する
工程と、この研磨した表面層を、絶縁膜を挟んで、活性
層用ウェーハの表面に重ね合わせることにより、支持基
盤用ウェーハと活性層用ウェーハとを張り合わせる工程
を含むＳＯＩウェーハの製造方法である。
ーハの表層部にＩＧ処理を施す工程と、この支持基盤用
ウェーハのＩＧ処理を施した表面層を研磨し平坦化する
工程と、この研磨した表面層を、絶縁膜を挟んで、活性
層用ウェーハの表面に重ね合わせることにより、支持基
盤用ウェーハと活性層用ウェーハとを張り合わせる工程
を含むＳＯＩウェーハの製造方法である。
【０００８】請求項４に記載の発明は、支持基盤用ウェ
ーハの表面にレーザ光を照射し、この支持基盤用ウェー
ハの所定深さ位置にゲッタリング層を形成する工程と、
このレーザ光を照射した支持基盤用ウェーハ表面を鏡面
研磨し、このゲッタリング層を露出させる工程と、この
ゲッタリング層に絶縁層を重ね合わせることにより、支
持基盤用ウェーハを活性層用ウェーハに張り合わせる工
程とを含むＳＯＩウェーハの製造方法である。
ーハの表面にレーザ光を照射し、この支持基盤用ウェー
ハの所定深さ位置にゲッタリング層を形成する工程と、
このレーザ光を照射した支持基盤用ウェーハ表面を鏡面
研磨し、このゲッタリング層を露出させる工程と、この
ゲッタリング層に絶縁層を重ね合わせることにより、支
持基盤用ウェーハを活性層用ウェーハに張り合わせる工
程とを含むＳＯＩウェーハの製造方法である。
【０００９】
【作用】この請求項１に記載の発明に係るＳＯＩウェー
ハにあっては、絶縁層に接してゲッタリング層が形成さ
れているため、絶縁層とゲッタリング層との間にＤＺ
（ｄｅｎｕｄｅｄ−ｚｏｎｅ）層を介在させた場合に比
較して活性層表面の汚染をより低減することができる。
ＤＺ層の幅が大きいほど活性層の汚染が増加するもので
ある。そして、この発明に係るＳＯＩウェーハではゲッ
タリング層は充分なゲッタリング能力を得ることができ
る。
ハにあっては、絶縁層に接してゲッタリング層が形成さ
れているため、絶縁層とゲッタリング層との間にＤＺ
（ｄｅｎｕｄｅｄ−ｚｏｎｅ）層を介在させた場合に比
較して活性層表面の汚染をより低減することができる。
ＤＺ層の幅が大きいほど活性層の汚染が増加するもので
ある。そして、この発明に係るＳＯＩウェーハではゲッ
タリング層は充分なゲッタリング能力を得ることができ
る。
【００１０】請求項２〜４に記載の発明にあっては、ゲ
ッタリング層を露出させ、かつ、この表面を平坦化した
後、所定の張り合わせを行う。この結果、ゲッタリング
能力が高いＳＯＩウェーハを容易に作製することができ
る。半導体ウェーハ、特にシリコンウェーハはポリシリ
コン層に比べて研磨が容易だからである。また、反りが
少ないＳＯＩウェーハを製造することができる。ポリシ
リコン層をゲッタリング層として使用していないからで
ある。また、その後の工程などでのゲッタリング層から
の汚染の再放出を防ぐことができる。
ッタリング層を露出させ、かつ、この表面を平坦化した
後、所定の張り合わせを行う。この結果、ゲッタリング
能力が高いＳＯＩウェーハを容易に作製することができ
る。半導体ウェーハ、特にシリコンウェーハはポリシリ
コン層に比べて研磨が容易だからである。また、反りが
少ないＳＯＩウェーハを製造することができる。ポリシ
リコン層をゲッタリング層として使用していないからで
ある。また、その後の工程などでのゲッタリング層から
の汚染の再放出を防ぐことができる。
【００１１】
【発明の実施の形態】以下、この発明の一実施例を図面
を参照して説明する。図１はこの発明の一実施例に係る
ＳＯＩウェーハを製造する各工程を順次示すその断面図
である。
を参照して説明する。図１はこの発明の一実施例に係る
ＳＯＩウェーハを製造する各工程を順次示すその断面図
である。
【００１２】まず、２枚のシリコンウェーハを準備す
る。例えばいずれも同一の条件で製造されたウェーハ
（６インチ・ＣＺ・ＰＷ）を準備する。一方のウェーハ
が支持基盤用ウェーハＢであり、他方が活性層用Ａとな
る。活性層用ウェーハＡの表面には所定の厚さにシリコ
ン酸化膜ＳｉＯ2を形成しておく。そして、支持基盤用
ウェーハＢの鏡面に所定条件でレーザ光を照射する。例
えば赤外レーザでその電源入力は（１００Ｖ×１０〜２
０Ａ）のものを用いる。この結果、このシリコンウェー
ハＢにはその表面から所定深さ範囲Ｇに一定のゲッタリ
ングサイトとなる欠陥（例えば酸素析出物）が形成され
ることとなる。同図（Ａ）はこの状態を示している。
る。例えばいずれも同一の条件で製造されたウェーハ
（６インチ・ＣＺ・ＰＷ）を準備する。一方のウェーハ
が支持基盤用ウェーハＢであり、他方が活性層用Ａとな
る。活性層用ウェーハＡの表面には所定の厚さにシリコ
ン酸化膜ＳｉＯ2を形成しておく。そして、支持基盤用
ウェーハＢの鏡面に所定条件でレーザ光を照射する。例
えば赤外レーザでその電源入力は（１００Ｖ×１０〜２
０Ａ）のものを用いる。この結果、このシリコンウェー
ハＢにはその表面から所定深さ範囲Ｇに一定のゲッタリ
ングサイトとなる欠陥（例えば酸素析出物）が形成され
ることとなる。同図（Ａ）はこの状態を示している。
【００１３】次に、所定の研磨機を用い、所定の条件
（例えば研磨剤としてはコロイダルシリカを用いる）で
このシリコンウェーハＢのレーザ光照射面を所定深さだ
け鏡面研磨する。少なくとも５μｍの研磨を行う。この
結果、シリコンウェーハ表面には平坦なゲッタリング層
が露出することとなる。同図（Ｂ）はこの状態を示して
いる。
（例えば研磨剤としてはコロイダルシリカを用いる）で
このシリコンウェーハＢのレーザ光照射面を所定深さだ
け鏡面研磨する。少なくとも５μｍの研磨を行う。この
結果、シリコンウェーハ表面には平坦なゲッタリング層
が露出することとなる。同図（Ｂ）はこの状態を示して
いる。
【００１４】次に、このゲッタリング層表面を、上記シ
リコン酸化膜に重ね合わせてシリコンウェーハＡ，Ｂ同
士を密着させる。室温、大気圧下で行う。同図（Ｃ）お
よび（Ｄ）はこの状態を示している。そして、この後所
定の張り合わせ熱処理を行う。例えば８００℃で加熱す
る。
リコン酸化膜に重ね合わせてシリコンウェーハＡ，Ｂ同
士を密着させる。室温、大気圧下で行う。同図（Ｃ）お
よび（Ｄ）はこの状態を示している。そして、この後所
定の張り合わせ熱処理を行う。例えば８００℃で加熱す
る。
【００１５】さらに、この後、活性層用ウェーハＡの表
面に所定の研削・研磨を施すことにより、所定のＳＯＩ
ウェーハを得るものである。同図（Ｅ）はこの状態を示
している。
面に所定の研削・研磨を施すことにより、所定のＳＯＩ
ウェーハを得るものである。同図（Ｅ）はこの状態を示
している。
【００１６】なお、ゲッタリング層の形成としては上記
レーザ光の照射に限らず、サンドブラスト法その他を用
いることができる。
レーザ光の照射に限らず、サンドブラスト法その他を用
いることができる。
【００１７】図２はこの発明の一実施例に係るＳＯＩウ
ェーハでのゲッタリング能力を説明するためのグラフで
ある。ポリシリコン層を介在させず、そのＤＺ幅が０μ
ｍ，１０μｍ，２０μｍ，３０μｍの場合のＳＯＩウェ
ーハをそれぞれ作製する。そして、各ウェーハ表面をＣ
ｕ汚染（１０13／ｃｍ2）した後、さらに１１００℃，
２時間での熱処理を行う。ここで、その表面のＣｕ濃度
を測定した結果を図２に示す。表面汚染の測定は公知方
法で行う。本発明に係るＤＺ幅が０μｍのＳＯＩウェー
ハのほうが、他のウェーハに比べてＣｕ汚染が低減され
ていることが明らかである。
ェーハでのゲッタリング能力を説明するためのグラフで
ある。ポリシリコン層を介在させず、そのＤＺ幅が０μ
ｍ，１０μｍ，２０μｍ，３０μｍの場合のＳＯＩウェ
ーハをそれぞれ作製する。そして、各ウェーハ表面をＣ
ｕ汚染（１０13／ｃｍ2）した後、さらに１１００℃，
２時間での熱処理を行う。ここで、その表面のＣｕ濃度
を測定した結果を図２に示す。表面汚染の測定は公知方
法で行う。本発明に係るＤＺ幅が０μｍのＳＯＩウェー
ハのほうが、他のウェーハに比べてＣｕ汚染が低減され
ていることが明らかである。
【００１８】図３はこの発明の一実施例に係るＳＯＩウ
ェーハの反りを説明するためのグラフである。上述の方
法で作製された本発明に係るＤＺ幅が０μｍのＳＯＩウ
ェーハのそりを、２μｍの厚さのポリシリコン層を介在
させた従来のＳＯＩウェーハのそれと比較すると、そり
が大幅に低減されていることは明らかである。また、本
発明に係るＳＯＩウェーハでレーザ照射に係るものの反
りについても、同様に従来比で大幅に低減されているこ
とが明らかである。
ェーハの反りを説明するためのグラフである。上述の方
法で作製された本発明に係るＤＺ幅が０μｍのＳＯＩウ
ェーハのそりを、２μｍの厚さのポリシリコン層を介在
させた従来のＳＯＩウェーハのそれと比較すると、そり
が大幅に低減されていることは明らかである。また、本
発明に係るＳＯＩウェーハでレーザ照射に係るものの反
りについても、同様に従来比で大幅に低減されているこ
とが明らかである。
【００１９】
【効果】この発明に係るＳＯＩウェーハにあっては、汚
染を再放出するおそれがない。また、ＳＯＩウェーハの
反りを低減することができる。また、ゲッタリング層を
備えたＳＯＩウェーハの製造を容易に行うことがきる。
さらに、ＳＯＩウェーハにおいてゲッタリングサイトを
十分に確保することができる。充分なゲッタリング能力
を備えたＳＯＩウェーハを製造することができる。
染を再放出するおそれがない。また、ＳＯＩウェーハの
反りを低減することができる。また、ゲッタリング層を
備えたＳＯＩウェーハの製造を容易に行うことがきる。
さらに、ＳＯＩウェーハにおいてゲッタリングサイトを
十分に確保することができる。充分なゲッタリング能力
を備えたＳＯＩウェーハを製造することができる。
【図１】この発明の一実施例に係るＳＯＩウェーハの製
造方法を示す図である。
造方法を示す図である。
【図２】この発明の一実施例に係るＳＯＩウェーハのゲ
ッタリング能力を示すグラフである。
ッタリング能力を示すグラフである。
【図３】この発明の一実施例に係るＳＯＩウェーハのそ
りを示すグラフである。
りを示すグラフである。
Ａ活性層用ウェーハ、 Ｂ 支持基板用ウェーハ、 Ｇゲッタリング層、 ＳｉＯ2 二酸化シリコン層（絶縁層）。
Claims (4)
- 【請求項１】 デバイスが形成される活性層ウェーハ部
と、活性層ウェーハ部を支持する支持基盤ウェーハ部
と、活性層ウェーハ部と支持基盤ウェーハ部との間に介
装された絶縁層と、を有するＳＯＩウェーハにおいて、 上記支持基盤ウェーハ部の上記絶縁層に接する部分にゲ
ッタリング層を形成したＳＯＩウェーハ。 - 【請求項２】 支持基盤用ウェーハと活性層用ウェーハ
とを張り合わせることによりＳＯＩウェーハを製造する
ＳＯＩウェーハの製造方法において、 支持基盤用ウェーハの表層部にゲッタリング層を形成す
る工程と、 このゲッタリング層と活性層との間に絶縁層を介在させ
て支持基盤用ウェーハと活性層用ウェーハとを張り合わ
せる工程とを含むＳＯＩウェーハの製造方法。 - 【請求項３】 支持基盤用ウェーハの表層部にＩＧ処理
を施す工程と、 この支持基盤用ウェーハのＩＧ処理を施した表面層を研
磨し平坦化する工程と、 この研磨した表面層を、絶縁膜を挟んで、活性層用ウェ
ーハの表面に重ね合わせることにより、支持基盤用ウェ
ーハと活性層用ウェーハとを張り合わせる工程を含むＳ
ＯＩウェーハの製造方法。 - 【請求項４】 支持基盤用ウェーハの表面にレーザ光を
照射し、この支持基盤用ウェーハの所定深さ位置にゲッ
タリング層を形成する工程と、 このレーザ光を照射した支持基盤用ウェーハ表面を鏡面
研磨し、このゲッタリング層を露出させる工程と、 このゲッタリング層に絶縁層を重ね合わせることによ
り、支持基盤用ウェーハを活性層用ウェーハに張り合わ
せる工程とを含むＳＯＩウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13072596A JP3570530B2 (ja) | 1996-04-26 | 1996-04-26 | Ｓｏｉウェーハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13072596A JP3570530B2 (ja) | 1996-04-26 | 1996-04-26 | Ｓｏｉウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293845A true JPH09293845A (ja) | 1997-11-11 |
| JP3570530B2 JP3570530B2 (ja) | 2004-09-29 |
Family
ID=15041146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13072596A Expired - Lifetime JP3570530B2 (ja) | 1996-04-26 | 1996-04-26 | Ｓｏｉウェーハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570530B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309950B1 (en) | 1998-08-04 | 2001-10-30 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
| US6423613B1 (en) | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
| WO2002097892A1 (fr) * | 2001-05-29 | 2002-12-05 | Nippon Steel Corporation | Substrat silicium sur isolant |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8531000B2 (en) | 2009-04-22 | 2013-09-10 | Panasonic Corporation | SOI wafer, method for producing same, and method for manufacturing semiconductor device |
| US8921914B2 (en) | 2005-07-20 | 2014-12-30 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| DE102014219648A1 (de) | 2014-09-29 | 2015-10-15 | Carl Zeiss Smt Gmbh | Verfahren zum Herstellen eines Spiegelelements |
-
1996
- 1996-04-26 JP JP13072596A patent/JP3570530B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309950B1 (en) | 1998-08-04 | 2001-10-30 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
| US6538330B1 (en) | 1998-08-04 | 2003-03-25 | Micron Technology, Inc. | Multilevel semiconductor-on-insulator structures and circuits |
| US6423613B1 (en) | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
| US6630713B2 (en) * | 1998-11-10 | 2003-10-07 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
| WO2002097892A1 (fr) * | 2001-05-29 | 2002-12-05 | Nippon Steel Corporation | Substrat silicium sur isolant |
| US7084459B2 (en) | 2001-05-29 | 2006-08-01 | Nippon Steel Corporation | SOI substrate |
| US8921914B2 (en) | 2005-07-20 | 2014-12-30 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7927975B2 (en) | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8389385B2 (en) | 2009-02-04 | 2013-03-05 | Micron Technology, Inc. | Semiconductor material manufacture |
| US8531000B2 (en) | 2009-04-22 | 2013-09-10 | Panasonic Corporation | SOI wafer, method for producing same, and method for manufacturing semiconductor device |
| DE102014219648A1 (de) | 2014-09-29 | 2015-10-15 | Carl Zeiss Smt Gmbh | Verfahren zum Herstellen eines Spiegelelements |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570530B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1635396B1 (en) | Laminated semiconductor substrate and process for producing the same | |
| JPH05251292A (ja) | 半導体装置の製造方法 | |
| JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
| JP2692659B2 (ja) | Ｓｏｉ基板および該ｓｏｉ基板の製造方法 | |
| KR20070055382A (ko) | 접합웨이퍼의 제조방법 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JPH09293845A (ja) | Ｓｏｉウェ−ハおよびその製造方法 | |
| JP5320954B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH1174208A (ja) | 半導体基板の製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| KR20080002485A (ko) | 본디드 ｓｏｉ 웨이퍼 제조방법 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4581349B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP5368001B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02170514A (ja) | 半導体装置製造のためのシリコンウェーハ相互接着方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000223679A (ja) | 半導体基板及びその製造方法 | |
| JPH0582633A (ja) | 貼りあわせ基体とその製造方法 | |
| JP2002134721A (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 | |
| JP5358159B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
| JP2796666B2 (ja) | Ｃｏｐを低減した張り合わせ半導体基板およびその製造方法 | |
| JP3951814B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000196048A (ja) | Ｓｏｉウェ―ハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |