JPH0824100B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH0824100B2 JPH0824100B2 JP1187984A JP18798489A JPH0824100B2 JP H0824100 B2 JPH0824100 B2 JP H0824100B2 JP 1187984 A JP1187984 A JP 1187984A JP 18798489 A JP18798489 A JP 18798489A JP H0824100 B2 JPH0824100 B2 JP H0824100B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon wafer
- soi substrate
- sio
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 ［概要］ SOI基板の平坦化形成方法に関し、 平坦なSOI基板を形成し、製造装置へのチャッキング
を可能にすることを目的とし、 SiO2膜を表面に形成した第１および第２からなる２枚
のシリコンウエハーを重ね合わせて前記SiO2膜を接着し
て一体化し、次いで、第２のシリコンウエハーを研削し
て薄い素子形成層に生成するSOI基板の製造方法におい
て、 前記第１のシリコンウエハーからなる厚い支持層側に
凸状になる形状（例えば、素子形成層になる第２のシリ
コンウエハー側からのみ加熱する）にして前記２枚のシ
リコンウエハーを接着し、次いで、前記第２のシリコン
ウエハーを薄い素子形成層に研削して基板全体が平坦化
するようにしたことを特徴とする。
を可能にすることを目的とし、 SiO2膜を表面に形成した第１および第２からなる２枚
のシリコンウエハーを重ね合わせて前記SiO2膜を接着し
て一体化し、次いで、第２のシリコンウエハーを研削し
て薄い素子形成層に生成するSOI基板の製造方法におい
て、 前記第１のシリコンウエハーからなる厚い支持層側に
凸状になる形状（例えば、素子形成層になる第２のシリ
コンウエハー側からのみ加熱する）にして前記２枚のシ
リコンウエハーを接着し、次いで、前記第２のシリコン
ウエハーを薄い素子形成層に研削して基板全体が平坦化
するようにしたことを特徴とする。
［産業上の利用分野］ 本発明はSOI基板の製造方法にかかり、特にSOI基板の
平坦化形成方法に関する。
平坦化形成方法に関する。
最近、SOI（Silicon On Insulator）構造の半導体装
置が注目されており、それは高速動作に有利な半導体装
置が作成できるからである。例えば、MOS−ICにおい
て、ソースあるいはドレイン領域と同程度の厚みの素子
形成シリコン層をもつたSOI基板を用いて、その薄いシ
リコン層に素子を形成すると、pn接合面の空乏層の拡が
りが抑制されて寄生容量が減少し、それだけ高速動作す
る高性能なICが得られる。
置が注目されており、それは高速動作に有利な半導体装
置が作成できるからである。例えば、MOS−ICにおい
て、ソースあるいはドレイン領域と同程度の厚みの素子
形成シリコン層をもつたSOI基板を用いて、その薄いシ
リコン層に素子を形成すると、pn接合面の空乏層の拡が
りが抑制されて寄生容量が減少し、それだけ高速動作す
る高性能なICが得られる。
しかし、そのようなSOI基板は高度に発達した半導体
製造装置に適用できることが重要な条件になる。
製造装置に適用できることが重要な条件になる。
［従来の技術と発明が解決しようとする課題］ さて、従前より著名なSOI構造の半導体基板に、SOS
（Silicon On Sapphire）基板が知られており、それは
サファイヤ基板上にシリコンをエピタキャシャル成長し
て、単結晶シリコン層を生成させた基板である。しか
し、サファイヤ基板は非常に高価であり、且つ、結晶格
子のミスマッチも生じてシリコン層に多数の結晶欠陥が
含有される。従つて、従来のシリコン基板（バルクシリ
コン）と比較すれば結晶品質が低い問題がある。
（Silicon On Sapphire）基板が知られており、それは
サファイヤ基板上にシリコンをエピタキャシャル成長し
て、単結晶シリコン層を生成させた基板である。しか
し、サファイヤ基板は非常に高価であり、且つ、結晶格
子のミスマッチも生じてシリコン層に多数の結晶欠陥が
含有される。従つて、従来のシリコン基板（バルクシリ
コン）と比較すれば結晶品質が低い問題がある。
一方、最近、ビームアニールして非結晶半導体層を単
結晶半導体層に変性するSOI基板が検討されているが、
このSOI基板は広い面積の非結晶層を完全に単結晶化す
ることが難しく、同様に結晶品質が余り良くない。
結晶半導体層に変性するSOI基板が検討されているが、
このSOI基板は広い面積の非結晶層を完全に単結晶化す
ることが難しく、同様に結晶品質が余り良くない。
そこで、結晶品質の良いSOI基板を得る方法として、
結晶品質の良いシリコンウエハー（バルクウエハー）を
SiO2膜（酸化シリコン膜）で接着して重ね合わせ、一方
を薄膜化して薄いシリコン層（例えば、0.5〜0.3μｍの
厚み）に生成し、それを素子形成層とする構造のSOI基
板が研究されている。第３図はそのSOI基板の断面図を
示しており、１′は支持層（一方のシリコンウエハ
ー）,2はSiO2膜,1″は薄いシリコン層（膜厚１μｍ以
下）である。
結晶品質の良いシリコンウエハー（バルクウエハー）を
SiO2膜（酸化シリコン膜）で接着して重ね合わせ、一方
を薄膜化して薄いシリコン層（例えば、0.5〜0.3μｍの
厚み）に生成し、それを素子形成層とする構造のSOI基
板が研究されている。第３図はそのSOI基板の断面図を
示しており、１′は支持層（一方のシリコンウエハ
ー）,2はSiO2膜,1″は薄いシリコン層（膜厚１μｍ以
下）である。
このようなSOI基板を製造するための従来の形成方法
の概要を説明すると、第４図（ａ）〜（ｃ）は従来の形
成方法の工程順断面図とその問題点を示す図である。
の概要を説明すると、第４図（ａ）〜（ｃ）は従来の形
成方法の工程順断面図とその問題点を示す図である。
第４図（ａ）参照；例えば、２枚の直径６インチφ，
厚さ600μｍのシリコンウエハー１′,1″を準備し、こ
れをスチーム酸素中で1100℃,1〜２時間程度加熱処理し
て表裏両面に膜厚１μｍ程度のSiO2膜２′,2″を生成す
る。
厚さ600μｍのシリコンウエハー１′,1″を準備し、こ
れをスチーム酸素中で1100℃,1〜２時間程度加熱処理し
て表裏両面に膜厚１μｍ程度のSiO2膜２′,2″を生成す
る。
第４図（ｂ）参照；次いで、その２枚のシリコンウエ
ハー１′,1″のそれぞれ片側のSiO2膜２′,2″を接触さ
せて、窒素または酸素雰囲気の加熱炉中で熱処理してSi
O2膜２（＝２′＋２″）を接合させる。
ハー１′,1″のそれぞれ片側のSiO2膜２′,2″を接触さ
せて、窒素または酸素雰囲気の加熱炉中で熱処理してSi
O2膜２（＝２′＋２″）を接合させる。
第４図（ｃ）参照；次いで、他方のシリコンウエハー
１″を研削し、更にポリッシュして薄いシリコン層１″
にし、また、一方のシリコンウエハー（シリコン支持
層）１′の裏面のSiO2膜２′を除いてSOI基板に仕上げ
る。
１″を研削し、更にポリッシュして薄いシリコン層１″
にし、また、一方のシリコンウエハー（シリコン支持
層）１′の裏面のSiO2膜２′を除いてSOI基板に仕上げ
る。
ところが、第４図（ｂ）に示す接着状態のままではシ
リコンウエハーやSiO2膜のストレスが平衡しており、そ
のため基板は平坦に保たれるが、次に、第４図（ｃ）に
示す工程で他方のシリコンウエハー１″を薄いシリコン
層１″に研削し、且つ、一方のシリコンウエハー（支持
層）１′の裏面のSiO2膜２′を除去してSOI基板に仕上
げると、内部ストレスの平衡が崩れてシリコンとSiO2膜
との熱膨張係数の差のために、第４図（ｃ）に示すよう
に薄いシリコン層１″側が凸状になるような反りの変形
が起きる。即ち、第４図（ｂ）に示すように、接着した
状態で高温に加熱したままではストレスはないが、その
状態で室温に冷却するとシリコンとSiO2膜との熱膨張係
数の差（SiO2の方がシリコンより１桁以上小さい）によ
つてストレスが内蔵される。しかし、その状態では平衡
が保たれて平坦化している。しかし、片方が研削されて
薄いシリコン層１″となり、その薄いシリコン層１″側
に厚いSiO2膜（厚さ約２μｍ）が存在すると、内蔵して
いたストレスのために厚い支持層１′側が大きく収縮し
て、SiO2膜は余り収縮しないために、薄いシリコン層
１″側が凸状になるような顕著な反りの変形が起きる。
リコンウエハーやSiO2膜のストレスが平衡しており、そ
のため基板は平坦に保たれるが、次に、第４図（ｃ）に
示す工程で他方のシリコンウエハー１″を薄いシリコン
層１″に研削し、且つ、一方のシリコンウエハー（支持
層）１′の裏面のSiO2膜２′を除去してSOI基板に仕上
げると、内部ストレスの平衡が崩れてシリコンとSiO2膜
との熱膨張係数の差のために、第４図（ｃ）に示すよう
に薄いシリコン層１″側が凸状になるような反りの変形
が起きる。即ち、第４図（ｂ）に示すように、接着した
状態で高温に加熱したままではストレスはないが、その
状態で室温に冷却するとシリコンとSiO2膜との熱膨張係
数の差（SiO2の方がシリコンより１桁以上小さい）によ
つてストレスが内蔵される。しかし、その状態では平衡
が保たれて平坦化している。しかし、片方が研削されて
薄いシリコン層１″となり、その薄いシリコン層１″側
に厚いSiO2膜（厚さ約２μｍ）が存在すると、内蔵して
いたストレスのために厚い支持層１′側が大きく収縮し
て、SiO2膜は余り収縮しないために、薄いシリコン層
１″側が凸状になるような顕著な反りの変形が起きる。
その反りの大きさは直径６インチφ、厚さ600μｍの
シリコンウエハーで、SiO2膜の厚さが２μｍのときに約
70〜80μｍの反りに達する。そうすると、IC,LSIを製造
するためのウエハープロセスにおいて、製造装置にSOI
基板がチャッキング（SOI基板の裏面を真空吸着するこ
と）できないという問題が起こる。
シリコンウエハーで、SiO2膜の厚さが２μｍのときに約
70〜80μｍの反りに達する。そうすると、IC,LSIを製造
するためのウエハープロセスにおいて、製造装置にSOI
基板がチャッキング（SOI基板の裏面を真空吸着するこ
と）できないという問題が起こる。
本発明はそのような問題点を解消させて、平坦なSOI
基板を形成し、製造装置へのチャッキングを可能にする
ことを目的としたSOI基板の製造方法を提案するもので
ある。
基板を形成し、製造装置へのチャッキングを可能にする
ことを目的としたSOI基板の製造方法を提案するもので
ある。
［課題を解決するための手段］ その課題は、SiO2膜を表面に形成した第１および第２
からなる２枚のシリコンウエハーを重ね合わせて前記Si
O2膜を接着して一体化し、次いで、第２のシリコンウエ
ハーを研削して薄い素子形成層に生成するSOI基板の製
造方法において、前記第１のシリコンウエハーからなる
厚い支持層側に凸状になる形状（例えば、素子形成層に
なる第２のシリコンウエハー側からのみ加熱する）にし
て前記２枚のシリコンウエハーを接着し、次いで、前記
第２のシリコンウエハーを薄い素子形成層に研削して基
板全体が平坦化するようにしたSOI基板の製造方法によ
つて解決される。
からなる２枚のシリコンウエハーを重ね合わせて前記Si
O2膜を接着して一体化し、次いで、第２のシリコンウエ
ハーを研削して薄い素子形成層に生成するSOI基板の製
造方法において、前記第１のシリコンウエハーからなる
厚い支持層側に凸状になる形状（例えば、素子形成層に
なる第２のシリコンウエハー側からのみ加熱する）にし
て前記２枚のシリコンウエハーを接着し、次いで、前記
第２のシリコンウエハーを薄い素子形成層に研削して基
板全体が平坦化するようにしたSOI基板の製造方法によ
つて解決される。
［作用］ 即ち、本発明は、研削して基板全体が平坦化するよう
に、予め第１のシリコンウエハーからなる厚い支持層側
に凸状になる形状に湾曲させて接着（接合）するもので
ある。そうすると、研削して出来上つたSOI基板は平坦
になる。
に、予め第１のシリコンウエハーからなる厚い支持層側
に凸状になる形状に湾曲させて接着（接合）するもので
ある。そうすると、研削して出来上つたSOI基板は平坦
になる。
［実施例］ 以下、図面を参照して実施例によつて詳細に説明す
る。第１図（ａ）〜（ｃ）は本発明にかかる形成方法の
工程順断面図を示しており、順を追つて説明すると、 第１図（ａ）参照;2枚の直径６インチφ，厚さ600μ
ｍの第１のシリコンウエハー11,第２のシリコンウエハ
ー12をスチーム酸素中で1100℃,1〜２時間程度加熱処理
して表裏両面にそれぞれ膜厚１μｍ程度のSiO2膜21,22
を生成する。
る。第１図（ａ）〜（ｃ）は本発明にかかる形成方法の
工程順断面図を示しており、順を追つて説明すると、 第１図（ａ）参照;2枚の直径６インチφ，厚さ600μ
ｍの第１のシリコンウエハー11,第２のシリコンウエハ
ー12をスチーム酸素中で1100℃,1〜２時間程度加熱処理
して表裏両面にそれぞれ膜厚１μｍ程度のSiO2膜21,22
を生成する。
第１図（ｂ）参照；次いで、その第１のシリコンウエ
ハー11,第２のシリコンウエハー12を重ね合わせて相互
のSiO2膜21,22を接触させた状態とし、その際、第１の
シリコンウエハー11（厚いシリコン支持層）側に凸状に
なる形状に湾曲させる。
ハー11,第２のシリコンウエハー12を重ね合わせて相互
のSiO2膜21,22を接触させた状態とし、その際、第１の
シリコンウエハー11（厚いシリコン支持層）側に凸状に
なる形状に湾曲させる。
その湾曲には、例えば、第２図に示す変形方法の例図
のように、第２のシリコンウエハー12側にヒータＨを配
置して、ヒータ温度を800℃程度あるいはそれ以上に加
熱し、第１のシリコンウエハー11側は加熱しないで温度
差を与えて接着する。その後に冷却すると、第１のシリ
コンウエハー11側に凸状に30μｍ以上の反りが発生す
る。
のように、第２のシリコンウエハー12側にヒータＨを配
置して、ヒータ温度を800℃程度あるいはそれ以上に加
熱し、第１のシリコンウエハー11側は加熱しないで温度
差を与えて接着する。その後に冷却すると、第１のシリ
コンウエハー11側に凸状に30μｍ以上の反りが発生す
る。
更に、窒素または酸素雰囲気の加熱炉中で1000〜1200
℃,1〜３時間熱処理してSiO2膜20（＝21＋22）を強く接
合させる。
℃,1〜３時間熱処理してSiO2膜20（＝21＋22）を強く接
合させる。
第１図（ｃ）参照；次いで、第２のシリコンウエハー
12を研削し、更にポリッシュして薄いシリコン層12（膜
厚0.5〜0.2μｍ）にし、且つ、第１のシリコンウエハー
（支持層）11の裏面のSiO2膜21を除去してSOI基板に仕
上げる。そうすれば、研削後のSOI基板の反りは30μｍ
以下に減少する。
12を研削し、更にポリッシュして薄いシリコン層12（膜
厚0.5〜0.2μｍ）にし、且つ、第１のシリコンウエハー
（支持層）11の裏面のSiO2膜21を除去してSOI基板に仕
上げる。そうすれば、研削後のSOI基板の反りは30μｍ
以下に減少する。
これは従来のSOI基板の反り70〜80μｍより大幅に小
さく、そのために、製造装置へのチャッキング不良がな
くなる。
さく、そのために、製造装置へのチャッキング不良がな
くなる。
上記例は１μｍ程度のSiO2膜21,22を形成した実施例
によつて説明しているが、SiO2膜の膜厚によつて反りの
程度が異なり、膜厚が厚くなるほど反りは大きくなる。
そのために、SiO2膜の膜厚を勘案して予め与える変形量
を決めることが重要になる。目安として、直径６インチ
程度のシリコンウエハーでは膜厚0.5μｍ以上のSiO2膜
を生成すると湾曲量は30μｍ以上が必要になる。
によつて説明しているが、SiO2膜の膜厚によつて反りの
程度が異なり、膜厚が厚くなるほど反りは大きくなる。
そのために、SiO2膜の膜厚を勘案して予め与える変形量
を決めることが重要になる。目安として、直径６インチ
程度のシリコンウエハーでは膜厚0.5μｍ以上のSiO2膜
を生成すると湾曲量は30μｍ以上が必要になる。
且つ、上記の厚い支持層側に凸状形状に湾曲する方法
は、第２図のように第２のシリコンウエハー側から加熱
する方法だけでなく、更にその他の方法も考えられる。
は、第２図のように第２のシリコンウエハー側から加熱
する方法だけでなく、更にその他の方法も考えられる。
［発明の効果］ 以上の説明から明らかなように、本発明によれば変形
の少ない平坦なSOI基板が得られて、支障なくウエハー
プロセスを処理することができ、製造歩留が改善され
て、その量産化，コストダウンに大きく寄与するもので
ある。
の少ない平坦なSOI基板が得られて、支障なくウエハー
プロセスを処理することができ、製造歩留が改善され
て、その量産化，コストダウンに大きく寄与するもので
ある。
第１図（ａ）〜（ｃ）は本発明にかかる形成方法の工程
断面図、 第２図は変形方法の例図、 第３図はSOI基板の断面図、 第４図（ａ）〜（ｃ）は従来のSOI基板の形成方法の工
程断面図とその問題点を示す図である。 図において、 11は第１のシリコンウエハー、または、支持層、12は第
２のシリコンウエハー、または、薄いシリコン層、20,2
1,22はSiO2膜、Ｈはヒータ、を示している。
断面図、 第２図は変形方法の例図、 第３図はSOI基板の断面図、 第４図（ａ）〜（ｃ）は従来のSOI基板の形成方法の工
程断面図とその問題点を示す図である。 図において、 11は第１のシリコンウエハー、または、支持層、12は第
２のシリコンウエハー、または、薄いシリコン層、20,2
1,22はSiO2膜、Ｈはヒータ、を示している。
Claims (1)
- 【請求項１】SiO2膜を表面に形成した第１および第２か
らなる２枚のシリコンウエハーを重ね合わせて前記SiO2
膜を接着して一体化し、次いで、第２のシリコンウエハ
ーを研削して薄い素子形成層に生成するSOI基板の製造
方法において、 前記第１のシリコンウエハー側に凸状になる形状にして
前記２枚のシリコンウエハーを接着し、次いで、前記第
２のシリコンウエハーを薄い素子形成層に研削して基板
全体が平坦化するようにしたことを特徴とするSOI基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187984A JPH0824100B2 (ja) | 1989-07-19 | 1989-07-19 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187984A JPH0824100B2 (ja) | 1989-07-19 | 1989-07-19 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350817A JPH0350817A (ja) | 1991-03-05 |
| JPH0824100B2 true JPH0824100B2 (ja) | 1996-03-06 |
Family
ID=16215584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187984A Expired - Lifetime JPH0824100B2 (ja) | 1989-07-19 | 1989-07-19 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824100B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| JP3378135B2 (ja) * | 1996-02-02 | 2003-02-17 | 三菱電機株式会社 | 半導体装置とその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182737A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6169135A (ja) * | 1984-09-13 | 1986-04-09 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01115142A (ja) * | 1987-10-29 | 1989-05-08 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPH01169917A (ja) * | 1987-12-24 | 1989-07-05 | Fujitsu Ltd | ウェーハの接着方法 |
-
1989
- 1989-07-19 JP JP1187984A patent/JPH0824100B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182737A (ja) * | 1984-02-29 | 1985-09-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6169135A (ja) * | 1984-09-13 | 1986-04-09 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01115142A (ja) * | 1987-10-29 | 1989-05-08 | Fujitsu Ltd | 半導体基板の製造方法 |
| JPH01169917A (ja) * | 1987-12-24 | 1989-07-05 | Fujitsu Ltd | ウェーハの接着方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0350817A (ja) | 1991-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812405B2 (ja) | 半導体基板の製造方法 | |
| JP2856030B2 (ja) | 結合ウエーハの製造方法 | |
| JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH07118505B2 (ja) | 誘電体分離基板の製造方法 | |
| US8709911B2 (en) | Method for producing SOI substrate and SOI substrate | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0824100B2 (ja) | Ｓｏｉ基板の製造方法 | |
| WO2015074480A1 (zh) | 边缘光滑的半导体衬底的制备方法 | |
| JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPH03250615A (ja) | 接合ウエーハの製造方法 | |
| JP2609198B2 (ja) | 半導体基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0395912A (ja) | 半導体基板の製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6386450A (ja) | 半導体素子形成用基板の製造方法 | |
| JPS63226914A (ja) | 半導体装置の製造方法 | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0810672B2 (ja) | 平板の接着方法 | |
| JPH05160087A (ja) | 半導体基板の製造方法 | |
| JPH0294415A (ja) | 基板の作成方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 |