JPS6169135A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6169135A JPS6169135A JP19070684A JP19070684A JPS6169135A JP S6169135 A JPS6169135 A JP S6169135A JP 19070684 A JP19070684 A JP 19070684A JP 19070684 A JP19070684 A JP 19070684A JP S6169135 A JPS6169135 A JP S6169135A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- glass
- spin
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000011521 glass Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 230000001476 alcoholic effect Effects 0.000 abstract 1
- 239000002904 solvent Substances 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000005456 alcohol based solvent Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はウェハ状の半導体基板を用いた半導体装置の製
造方法に関する。
造方法に関する。
半導体の製造工程において膜の堆積工種、特にＣＶＤ法
（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔ
ｉｏｎ）は重要かつ不可欠な工程である。
（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔ
ｉｏｎ）は重要かつ不可欠な工程である。
しかし、このＣＶＤ法は第３図に示すように、膜（３１
）の堆積後の熱処理や空気中の水分吸収などにより膜中
に張力や゛圧縮力が発生し、基板（３２）が反る。応力
が大きい場合には基板上に欠陥即ち、転位や結晶すべり
（３５）が発生し、その後の工程に影響を及ぼし、半導
体装置の電気的信頼性の低下につながる。ｔた堆積膜に
割れ（３３）やハガレ（３４）を生じることもある。
）の堆積後の熱処理や空気中の水分吸収などにより膜中
に張力や゛圧縮力が発生し、基板（３２）が反る。応力
が大きい場合には基板上に欠陥即ち、転位や結晶すべり
（３５）が発生し、その後の工程に影響を及ぼし、半導
体装置の電気的信頼性の低下につながる。ｔた堆積膜に
割れ（３３）やハガレ（３４）を生じることもある。
この様な応力発生による基板の反りを防止する方法とし
ては従来、（ａ）堆積の反応条件を適切に選択すること
により本質的に堆積膜の発生する応力を減少させる。（
ｂ）裏面にも同時にあるいは別途、堆積膜を形成する。
ては従来、（ａ）堆積の反応条件を適切に選択すること
により本質的に堆積膜の発生する応力を減少させる。（
ｂ）裏面にも同時にあるいは別途、堆積膜を形成する。
などの方法が取られてきた。
しかし、（ａ）の場合、反応条件が大きく制約を受ける
。一般に堆積速度を遅くすることが多゛〈、生産性が落
ちる。また（ｂ）の場合、堆積装置の構造上、・同時に
堆積することが不可能な物もあり、２倍以上の時間とコ
ストを要す。
。一般に堆積速度を遅くすることが多゛〈、生産性が落
ちる。また（ｂ）の場合、堆積装置の構造上、・同時に
堆積することが不可能な物もあり、２倍以上の時間とコ
ストを要す。
本発明は上述した従来方法の問題点を改良し。
基板を堆積膜の応力から保護し得る製法を提供すること
を目的とする。
を目的とする。
即ち本発明は、半導体装置をウェハ状の基板上に形成す
るにあた）、基板の裏面にスピン・オン・ガラス（以下
Ｓ、０．Ｇ、と略する）、即ち二酸化硅素をアルコール
系溶媒等Ｊ／ｃ溶解させ次液体を塗布したのち、基板表
面に堆積膜を形成し、堆積膜の発生する応力を８．０．
Ｇ、の発生する応力で打消すことを骨子とする。
るにあた）、基板の裏面にスピン・オン・ガラス（以下
Ｓ、０．Ｇ、と略する）、即ち二酸化硅素をアルコール
系溶媒等Ｊ／ｃ溶解させ次液体を塗布したのち、基板表
面に堆積膜を形成し、堆積膜の発生する応力を８．０．
Ｇ、の発生する応力で打消すことを骨子とする。
本発明によれば、容易に堆積膜の発生する応力を緩和ま
之は除去し得る。
之は除去し得る。
ｌ・′ を九・８・０・０・の膜厚・塗布膜厚分布
を適当３選、 択することにより堆積膜の違いや、基
板の状態の違いに対処できる。
を適当３選、 択することにより堆積膜の違いや、基
板の状態の違いに対処できる。
以下１本発明の実施例を図面を用いて説明する。
（実施例１）
第１図に示す様に、例えばシリコン基板（１１）の裏面
にスピン中オン・ガラス（１２）を均一に１μｍ塗布す
る（第１図（ａ） ）、次に基板（１１）の表面に１例
えばチッ化硅素膜（１３）を減圧ＣＶＤ法により０．５
μｍ堆積する（第１図（ｂ） ’） 、これを基板の選
択酸化などにより１例えば９５０℃で１００分加熱する
と基板の表裏双方に張力が発生して基板の反シを防止し
。
にスピン中オン・ガラス（１２）を均一に１μｍ塗布す
る（第１図（ａ） ）、次に基板（１１）の表面に１例
えばチッ化硅素膜（１３）を減圧ＣＶＤ法により０．５
μｍ堆積する（第１図（ｂ） ’） 、これを基板の選
択酸化などにより１例えば９５０℃で１００分加熱する
と基板の表裏双方に張力が発生して基板の反シを防止し
。
基板内の欠陥の発生を最小限にとどめることが可能とな
る（第１図（Ｃ）） （実施例２） 実施例１と同様にシリコン基板（２１）裏面にＳ、０゜
Ｇ、 （２２）を均−Ｋｌｔｔｍｌ！！布する（第２図
（ａ） ） 。
る（第１図（Ｃ）） （実施例２） 実施例１と同様にシリコン基板（２１）裏面にＳ、０゜
Ｇ、 （２２）を均−Ｋｌｔｔｍｌ！！布する（第２図
（ａ） ） 。
次に例えば１ｏｏｏ℃で３０分間チッ素雰囲気で焼なま
して８，０．Ｇ、（２２）膜中に張力を発生せしめる（
第２図（ｂ） ’）。
して８，０．Ｇ、（２２）膜中に張力を発生せしめる（
第２図（ｂ） ’）。
次に１例えば有機シランを用いた減圧ＣＶＤで二酸化硅
素膜（２３）を１μｍ堆積する（第２図（Ｃ） ） 。
素膜（２３）を１μｍ堆積する（第２図（Ｃ） ） 。
さらに裏面の８．Ｏ，Ｇ、 （２２） ｔ−フッ化アン
モニウム溶液で除去する。この時二酸化硅素膜（２３）
には圧縮応力がかかっていることになる（第２図（ｄ）
） 。
モニウム溶液で除去する。この時二酸化硅素膜（２３）
には圧縮応力がかかっていることになる（第２図（ｄ）
） 。
のちの熱処理工種で二酸化硅素膜（２３）は収縮し張力
を発生するが前述の圧縮力と打消し合う（第２図（ｅ）
）。
を発生するが前述の圧縮力と打消し合う（第２図（ｅ）
）。
一般にＣＶＤＫよる堆積膜が過大な張力を持つと膜中に
割れやハガレが生じやすくなるが本実施例で、は発生し
ない。
割れやハガレが生じやすくなるが本実施例で、は発生し
ない。
第１図及び第２図は本発明の各実施例を説明する為の工
程断面図、ｆｊｃａ図は従来例を示す工程断面図である
。 図において。 １１・・・シリコン基板、 １２・・・スピン・オン
φガラス、１３・・・チッ化硅素膜。 ２１・・・シリコン基板、２２・・・スピン・オン・ガ
・ラス。 ２３・・・二酸化硅素膜。 ３１・・・堆積膜、３２・・・シリコン基板。 ３３・・・ひび割れ、３４・・・はがれ。 ３５・・・基板に生じた転位やすべり。 第１図 第２図 第３図
程断面図、ｆｊｃａ図は従来例を示す工程断面図である
。 図において。 １１・・・シリコン基板、 １２・・・スピン・オン
φガラス、１３・・・チッ化硅素膜。 ２１・・・シリコン基板、２２・・・スピン・オン・ガ
・ラス。 ２３・・・二酸化硅素膜。 ３１・・・堆積膜、３２・・・シリコン基板。 ３３・・・ひび割れ、３４・・・はがれ。 ３５・・・基板に生じた転位やすべり。 第１図 第２図 第３図
Claims (2)
- （１）半導体基板の裏面にスピン・オン・ガラスを塗布
したのち、基板表面に堆積膜を形成し、スピン・オン・
ガラスの発生する応力により堆積膜の発生する応力を除
去することを特徴とする半導体装置の製造方法。 - （２）半導体基板の裏面にスピン・オン・ガラスを塗布
し、熱処理を施しスピン・オン・ガラス中に応力を発生
させ、基板を歪ませたのち、基板表面に堆積膜を形成し
、さらに裏面のスピン・オン・ガラスを除去し、堆積膜
の発生する応力を打消すことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19070684A JPS6169135A (ja) | 1984-09-13 | 1984-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19070684A JPS6169135A (ja) | 1984-09-13 | 1984-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6169135A true JPS6169135A (ja) | 1986-04-09 |
Family
ID=16262481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19070684A Pending JPS6169135A (ja) | 1984-09-13 | 1984-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6169135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350817A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | Ｓｏｉ基板の製造方法 |
| JP2007142193A (ja) * | 2005-11-18 | 2007-06-07 | Applied Materials Inc | 膜形成方法 |
| WO2020184337A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
-
1984
- 1984-09-13 JP JP19070684A patent/JPS6169135A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350817A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | Ｓｏｉ基板の製造方法 |
| JPH0824100B2 (ja) * | 1989-07-19 | 1996-03-06 | 富士通株式会社 | Ｓｏｉ基板の製造方法 |
| JP2007142193A (ja) * | 2005-11-18 | 2007-06-07 | Applied Materials Inc | 膜形成方法 |
| WO2020184337A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3602443B2 (ja) | 半導体素子の製法 | |
| JPS6169135A (ja) | 半導体装置の製造方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPS62119924A (ja) | 透過マスクの作製方法 | |
| JPS60173844A (ja) | 半導体素子の製造方法 | |
| JPH0497533A (ja) | 半導体基板 | |
| JPH0758712B2 (ja) | 配線の形成方法 | |
| JPS62166527A (ja) | シリコン酸化膜の形成方法 | |
| JPS6132441A (ja) | 誘電体分離領域の形成方法 | |
| JPH03185724A (ja) | 半導体装置の製造方法 | |
| JPH04287916A (ja) | 半導体装置の製造方法 | |
| JPS5988833A (ja) | 化合物半導体の熱処理法 | |
| JPS63248137A (ja) | 半導体装置の製造方法 | |
| JPH09232305A (ja) | 成膜方法 | |
| JPS5852330B2 (ja) | 半導体装置の製造方法 | |
| JPH0499280A (ja) | Ｃｖｄ薄膜の製造装置及びｃｖｄ薄膜の製造方法 | |
| JPH05315249A (ja) | 半導体装置の製造方法 | |
| JPS6258640A (ja) | 半導体基板の絶縁膜製造法 | |
| JPH0580131B2 (ja) | ||
| JPS62193128A (ja) | 半導体装置の製造方法 | |
| JPS61265824A (ja) | 半導体装置の製造方法 | |
| JPS60157228A (ja) | 半導体ウエハ− |