JPS63248137A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63248137A
JPS63248137A JP8231287A JP8231287A JPS63248137A JP S63248137 A JPS63248137 A JP S63248137A JP 8231287 A JP8231287 A JP 8231287A JP 8231287 A JP8231287 A JP 8231287A JP S63248137 A JPS63248137 A JP S63248137A
Authority
JP
Japan
Prior art keywords
film
oxide film
pressure cvd
wafer
cvd oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8231287A
Other languages
English (en)
Inventor
Koji Yamada
耕司 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8231287A priority Critical patent/JPS63248137A/ja
Publication of JPS63248137A publication Critical patent/JPS63248137A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子製造に関し、特に半導体ウェーハ製
造工程での常圧CVD装ばによる厚い気相成長酸化膜(
以下常圧CVD酸化膜と呼ぶ)の成長方法に関する。
〔従来の技術〕
従来、この種の半導体製造方法は、シリコン基板と絶縁
酸化膜を介して、絶縁酸化膜表面上に電極パターンを形
成するため特に高周波パワートランジスタにおいては、
その絶縁酸化膜を2μm以上厚く形成する必要があった
。厚い酸化膜を選択酸化法により素子能動部(通常はベ
ースパターン領域)の酸化膜厚を薄くし、引出電極パタ
ーン部の下の酸化膜を2μm以上と厚くしておく。この
引出電極パターン部下の酸化膜厚を厚く形成する方法と
しては1000〜1100℃の7A1jlrで酸素及び
水素ガスを流してシリコン酸化膜を加圧下で酸化し、膜
厚1.5〜3μmの酸化膜を形成する。この酸化股上に
電極パターンを形成し、サブストレート−電極間の容量
を減少するのに必要な4酸化膜を形成していた。
しかしながら、この4酸化膜を高圧酸化法等で形成する
ためには1000℃において約5.5時間を必要とし、
また選択酸化領域と非選択酸化領域間のバーズビークも
大きくなシ、素子形成上不利となる。また高温にて熱処
理をするため、シリコン結晶欠陥の誘発や不純物層が深
くなる等の問題があシ、常圧CVD酸化膜をウェーハ表
面に形成する様にした。
第3図(a) 、 (b)に従来の厚膜常圧CVD酸化
膜形成工程の縦断面図を示す。半導体製造工程のウェー
ハ4の表面に、常圧CVD装置を用いて、サブストレー
ト電極間容量を充分に小さくできる膜厚である約2μm
以上の常圧CVD酸化膜10を形成する。次に常圧CV
D酸化膜にパターン形成を行ない、次工程の処理をする
製造方法となっていた。
〔発明が解決しようとする問題点〕
上述した従来のサブストレート−電極間容量を充分に小
さくする厚膜CVDd化膜形成方法は、ウェーハ表面上
にCVD酸化膜を形成するため、ウェーハ表面の酸化膜
厚と裏面の酸化膜厚が異なシ、常圧CVD酸化膜厚が厚
くなるにつれ、ウェーハ表面CVD酸化膜厚と、裏面酸
化膜厚との間に膜厚差が生じ酸化膜成長中にウェーハが
反シ、常温にウェーハ温度が下がる時CVD酸化膜にク
ラック(ひび割れ)が生じ、品質上問題を生じさせると
いう欠点がある。
〔問題点を解決するための手段〕
本発明の厚膜CVD酸化膜成長方法は、ウェーハ表面に
膜厚約1μmのCVD酸化膜を成長する工程と、次にウ
ェーハ裏面に同様にして膜厚約1μmのCVD酸化膜を
成長する工程と、再度ウェーハ表面に約1μmのCVD
酸化膜を成長させる工程と、同様な繰り返えしを行ない
2μm以上の厚膜CVD酸化膜を得ることを有している
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(a)〜(d)は本発明の一実施例の縦断面図で
ある。第1図(a)においてシリコン基板1上にシリコ
ン酸化膜2を形成し、減圧窒化膜成長装置を用いてシリ
コン窒化膜3を形成した後、フォトリングラフィ技術を
用いて所望のパターンを形成する。
第1図(b)において常圧酸化膜成長装gt(以下常圧
CVD装置)を用いて、シリコン窒化膜3にパターンを
形成したシリコン基板1のウェーハ4を、400℃前後
のサセプター上に裏面を接触させて加熱する。この時同
時にウェーハ4表面の上部からシランガス及び酸素ガス
を流しながら第1常圧CVD酸化膜5を所望の膜厚の半
分である1μm程度を堆積する。次に第1図(C)にお
いてウェーノ・4の裏表を逆転させて、ウェーハ4の裏
側に常圧CVD装置によシ所望の膜厚の半分である1μ
m程度の裏面常圧CVD酸化膜6を堆積する。次に第1
図(d)において、再びウェーハの裏表を逆にして、ウ
ェーハ4の表側に常圧CVD装置により膜厚約1μmを
堆積して、第2常圧CVD酸化膜7を形成する。
以下同様にして常圧CVD1t化膜を繰り返えし堆積し
、所望の厚さの常圧CVDff化膜を形成する。次にこ
のまま、800℃以上の酸素ガス下又は窒素ガス下で熱
処理を10分以上行なう。
〔実施例2〕 第2図(a) 、 (b)は本発明の実施例2の縦断面
図である。シリコン基板1を2J酸化し、約1μm厚の
シリコン酸化膜を形成した後、裏面に7オトレジストを
塗布し、保護した後、シリコン基板1の表面のシリコン
酸化膜をエツチング除去した後、シリコン基板lの裏面
に裏面シリコン酸化膜8を形成する。次に実施例1と同
様にしてシリコン基板10表面にシリコン窒化膜パター
ンを形成した後、常圧CVD装置によシ、常圧CVD酸
化膜9を、裏面シリコ/酸化膠8の膜厚+約1μmを形
成し、厚膜常圧CVD酸化膜を形成する。この実施例で
は、裏面シリコン酸化膜を充分厚く残すことによシ、ウ
ェーハ表面に常圧CVD酸化膜を厚く形成してもウェー
ハの反り、クラック等が発生せず約2μm以上の常圧C
VD酸化膜を形成できる利点がある。
〔発明の効果〕
以上説明したように本発明は、常圧CVD酸化膜を堆積
する時、ウェーハ表面、裏面に繰り返えし常圧CVD酸
化膜を堆積することにょシ、ウェーハ表面にのみ厚い常
圧CVD酸化膜を形成する場合、シリコン酸化膜とシリ
コン基板の熱、膨張率の差によりウェーハが堆積途中で
反り、冷却時にその反りが回復するため、常圧CVD酸
化膜にクラック(ひび割れ)等が発生することを防止で
きる効果があり、次工程において熱処理をする時、同様
にクラックが発生することを防止できる効果がある。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の実施例1の厚膜CVD
酸化膜の形成工程の縦断面図、第21図(a) 、 (
b)は実施例2の厚rACV D酸化膜の形成工程の縦
断面図、第3図(a) 、 (b)は従来の厚膜CVD
酸化膜の形成工程の断面図である。 1・・・・・・シリコン基板、2・・・・・・シリコン
酸化膜、3・・・・・・シリコン窒化膜、4・・・・・
・ウェーハ、5・・・・・・第1常圧CVD酸化膜、6
・・・・・・裏面常圧CVD酸化膜、7・・・・・・第
2常圧CVD酸化膜、8・・・・・・裏面シリコン酸化
膜、9・・・・・・常圧CVD酸化膜、lO・・・・・
・従来の常圧CVD酸化膜、11・・・・・・発生した
クラック。 (幻 (刀 (C) 蛸1図

Claims (1)

    【特許請求の範囲】
  1. ウェーハ表面に膜厚約1μmのCVD酸化膜を成長する
    工程と、次にウェーハ裏面に同様にして膜厚約1μmの
    CVD酸化膜を成長する工程と、再度ウェーハ表面に膜
    厚約1μmのCVD酸化膜を成長させる工程と、以下同
    様な繰り返えしを行ない、2μm以上の厚膜気相成長酸
    化膜を形成する半導体装置の製造方法。
JP8231287A 1987-04-02 1987-04-02 半導体装置の製造方法 Pending JPS63248137A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8231287A JPS63248137A (ja) 1987-04-02 1987-04-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8231287A JPS63248137A (ja) 1987-04-02 1987-04-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63248137A true JPS63248137A (ja) 1988-10-14

Family

ID=13771044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8231287A Pending JPS63248137A (ja) 1987-04-02 1987-04-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63248137A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004059736A1 (ja) * 2002-12-25 2004-07-15 Fujitsu Limited 半導体装置の製造方法
CN1316573C (zh) * 2002-12-25 2007-05-16 富士通株式会社 半导体装置的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004059736A1 (ja) * 2002-12-25 2004-07-15 Fujitsu Limited 半導体装置の製造方法
US7153735B2 (en) 2002-12-25 2006-12-26 Fujitsu Limited Method of manufacturing semiconductor device
CN1316573C (zh) * 2002-12-25 2007-05-16 富士通株式会社 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
JP3602443B2 (ja) 半導体素子の製法
JPH0963912A (ja) 貼り合わせ基板製造方法
JPS63248137A (ja) 半導体装置の製造方法
JPS6377122A (ja) 半導体装置の製造方法
JP2857456B2 (ja) 半導体膜の製造方法
JPS617622A (ja) 半導体装置の製造方法
JP2983322B2 (ja) エピタキシャルウェーハの製造方法
JPH06333822A (ja) 半導体装置
JPS6163015A (ja) Soi用シ−ド構造の製造方法
JPH05226464A (ja) 貼り合わせ誘電体分離ウェーハの製造方法
JP2975496B2 (ja) 素子分離構造の形成方法
JPH021124A (ja) 誘電体膜の製造方法
JPS6386450A (ja) 半導体素子形成用基板の製造方法
JPH01291430A (ja) 半導体装置の製造方法
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法
JPS61210638A (ja) 半導体装置の製造方法
JPH0529214A (ja) 半導体基板の製造方法
JPH03155128A (ja) 半導体装置の製造方法
JPS5823929B2 (ja) 半導体装置の製造方法
JPH05152280A (ja) 半導体装置の製造方法
US6699796B2 (en) Single chip pad oxide layer growth process
JPH04124814A (ja) Soi基板の作製方法
JPS6410106B2 (ja)
JPS61184814A (ja) 半導体装置の製造方法
JPH08222625A (ja) 誘電体分離基板の製造方法