JPS5988833A - 化合物半導体の熱処理法 - Google Patents
化合物半導体の熱処理法Info
- Publication number
- JPS5988833A JPS5988833A JP19941082A JP19941082A JPS5988833A JP S5988833 A JPS5988833 A JP S5988833A JP 19941082 A JP19941082 A JP 19941082A JP 19941082 A JP19941082 A JP 19941082A JP S5988833 A JPS5988833 A JP S5988833A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- si3n4
- annealing
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔背景技術〕
本発明は例えばＧａＡｓ のような化合物半導体材料
からなるデバイスを製造する工程の一つである熱処理に
関するものである。
からなるデバイスを製造する工程の一つである熱処理に
関するものである。
■−ｖ族、ｎ−Ｖｌ族からなるいわゆる化合物半導体結
晶を用いてトランジスタ、レーザ等の半導体電子部品を
製造する場合、熱拡散やイオン注入後のアニールのよう
な高温での熱処理が不可欠な工程として含まれる。熱処
理を行なう温度は結晶自身の熱分解温度以」二であるこ
とが一般的であり、結晶のまま熱処理を行なうとＶ族な
いし■族の元素の飛逸が著しく発生し、結晶表面の化学
量論的組成が破壊されるという問題がある。このため熱
処理を行なうにあたって結晶表面に元素の散逸を防ぐた
めの保護膜を形成することが広く行なわれている。代表
的な保護膜としてはＳｉ０ｇ膜、５ｉａＮ４膜が挙げら
れる。５ｉ０２ 膜は幅広い製造方法で形成することが
できるが、Ｖ族や■族の元素は酸化物の形でＳｉｎｇ
膜を容易に移動するため熱処理用保護膜としては、元素
散逸の防止能力が小さいという問題点がある。また５ｉ
ｎ２ 膜を形成して熱処理を行なうと不純物元素の横方
向拡散が生じ、選択拡散や選択イオン注入を行なう場合
には微細加工」二の問題が生じる。これに対して５ｉｓ
Ｎ４膜は元素散逸に対する阻止能力が高く、また不純物
元素の横方向拡散が小さいという利点を有している。
晶を用いてトランジスタ、レーザ等の半導体電子部品を
製造する場合、熱拡散やイオン注入後のアニールのよう
な高温での熱処理が不可欠な工程として含まれる。熱処
理を行なう温度は結晶自身の熱分解温度以」二であるこ
とが一般的であり、結晶のまま熱処理を行なうとＶ族な
いし■族の元素の飛逸が著しく発生し、結晶表面の化学
量論的組成が破壊されるという問題がある。このため熱
処理を行なうにあたって結晶表面に元素の散逸を防ぐた
めの保護膜を形成することが広く行なわれている。代表
的な保護膜としてはＳｉ０ｇ膜、５ｉａＮ４膜が挙げら
れる。５ｉ０２ 膜は幅広い製造方法で形成することが
できるが、Ｖ族や■族の元素は酸化物の形でＳｉｎｇ
膜を容易に移動するため熱処理用保護膜としては、元素
散逸の防止能力が小さいという問題点がある。また５ｉ
ｎ２ 膜を形成して熱処理を行なうと不純物元素の横方
向拡散が生じ、選択拡散や選択イオン注入を行なう場合
には微細加工」二の問題が生じる。これに対して５ｉｓ
Ｎ４膜は元素散逸に対する阻止能力が高く、また不純物
元素の横方向拡散が小さいという利点を有している。
しかしながら形成方法は低温度で行なうプラズマＣＶＤ
法に限定される。この場合プラズマＣＶＤ法で半導体表
面に５ｉａＮｉ膜を形成して熱処理を行なうと高温下で
５ｉａＮ４膜に割れが発生したり、散逸した元素の圧力
で５ｉａＮ４膜と結晶表面間に空隙が生成することが多
い。これは半導体表面に存在する自然酸化膜が５ｉａＮ
ａ膜と半導体結晶との結合を阻み５ｉｓＮ４膜の付着力
を劣化させているためと考えられている。
法に限定される。この場合プラズマＣＶＤ法で半導体表
面に５ｉａＮｉ膜を形成して熱処理を行なうと高温下で
５ｉａＮ４膜に割れが発生したり、散逸した元素の圧力
で５ｉａＮ４膜と結晶表面間に空隙が生成することが多
い。これは半導体表面に存在する自然酸化膜が５ｉａＮ
ａ膜と半導体結晶との結合を阻み５ｉｓＮ４膜の付着力
を劣化させているためと考えられている。
本発明は上述した諸問題に鑑みてなされたものであり、
化合物半導体結晶の熱処理のために高品質で安定した保
護膜を簡便な方法で提供するものである。
化合物半導体結晶の熱処理のために高品質で安定した保
護膜を簡便な方法で提供するものである。
以下一実施例によって、本発明を説明する。実施例とし
て、化合物半導体として広く使用されているＧａＡｓ
を用いた。第１図、第２図及び第８図はＧａＡｓにＳ
ｔイオン注入法で不純物層を形成し、電界効果トランジ
スタを製作する工程を示すものテアル。ＧａＡｓ 基
板１上に７オトレジストパターン２を形成し、これをマ
スクとしてＧａＡｓ の露出した部分に選択的にＳｉ
イオンを注入し、不純物層８を形成する（第１図）
。次いで基板表面に真空蒸着法にて厚さ０．１μｍの５
ｉｎ２ 膜４とその上にプラズマＣＶＤ法にて厚さ０
．２μｍの５ｉａＮ４膜５を形成する（第２図）。その
後８００℃−２０分間Ｎ２雰囲気中でアニール処理を行
ない、バッファＨＦ液にてＳｉ ８Ｎ４ ／ Ｓｉ０ｇ
膜を除去する。最後にオーミック電極６、ゲート電極７
を形成して電界効果ｌ・ランジスタを得る（第８図）。
て、化合物半導体として広く使用されているＧａＡｓ
を用いた。第１図、第２図及び第８図はＧａＡｓにＳ
ｔイオン注入法で不純物層を形成し、電界効果トランジ
スタを製作する工程を示すものテアル。ＧａＡｓ 基
板１上に７オトレジストパターン２を形成し、これをマ
スクとしてＧａＡｓ の露出した部分に選択的にＳｉ
イオンを注入し、不純物層８を形成する（第１図）
。次いで基板表面に真空蒸着法にて厚さ０．１μｍの５
ｉｎ２ 膜４とその上にプラズマＣＶＤ法にて厚さ０
．２μｍの５ｉａＮ４膜５を形成する（第２図）。その
後８００℃−２０分間Ｎ２雰囲気中でアニール処理を行
ない、バッファＨＦ液にてＳｉ ８Ｎ４ ／ Ｓｉ０ｇ
膜を除去する。最後にオーミック電極６、ゲート電極７
を形成して電界効果ｌ・ランジスタを得る（第８図）。
このような方法により、２″Ｄ ＧａＡｓ において
−０，７■のピンチオフ電圧をもつ電界効果トランジス
タを約５００個装作したところピンチオフ電圧のばらつ
きとして５ＯＦＦＩＶという値を得た。従来のアニール
法（Ｎ、 雰囲気中でＧａＡｓ ウェハを試料上に置
くいわゆるプロキシミテイキャップ法）と比較するとば
らつきは約１／２に改善されている。アニール後のＳｉ
８Ｎ４／５ｔＯ２膜には割れが発生せず、アニール前の
状態と変わりは認められなかった。またＳｔ ｓＮ４
／ Ｓｉｎｇ膜除去後の結晶表面はアニール前の鏡面状
態を維持していた。
−０，７■のピンチオフ電圧をもつ電界効果トランジス
タを約５００個装作したところピンチオフ電圧のばらつ
きとして５ＯＦＦＩＶという値を得た。従来のアニール
法（Ｎ、 雰囲気中でＧａＡｓ ウェハを試料上に置
くいわゆるプロキシミテイキャップ法）と比較するとば
らつきは約１／２に改善されている。アニール後のＳｉ
８Ｎ４／５ｔＯ２膜には割れが発生せず、アニール前の
状態と変わりは認められなかった。またＳｔ ｓＮ４
／ Ｓｉｎｇ膜除去後の結晶表面はアニール前の鏡面状
態を維持していた。
以上説明した如（，５ｉｓＮ、ｓ膜と５ｉ０２ 膜の複
合膜を熱処理の保護膜とすることによＩＩ） 、Ｓｉ半
導体素子製造で熱酸化等に用いられるような一般的な電
気炉を化合物半導体結晶の熱処理に供することが可能に
なり、大量一括処理が実現できる。またＶ族や■族のガ
スの雰囲気での熱処理が不要となり安全衛生の点からも
改善される効果がある。同時に製造される半導体素子の
特性性能をも改善できることから、本発明の工業的価値
は極めて高いものである。
合膜を熱処理の保護膜とすることによＩＩ） 、Ｓｉ半
導体素子製造で熱酸化等に用いられるような一般的な電
気炉を化合物半導体結晶の熱処理に供することが可能に
なり、大量一括処理が実現できる。またＶ族や■族のガ
スの雰囲気での熱処理が不要となり安全衛生の点からも
改善される効果がある。同時に製造される半導体素子の
特性性能をも改善できることから、本発明の工業的価値
は極めて高いものである。
なお保護膜として用いるＳｉ ＢＮ４ ／ ５ｉ０２膜
は熱処理後にも素子の表面保護膜として転用できると共
に熱処理は実施例のイオン注入後のアニールに限定され
るものでないことを付言しておく。
は熱処理後にも素子の表面保護膜として転用できると共
に熱処理は実施例のイオン注入後のアニールに限定され
るものでないことを付言しておく。
第１図、第２図及び第８図は本発明の５ｉａＮ４／５ｉ
ｎｓ 膜を保護膜とする熱処理工程を含む電界効果トラ
ンジスタの製作法の概略図である。 ｌ・・・ＧａＡｓ 基板 ２・・・フォトレジストパターン ３・・・不純物層 ４・・・Ｓｉ０ｇ膜 ５− ５ ・・・ ＳｉｓＮａＭ ６・・・オーミック電極 ７・・・ゲート電極 ６一
ｎｓ 膜を保護膜とする熱処理工程を含む電界効果トラ
ンジスタの製作法の概略図である。 ｌ・・・ＧａＡｓ 基板 ２・・・フォトレジストパターン ３・・・不純物層 ４・・・Ｓｉ０ｇ膜 ５− ５ ・・・ ＳｉｓＮａＭ ６・・・オーミック電極 ７・・・ゲート電極 ６一
Claims (1)
- （１）Ｓｉ 以外の化合物半導体結晶表面に酸化シリ
コンと窒化シリコンの積層膜を形成した後に」−記半導
体結晶を高温中で所定の時間保持することを特徴とする
化合物半導体の熱処理法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941082A JPS5988833A (ja) | 1982-11-12 | 1982-11-12 | 化合物半導体の熱処理法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941082A JPS5988833A (ja) | 1982-11-12 | 1982-11-12 | 化合物半導体の熱処理法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5988833A true JPS5988833A (ja) | 1984-05-22 |
Family
ID=16407332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19941082A Pending JPS5988833A (ja) | 1982-11-12 | 1982-11-12 | 化合物半導体の熱処理法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5988833A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193025A (ja) * | 1983-04-15 | 1984-11-01 | Nec Corp | 不純物導入方法 |
| JPS61220452A (ja) * | 1985-03-27 | 1986-09-30 | Nec Corp | 半導体装置の製造方法 |
-
1982
- 1982-11-12 JP JP19941082A patent/JPS5988833A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59193025A (ja) * | 1983-04-15 | 1984-11-01 | Nec Corp | 不純物導入方法 |
| JPS61220452A (ja) * | 1985-03-27 | 1986-09-30 | Nec Corp | 半導体装置の製造方法 |
| JPH0556661B2 (ja) * | 1985-03-27 | 1993-08-20 | Nippon Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60136259A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS5988833A (ja) | 化合物半導体の熱処理法 | |
| JPS6362313A (ja) | 半導体装置の製造方法 | |
| JPS59136926A (ja) | 半導体装置の製法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JPS634345B2 (ja) | ||
| JP4214561B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW201814785A (zh) | 用於溶解絕緣體上矽晶圓中埋置氧化物之方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPS58103122A (ja) | 化合物半導体装置の製造方法 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JP3191346B2 (ja) | 貼り合わせ基板の製造方法 | |
| JPS607125A (ja) | 半導体装置の製造方法 | |
| JPH0613390A (ja) | 半導体装置の製造方法 | |
| JPS61283118A (ja) | 化合物半導体装置の製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPH01241820A (ja) | 半導体装置の製造方法 | |
| JPS58100445A (ja) | 半導体装置の製造方法 | |
| JPS59152633A (ja) | 半導体装置の製造方法 | |
| JPS58158968A (ja) | 半導体装置の製造法 | |
| JPS60257133A (ja) | ＧａＡｓ基板の熱処理方法 | |
| JPH02215121A (ja) | アニール処理用保護構造 |