JPH0556661B2 - - Google Patents
Info
- Publication number
- JPH0556661B2 JPH0556661B2 JP60062402A JP6240285A JPH0556661B2 JP H0556661 B2 JPH0556661 B2 JP H0556661B2 JP 60062402 A JP60062402 A JP 60062402A JP 6240285 A JP6240285 A JP 6240285A JP H0556661 B2 JPH0556661 B2 JP H0556661B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- resistor
- silicon
- film
- hydrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 239000010408 film Substances 0.000 claims description 31
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 239000000969 carrier Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に高抵抗多結晶シリコンを有する
半導体装置の製造方法に関する。
半導体装置の製造方法に関する。
従来より、半導体基板上に絶縁膜を介して多結
晶シリコンを堆積し、この多結晶シリコン膜にイ
オン注入法により不純物を添加し、抵抗体として
用いることは、例えば特開昭53−19776により公
知である。また、この公知技術によれば、多結晶
シリコン膜にイオン注入法により不純物を添加し
たのち、水素を含む雰囲気中で熱処理を施するこ
とによつて、抵抗値のばらつきを少すすることも
開示されている。
晶シリコンを堆積し、この多結晶シリコン膜にイ
オン注入法により不純物を添加し、抵抗体として
用いることは、例えば特開昭53−19776により公
知である。また、この公知技術によれば、多結晶
シリコン膜にイオン注入法により不純物を添加し
たのち、水素を含む雰囲気中で熱処理を施するこ
とによつて、抵抗値のばらつきを少すすることも
開示されている。
しかしながら上述した方法においてもその効果
を充分に発揮されないほどその後の製造工程は複
雑さを増している。
を充分に発揮されないほどその後の製造工程は複
雑さを増している。
例えば多結晶シリコンに水素雰囲気中で熱処理
を施し、抵抗値のばらつきを少なくしても現在で
は、信頼性の向上を計るためにプラズマ窒化膜に
よるパツシベーシヨン、高密度化のための多層配
線プロセスの採用による層間絶縁膜プラズマ酸化
膜の利用等で後工程の種々の膜形成により多結晶
シリコンにダメージを与える製造工程が必須とな
つている。例えば、沖電気研究開発報告S59・６
月VOL49，P79〜P84によれば多結晶シリコン上
にプラズマ窒化膜を被覆させた後450℃以上の熱
処理で多結晶シリコンの導電率が増加すると記さ
れている。この原因として多結晶シリコン粒界界
面にあるダングリングボンドにトラツプされてい
るキヤリアがプラズマ窒化膜中に存在する水素と
置換することで前記キヤリアが自由キヤリアとし
て働くためと報告している。この様にトラツプさ
れていたキヤリアが水素と置換され自由キヤリア
となるため、多結晶シリコンの抵抗値のばらつき
を冗長させている。我々の実験結果においても第
２図の実線６に示す様に、水素雰囲気中で熱処理
しばらつきを低減させても、その後のプラズマ窒
化膜形成等の熱処理でばらつきが増加することが
確認された。
を施し、抵抗値のばらつきを少なくしても現在で
は、信頼性の向上を計るためにプラズマ窒化膜に
よるパツシベーシヨン、高密度化のための多層配
線プロセスの採用による層間絶縁膜プラズマ酸化
膜の利用等で後工程の種々の膜形成により多結晶
シリコンにダメージを与える製造工程が必須とな
つている。例えば、沖電気研究開発報告S59・６
月VOL49，P79〜P84によれば多結晶シリコン上
にプラズマ窒化膜を被覆させた後450℃以上の熱
処理で多結晶シリコンの導電率が増加すると記さ
れている。この原因として多結晶シリコン粒界界
面にあるダングリングボンドにトラツプされてい
るキヤリアがプラズマ窒化膜中に存在する水素と
置換することで前記キヤリアが自由キヤリアとし
て働くためと報告している。この様にトラツプさ
れていたキヤリアが水素と置換され自由キヤリア
となるため、多結晶シリコンの抵抗値のばらつき
を冗長させている。我々の実験結果においても第
２図の実線６に示す様に、水素雰囲気中で熱処理
しばらつきを低減させても、その後のプラズマ窒
化膜形成等の熱処理でばらつきが増加することが
確認された。
〔問題点を解決するための手段〕
本発明は、半導体基板上に絶縁膜を介して選択
的に形成された多結晶シリコンを抵抗体とする半
導体装置の製造方法において、半導体基板上を覆
う絶縁膜の上に形成された不純物添加の多結晶シ
リコンをパターンニングして抵抗体を形成した
後、抵抗体の全表面を覆い酸化シリコンを主成分
とする薄膜を形成する工程と、その後、水素を含
む雰囲気中で熱処理を施す工程と、前記酸化シリ
コンを主成分とする薄膜の表面に、化学気相蒸着
法により窒化シリコン膜を形成する工程とを含む
ことを特徴とし、これによつて抵抗値のばらつき
に関して多結晶シリコン形成以降の製造工程によ
る影響を防止することができる。
的に形成された多結晶シリコンを抵抗体とする半
導体装置の製造方法において、半導体基板上を覆
う絶縁膜の上に形成された不純物添加の多結晶シ
リコンをパターンニングして抵抗体を形成した
後、抵抗体の全表面を覆い酸化シリコンを主成分
とする薄膜を形成する工程と、その後、水素を含
む雰囲気中で熱処理を施す工程と、前記酸化シリ
コンを主成分とする薄膜の表面に、化学気相蒸着
法により窒化シリコン膜を形成する工程とを含む
ことを特徴とし、これによつて抵抗値のばらつき
に関して多結晶シリコン形成以降の製造工程によ
る影響を防止することができる。
次に本発明の実施例について図面を参照して説
明する。
明する。
第１図ａ，ｂおよびｃは本発明の一実施例の縦
断面図である。第１図ａに示すようにシリコン基
板１の表面部に厚さ0.5〜1.0μmのシリコン酸化膜
２を熱酸化により形成し、続いてシリコン酸化膜
２に接して多結晶シリコン膜３を0.3〜0.4μmの厚
さに堆積させる。そしてイオン注入法により不純
物のボロンを加速エネルギー50Kev、ドーズ量１
×1014〜５×1015で注入する。
断面図である。第１図ａに示すようにシリコン基
板１の表面部に厚さ0.5〜1.0μmのシリコン酸化膜
２を熱酸化により形成し、続いてシリコン酸化膜
２に接して多結晶シリコン膜３を0.3〜0.4μmの厚
さに堆積させる。そしてイオン注入法により不純
物のボロンを加速エネルギー50Kev、ドーズ量１
×1014〜５×1015で注入する。
第１図ｂは、多結晶シリコン膜３を公知のPR
技術を用い抵抗体としてパターンニングする。続
いて先に注入した不純物の活性化のためと多結晶
シリコン膜の表面にシリコン酸化膜４をつけるた
めに900〜1000℃の酸化雰囲気中で熱処理を行う。
その後、400〜1000℃の水素と窒素の混合気体中
で熱処理をし抵抗値のばらつきを少なくさせる。
技術を用い抵抗体としてパターンニングする。続
いて先に注入した不純物の活性化のためと多結晶
シリコン膜の表面にシリコン酸化膜４をつけるた
めに900〜1000℃の酸化雰囲気中で熱処理を行う。
その後、400〜1000℃の水素と窒素の混合気体中
で熱処理をし抵抗値のばらつきを少なくさせる。
このとき、シリコン酸化膜４を水素は透過して
多結晶シリコン界面にまで到達し得るので、多結
晶シリコンの界面にトラツプされた不純物がはき
出され多結晶シリコン抵抗体３に導入され、かつ
不純物が外方拡散することをこのシリコン酸化膜
４で防げるので、多結晶シリコン抵抗体３の抵抗
値のバラツキを低く押えることができる。
多結晶シリコン界面にまで到達し得るので、多結
晶シリコンの界面にトラツプされた不純物がはき
出され多結晶シリコン抵抗体３に導入され、かつ
不純物が外方拡散することをこのシリコン酸化膜
４で防げるので、多結晶シリコン抵抗体３の抵抗
値のバラツキを低く押えることができる。
第１図ｃには、多結晶シリコン抵抗体３とその
表面のシリコン酸化膜４の上に化学気相蒸着で
600°〜700℃にて窒化シリコン膜５を0.1〜0.2μm
堆積させ、多結晶シリコン３とシリコン酸化膜４
を被覆する。
表面のシリコン酸化膜４の上に化学気相蒸着で
600°〜700℃にて窒化シリコン膜５を0.1〜0.2μm
堆積させ、多結晶シリコン３とシリコン酸化膜４
を被覆する。
化学気相蒸着による窒化シリコン膜５は、水素
が透過しにくい為、この後の製造工程において、
多結晶シリコン界面のトラツプ準位に、新たに水
素が達することがなく、多結晶シリコン抵抗体３
の抵抗値が経時的に変動することがない。これは
シリコン酸化膜４の不純物の外方拡散防止効果と
あいまつてより抵抗値変動を少くしている。
が透過しにくい為、この後の製造工程において、
多結晶シリコン界面のトラツプ準位に、新たに水
素が達することがなく、多結晶シリコン抵抗体３
の抵抗値が経時的に変動することがない。これは
シリコン酸化膜４の不純物の外方拡散防止効果と
あいまつてより抵抗値変動を少くしている。
第２図は本発明方法により作製された多結晶シ
リコンの抵抗体の抵抗値のばらつきの変化を示す
ものである。実線６は従来の製造方法によるもの
で破線７は本発明の製造方法によるものである。
リコンの抵抗体の抵抗値のばらつきの変化を示す
ものである。実線６は従来の製造方法によるもの
で破線７は本発明の製造方法によるものである。
イオン注入後、活性化直後の抵抗値のばらつき
は６，７に示すように20％にばらついているが水
素処理を施すことにより、５％まで低減される。
この時、絶対値が下がる傾向になるがこれは水素
処理により多結晶シリコンの界面にトラツプされ
ている不純物がはき出され多結晶シリコンの導電
率が増すためである。しかしこの変化は水素処理
が一定仕様であれば変化の割合も同じとなる。ば
らつきは多結晶シリコン界面のトラツプ準位が水
素により消滅し、トラツプ準位そのものがばらつ
きに寄与しなくなるためである。
は６，７に示すように20％にばらついているが水
素処理を施すことにより、５％まで低減される。
この時、絶対値が下がる傾向になるがこれは水素
処理により多結晶シリコンの界面にトラツプされ
ている不純物がはき出され多結晶シリコンの導電
率が増すためである。しかしこの変化は水素処理
が一定仕様であれば変化の割合も同じとなる。ば
らつきは多結晶シリコン界面のトラツプ準位が水
素により消滅し、トラツプ準位そのものがばらつ
きに寄与しなくなるためである。
その後破線７に示す様、窒化シリコン膜５によ
つて被覆することで、その後のプラズマ窒化膜、
プラズマ酸化膜等の影響も受けず抵抗値とそのば
らつきは最終工程まで維持されている。
つて被覆することで、その後のプラズマ窒化膜、
プラズマ酸化膜等の影響も受けず抵抗値とそのば
らつきは最終工程まで維持されている。
以上述べたように、本発明半導体装置の製造方
法によれば、高抵抗多結晶シリコンにおいても抵
抗値のばらつきを小さくでき、多結晶シリコンを
抵抗体として持つ半導体装置を再現性よく、精度
よく製造することができ、実用上きわめて有効で
ある。又、実施例においてはボロンをイオン注入
した場合について説明したが、リンをイオン注入
して多結晶シリコンの抵抗体を作製してもかまわ
ない。
法によれば、高抵抗多結晶シリコンにおいても抵
抗値のばらつきを小さくでき、多結晶シリコンを
抵抗体として持つ半導体装置を再現性よく、精度
よく製造することができ、実用上きわめて有効で
ある。又、実施例においてはボロンをイオン注入
した場合について説明したが、リンをイオン注入
して多結晶シリコンの抵抗体を作製してもかまわ
ない。
第１図ａ，ｂおよびｃは本発明の一実施例によ
る製造工程を示す断面図であり、第２図は抵抗値
のばらつきと工程変動を示すグラフである。
る製造工程を示す断面図であり、第２図は抵抗値
のばらつきと工程変動を示すグラフである。
Claims (1)
- １ 半導体基板上を覆う絶縁膜の上に形成された
不純物添加の多結晶シリコンをパターンニングし
て抵抗体を形成した後、前記抵抗体の全表面を覆
い酸化シリコンを主成分とする薄膜を形成する工
程と、その後、水素を含む雰囲気中で熱処理を施
す工程と、前記酸化シリコンを主成分とする薄膜
の表面に、化学気相蒸着法により窒化シリコン膜
を形成する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240285A JPS61220452A (ja) | 1985-03-27 | 1985-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240285A JPS61220452A (ja) | 1985-03-27 | 1985-03-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220452A JPS61220452A (ja) | 1986-09-30 |
| JPH0556661B2 true JPH0556661B2 (ja) | 1993-08-20 |
Family
ID=13199105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6240285A Granted JPS61220452A (ja) | 1985-03-27 | 1985-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61220452A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3082923B2 (ja) * | 1989-12-26 | 2000-09-04 | ソニー株式会社 | 半導体装置の製法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437690A (en) * | 1977-08-30 | 1979-03-20 | Nec Corp | Manufacture for semiconductor device |
| JPS5444880A (en) * | 1977-09-16 | 1979-04-09 | Nec Corp | Manufacture of semiconductor device |
| JPS5988833A (ja) * | 1982-11-12 | 1984-05-22 | Sumitomo Electric Ind Ltd | 化合物半導体の熱処理法 |
-
1985
- 1985-03-27 JP JP6240285A patent/JPS61220452A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5437690A (en) * | 1977-08-30 | 1979-03-20 | Nec Corp | Manufacture for semiconductor device |
| JPS5444880A (en) * | 1977-09-16 | 1979-04-09 | Nec Corp | Manufacture of semiconductor device |
| JPS5988833A (ja) * | 1982-11-12 | 1984-05-22 | Sumitomo Electric Ind Ltd | 化合物半導体の熱処理法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61220452A (ja) | 1986-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4925807A (en) | Method of manufacturing a semiconductor device | |
| KR940008728B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US3849204A (en) | Process for the elimination of interface states in mios structures | |
| US4002501A (en) | High speed, high yield CMOS/SOS process | |
| JPS61134055A (ja) | 半導体装置の製造方法 | |
| US4746377A (en) | Semiconductor device with thermally oxidized insulating and arsenic diffusion layers | |
| US4471005A (en) | Ohmic contact to p-type Group III-V semiconductors | |
| JPH0556661B2 (ja) | ||
| JPS6125209B2 (ja) | ||
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP2669611B2 (ja) | 半導体装置の製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH01220824A (ja) | 半導体装置の製造方法 | |
| JPH01238144A (ja) | 半導体装置の製造方法 | |
| JPS62295444A (ja) | 半導体素子の製造方法 | |
| JPH0370170A (ja) | 半導体素子の形成方法 | |
| JPS6185851A (ja) | 半導体装置 | |
| JP3069866B2 (ja) | 半導体装置の製造方法 | |
| JPH04714A (ja) | 半導体装置の製造方法 | |
| JPH07123137B2 (ja) | 半導体装置の製造方法 | |
| JPH0342833A (ja) | 半導体装置 | |
| JPS59222937A (ja) | 半導体装置の製造方法 | |
| JPH03214661A (ja) | 半導体装置 | |
| JPS6017965A (ja) | 半導体装置の製造方法 |