JPH0370170A - 半導体素子の形成方法 - Google Patents

半導体素子の形成方法

Info

Publication number
JPH0370170A
JPH0370170A JP20559889A JP20559889A JPH0370170A JP H0370170 A JPH0370170 A JP H0370170A JP 20559889 A JP20559889 A JP 20559889A JP 20559889 A JP20559889 A JP 20559889A JP H0370170 A JPH0370170 A JP H0370170A
Authority
JP
Japan
Prior art keywords
layer
polysilicon
film
nitride film
high resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20559889A
Other languages
English (en)
Inventor
Noboru Umezawa
梅沢 昇
Kiyotaka Yonekawa
清隆 米川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP20559889A priority Critical patent/JPH0370170A/ja
Publication of JPH0370170A publication Critical patent/JPH0370170A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、高抵抗素子としての高抵抗ポリシリコン上
にその後の処理過程におけるH基等の高抵抗ポリシリコ
ンへの侵入を防ぐ窒化膜を形成させた構造において、よ
り安定した高抵抗素子を形成できるようにした半導体素
子の形成方法に関するものである。
(従来の技術) 第2図は、従来の半導体素子の形成方法により得られる
高抵抗素子の構造の最終工程の断面図である。この第2
図に示すように、従来の高抵抗素子の構造としては、ま
ずSt基Fil上に絶縁M2を既知のSiと0.との酸
化反応、またはCVD法により100〜500人形成す
る。
次いで、CVD法を用いて5in4の熱分解反応により
、ポリシリコン3を1500〜4000人形威する。
次に、形成にリンを熱拡散により5X1G”〜6X 1
0” E 20 tons / cj拡散させ、第1層
目+7) ホ17シリコン3のシート抵抗(1を10〜
40Ω10に下げる。そして、公知のホトリソ・エツチ
ング技術を用いて所望のパターンを得る。
その後、Stと0!との酸化反応またはCVD法により
絶縁膜4を1000〜3000人形成する。
続いて、第1層目のポリシリコン3と第2層目のポリシ
リコン5を電気的に接続するためのコンタクトホール6
を、第1層目のポリシリコン3上の絶縁膜4に公知のホ
トリソ・エツチング技術を用いて形成する。
その後、高抵抗素子となる第2層目のポリシリコン5を
CVD法により、300〜3000人形成する。
この第2層目のポリシリコン5にイオン注入法により、
リンをO〜I E 19 tons/cd打ち込み、所
望の抵抗値を得る。そして、公知のホトリソ・エツチン
グ技術を用いて、所望のパターンを形成する。
続いて、CVD法を用いて絶縁M7を4000〜800
0人程度の厚さに全面に形威し、その後、金属配線8と
電気的接続を得るためのコンタクトホール9を、公知の
ホトリソ・エツチング技術を用いて、第1層目のポリシ
リコン3上の絶縁膜7と絶縁膜4に形成する。
続いて、金属配線8を形威し、第1層目のポリシリコン
3と金属配、1Bおよび外部入力と電気的接続を得る。
その後、素子の最終保31 IIとして耐湿性に優れて
いるプラズマ窒化膜10を既知のプラズマCVD法で生
成する。
(発明が解決しようとする課題) しかしながら、上記従来の半導体素子の形成方法により
、半導体素子の最終保護膜としてプラズマ窒化膜10を
用いると、プラズマ窒化膜IO中に残留している未反応
の水素11 (N−H,S−Hという形態で膜中に残留
している)が、絶縁膜7を通過して高抵抗素子となる第
2層目のポリシリコン5中に侵入する。
ポリシリコン5中に水素11が侵入すると、ポリシリコ
ン5の抵抗値が下がり、目標となる高抵抗を得ることが
できなくなるばかりではなく、抵抗値のバラツキも大き
いものとなる。
以上のように、最終保!!膜としてのプラズマ窒化膜l
Oは、耐湿性の面では優れているが、下層に高抵抗素子
を形威している場合は、その抵抗値を下げてしまう要因
となる。
この発明は、前記従来技術がもっている問題点のうち、
プラズマ窒化膜中の残留水素が絶縁膜を通過してポリシ
リコン中に侵入して、このポリシリコンの抵抗値を低下
させる点について解決した半導体素子の形成方法を提供
するものである。
(課題を解決するための手段) この発明は前記問題点を解決するために、半導体素子の
形成方法において、高抵抗素子上に薄い絶縁膜を形成す
る工程を導入したものである。
(作 用) この発明によれば、半導体素子の形成方法において、以
上のような工程を導入したので、高抵抗素子上の薄い絶
縁膜により、最終保護膜であるプラズマ窒化膜からの残
留水素の高抵抗素子への侵入を抑える。したがって、前
記問題点を除去できる。
(実施例) 以下、この発明の半導体素子の形成方法の実施例につい
て図面に基づき説明する。第1図はこの発明の形成方法
によって得られた半導体素子の構造を示す断面図である
この第1図において、第2層目のポリシリコン25を形
成するまでの工程は第2図で述べた従来の場合と同様で
ある。
すなわち、Si基板21上に既知のSLとO!との酸化
反応、またはCVD法により絶縁[22の形成後、CV
D法を用いて、SiH,の熱分解反応により、第1層目
のポリシリコン23を形成する。
次いで、全面にリンを熱拡散により拡散させ、第1II
目のポリシリコン23のシート抵抗値を下げるとともに
、公知のホトリソ・エツチング技術により、所望のパタ
ーンを形成する。
次いで、Stと08との酸化反応またはCVD法により
、絶縁膜24を形成し、この絶縁膜24において、第1
層目のポリシリコン23上にコンタクトホール26を公
知のホトリソ技術を用いて形成し、しかる後に、第2層
目のポリシリコン25をCVD法により形威し、第t層
目のポリシリコン23と第2層目のポリシリコン25と
を電気的に接続する。
以上までの工程は第2図により説明したものと同様であ
る。なお、各層の膜厚は第2図と同様であり、その記載
を省略する。
このように、第1図は、この発明における素子構造を示
したものである。まず従来の方法によって高抵抗素子と
なる第2層目のポリシリコン25をCVD法により30
0〜3000人形成した後、この第2層目のポリシリコ
ン25にイオン注入法により、リンをOからI E 1
91ons/ ca打ち込み、所望の抵抗値を得る。
次いで、公知のホトリソ・エツチング技術を用いて、所
望のパターンを形成する。その後、高抵抗素子となる第
2層目のポリシリコン25上に既知のCVD法により酸
化I!27を300”C〜500℃の温度で100〜5
00Å生成させる。
次いで、この酸化膜27上に既知の減圧CVD法により
窒化膜28を400〜1000℃の温度で100〜50
0人生威させる。
生成て、既知のCVD法を用いて、絶縁膜29を400
0〜8000人形威し、その後、金属配tIA30と電
気的接続を得るためのコンタクトホール31を公知のホ
トリソ・エツチング技術を用いて第1層目のポリシリコ
ン23上において、絶縁IP124、酸化Mg2、窒化
膜28、絶縁膜29に形成し、続いて金属配線30を形
成し、外部入力と電気的接続を得る。
その後、素子の最終保護膜として既知のプラズマCVD
法によりプラズマ窒化膜32を形成する。
減圧CVD法で生成させた窒化膜28は膜中水素濃度が
低く、かつ緻密で、耐湿性にも優れているので、上記方
法で、高抵抗素子としての第2層目のポリシリコン25
と最終保護膜であるプラズマ窒化膜32との間に、減圧
CVD法で窒化膜28を生成させると、この窒化82B
が上層のプラズマ窒化膜32からの水素の侵入を防ぐ役
割を果たす、これにより、高抵抗素子としての第2層目
のポリシリコン25は水素の影響を受けずに安定した高
抵抗を保てる。
なお、上記実施例では、高抵抗素子としての、第2層目
のポリシリコン25上にCVD法により得られた酸化膜
27とCVD法により形成した窒化膜28上にCVD法
により絶縁膜29を形成したが、特にこれらの酸化膜2
7および絶縁膜29を設けなくても、減圧CVD法で形
成した窒化膜28のみでも、この上に形成されるプラズ
マ窒化膜32からの第2層目のポリシリコン25への水
素の侵入を防ぐ役割を果たす。
(発明の効果) 以上、詳細に説明したように、この発明によれば、高抵
抗素子としての第2層目のポリシリコンと最終保護膜で
あるプラズマ窒化膜との間に少なくとも減圧CVD法で
生成させた窒化膜を形成することにより、高抵抗素子と
しての第2層ポリシリコンは最終保護膜であるプラズマ
窒化膜中の残留水素の影響を受けず、安定した高抵抗を
得ることができ、抵抗値の制御性が向上する。
【図面の簡単な説明】
第り図はこの発明の半導体素子の形成方法の一実施例に
よって得られた高抵抗素子を有する半導体素子の断面図
、第2図は従来の半導体素子の形成方法により得られた
高抵抗素子を有する半導体素子の断面図である。 21・・・Si基板、22,24.29・・・絶縁膜、
23・・・第1層目のポリシリコン、25・・・第2層
目のポリシリコン、27・・・酸化膜、2日・・・窒化
膜、30・・・金属配線、32・・・プラズマ窒化膜。

Claims (1)

  1. 【特許請求の範囲】 (a)Si基板上に絶縁膜を介して所定の抵抗値を有す
    る第1層目のポリシリコンを形成してパターン化する工
    程と、 (b)上記Si基板上に絶縁膜を介して、高抵抗素子と
    しての第2層目のポリシリコンを上記第1層目のポリシ
    リコンと電気的に接続するように形成する工程と、 (c)上記第2層目のポリシリコン上に少なくとも減圧
    CVD法により窒化膜を生成させた後にプラズマ窒化膜
    を形成する工程と、 よりなる半導体素子の形成方法。
JP20559889A 1989-08-10 1989-08-10 半導体素子の形成方法 Pending JPH0370170A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20559889A JPH0370170A (ja) 1989-08-10 1989-08-10 半導体素子の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20559889A JPH0370170A (ja) 1989-08-10 1989-08-10 半導体素子の形成方法

Publications (1)

Publication Number Publication Date
JPH0370170A true JPH0370170A (ja) 1991-03-26

Family

ID=16509529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20559889A Pending JPH0370170A (ja) 1989-08-10 1989-08-10 半導体素子の形成方法

Country Status (1)

Country Link
JP (1) JPH0370170A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326849A (ja) * 1992-05-20 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO1996033514A1 (fr) * 1995-04-17 1996-10-24 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de ce dispositif

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326849A (ja) * 1992-05-20 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
NL9202131A (nl) * 1992-05-20 1993-12-16 Mitsubishi Electric Corp Halfgeleiderinrichting en werkwijze voor het maken daarvan.
US5327224A (en) * 1992-05-20 1994-07-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with hydrogen ion intercepting layer
US5470764A (en) * 1992-05-20 1995-11-28 Mitsubishi Denki Kabushik Kaisha Method of manufacturing a semiconductor device with hydrogen ion intercepting layer
WO1996033514A1 (fr) * 1995-04-17 1996-10-24 Seiko Epson Corporation Dispositif semi-conducteur et procede de fabrication de ce dispositif
US5844256A (en) * 1995-04-17 1998-12-01 Seiko Epson Corporation Semiconductor device comprising polysilicon interconnection layers separated by insulation films

Similar Documents

Publication Publication Date Title
JP2761685B2 (ja) 半導体装置の製造方法
JPS6173370A (ja) 半導体装置及びその製造方法
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
JP3231645B2 (ja) 半導体装置およびその製造方法
JP3247242B2 (ja) 半導体装置の製造方法
JPH0370170A (ja) 半導体素子の形成方法
JPH0528501B2 (ja)
JP2668380B2 (ja) 半導体装置の製造方法
JPH01239940A (ja) 半導体装置
JPS6161463A (ja) 半導体集積回路素子およびその製造方法
KR960011816B1 (ko) 반도체소자의 캐패시터 및 그의 제조방법
JP2003086701A (ja) 半導体装置及びその製造方法
JPH0669518A (ja) 半導体装置の製造方法
JPH021171A (ja) Mis型半導体集積回路装置
JPS5915489B2 (ja) 半導体集積回路装置
JPH0697191A (ja) 半導体装置の製造方法
JPH0974170A (ja) 半導体装置の製造方法
JPH03133129A (ja) 半導体装置の製造方法
JPS6188543A (ja) 半導体装置の製造方法
JPS625657A (ja) 半導体集積回路装置
JPH05315318A (ja) 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法
JPH0883840A (ja) 半導体装置および半導体装置の製造方法
JPS6018935A (ja) 半導体装置の製造方法
WO1997007545A1 (fr) Procede de fabrication d'un circuit integre a semi-conducteur
JPH0567684A (ja) 半導体装置およびその製造方法