JPH05315318A - 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法 - Google Patents

酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法

Info

Publication number
JPH05315318A
JPH05315318A JP12041792A JP12041792A JPH05315318A JP H05315318 A JPH05315318 A JP H05315318A JP 12041792 A JP12041792 A JP 12041792A JP 12041792 A JP12041792 A JP 12041792A JP H05315318 A JPH05315318 A JP H05315318A
Authority
JP
Japan
Prior art keywords
silicon
nitrogen
layer
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12041792A
Other languages
English (en)
Inventor
Mamoru Kuwagaki
衛 桑垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12041792A priority Critical patent/JPH05315318A/ja
Publication of JPH05315318A publication Critical patent/JPH05315318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】シリコン系半導体基板上に、ストレスが小さく
基板に結晶欠陥を与えない、耐酸化性の良好な所望形状
および厚さの酸化シリコン膜を、少ない熱酸化処理工程
で再現性よく形成する方法および上記の酸化シリコン膜
の形成法を電界効果トランジスタの製造工程に適用し、
窒素原子濃度の均一性、再現性のよい窒素含有層をゲー
ト絶縁層に持つ安定性および信頼性に優れた電界効果ト
ランジスタを得る。 【構成】半導体基板上に、N原子を所定の濃度で含有す
るシリコンからなる半導体層を形成するか、または半導
体基板の上面からN原子またはN原子を含む分子のイオ
ンを注入して所定の濃度分布でNを含有するシリコンか
らなる半導体層を形成した後、熱酸化処理を行う。この
方法を電界効果トランジスタの製造工程に適用する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体基板の表面、あ
るいは半導体基板上に形成した窒素を含有するシリコン
からなる半導体層を、酸化性雰囲気中で加熱して酸化シ
リコン膜を形成する方法、および上記の方法を用いて安
定性および信頼性に優れた電界効果トランジスタを製造
する方法に関する。
【0002】
【従来の技術】シリコン系半導体デバイスにおいて、酸
化シリコン膜が使用されていないデバイスは、ほとんど
無いと言っても過言ではない。したがって、半導体デバ
イスの製造工程においては、酸化性雰囲気中での加熱に
よる酸化処理、いわゆる熱酸化処理は必要不可欠の工程
となる。また、用いられる酸化シリコン膜の厚さは、酸
化シリコン膜の使用目的に応じて異なるものである。例
えば、図4に示す従来のシリコン基板の製造工程におい
て、図4(g)に示すような2種類の厚さの異なる酸化
シリコン膜4、5を用いるデバイスにおいては、図4
(a)〜(g)に示す工程を経なければならない。具体
的には、まず、図4(a)に示すように基板1上に、耐
酸化性を有する材料、例えば窒化シリコン膜2を堆積す
る。次に、図4(b)に示すように、所定の領域にレジ
スト3を形成する。このレジスト3をマスクとして、窒
化シリコン膜2を公知の方法でエッチングした後〔図4
(c)〕、レジスト3を除去する〔図4(d)〕。そし
て、上記の処理を行った基板を熱酸化することにより、
窒化シリコン膜2で覆われていない領域に厚い酸化シリ
コン膜4を形成し、図4(e)に示す形状の酸化シリコ
ン膜を得る。次に、図4(f)に示すように、窒化シリ
コン膜2を除去し、さらに熱酸化を行い、図4(g)に
示す形状の薄い酸化シリコン膜5を形成することによ
り、所望する形状の酸化シリコン膜4、5が得られる。
上記の酸化シリコン膜の形成において、耐酸化性のマス
ク材として用いられている窒化シリコン膜2は非常に硬
く、窒化シリコン膜の熱膨張係数とシリコンの熱膨張係
数とは大きく異なり、窒化シリコン堆積後のシリコン基
板に大きなストレスが生じる。そのため、窒化シリコン
膜2を堆積した時点で、基板にそりが発生し結晶欠陥が
生じるという問題があった。また、安価で高性能なデバ
イスを再現性よく得るためには、デバイスの製造工程数
を少なくすることが必須の製造条件となる。しかし、従
来のデバイス製造工程では、厚さの異なる酸化シリコン
膜を得るために、その都度、酸化を行わなければなら
ず、特にデバイスの構造が複雑になった場合には、製造
工程数がかなり増大するという問題があった。他方、シ
リコン系半導体デバイスの一つである電界効果トランジ
スタにおいて、トランジスタ動作時に発生するホットキ
ャリアがゲート絶縁層へ注入された場合に、その一部が
トラップされたり、表面準位を生成したりする。その結
果、しきい値電圧の変動、相互コンダクタンスの低下等
の特性劣化を引き起こし、デバイスの信頼性および安定
性が低下する。この問題を解決する方法の一つとして、
ゲート絶縁層として作用する酸化層と半導体層との界面
近傍に窒素原子を導入する方法が提案されている(以
下、この窒素原子の導入された界面付近の領域を窒素含
有層と呼ぶ)。この窒素含有層を導入することによっ
て、キャリアのトラップに関与するSi−H結合、Si−
OH結合が安定なSi−N結合に置換され、トラップの
発生が抑制されるものと考えられている。上記の窒素含
有層は、一般にアンモニアガスあるいは二窒化酸素雰囲
気中でのランプ加熱法により形成されるが、このような
形成方法を用いる場合には、窒素含有層の窒素原子濃度
はランプ加熱温度と加熱時間によって決まる。これは、
例えば、平成3年春季 第38回応用物理学関係学会連
合講演会 講演予稿集 p704 「N2O雰囲気中で
形成した極薄窒化SiO2膜のSiO2/Si(100)界
面構造」において述べられているごとく、「1100
℃、5秒間」という、非常に高い温度で、しかも非常に
短時間に窒素含有層を形成させるものである。したがっ
て、温度制御、時間制御が困難であり、そのため窒素含
有層の窒素原子濃度の再現性が悪く、ウェハ面内のバラ
ツキ、ロット間のバラツキが大きく、安定性および信頼
性に優れた電界効果トランジスタ等の素子を作製するう
えで問題となっていた。
【0003】
【発明が解決しようとする課題】本発明は、上述した従
来技術の問題点を解消するものであって、本発明の第1
の目的とするところは、従来のデバイス製造工程におけ
る窒化シリコン膜の堆積後に、基板に大きなストレスが
かかり結晶欠陥が生じるという問題点を解決し、ストレ
スが小さく、しかも耐酸化性の良好な酸化シリコン膜を
容易に形成し得る方法を提供することにある。具体的に
は、窒素を含有するシリコン半導体層を設けることによ
り、その酸化速度を低くし、ストレスが小さく、耐酸化
性に優れた酸化シリコン膜を形成する方法を提供するも
のであり、さらに、例えば一回の熱酸化工程で厚さの異
なる所望形状の酸化シリコン膜を再現性よく得ることが
できる酸化工程数の低減を可能とした酸化シリコン膜の
形成方法を提供するものである。具体的には、部分的に
窒素を含有するシリコン半導体層を設けることにより、
あるいは含有窒素濃度の異なる領域を設けることによ
り、上記シリコン半導体膜の熱酸化速度を部分的に変化
させることで、所望する厚さ、形状の酸化シリコン膜を
再現性よく高歩留りで形成可能とした酸化シリコン膜の
形成法を提供することにある。
【0004】本発明の第2の目的は、電界効果トランジ
スタの製造方法において、ゲート絶縁層として作用する
酸化層と半導体層との界面に窒素原子を導入する従来の
方法は、高温で、しかも短時間に窒素含有層を形成させ
る方法であるため、温度および時間の制御が難しく、そ
のため窒素原子濃度の再現性が悪く、ウェハ面内および
ロット間のバラツキが大きくなるという問題点を解消す
るものであって、窒素含有層における窒素原子濃度の再
現性、均一性を飛躍的に高めた電界効果トランジスタの
製造方法を提供するものである。具体的には、シリコン
基板中あるいはシリコン基板上に、窒素原子を添加した
シリコン層を形成する工程と、上記基板を熱酸化処理す
ることによって、シリコン基板と酸化層との界面近傍に
窒素原子を偏析させることにより所望形状の窒素含有層
を形成させる工程を含むことを特徴とする電界効果トラ
ンジスタ、特にゲート絶縁層の製造方法を提供すること
にある。
【0005】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明の酸化シリコン膜の形成法は、半導体
基板上に窒素を所定の濃度で含有するシリコンからなる
半導体層を形成する工程と、上記半導体層を酸化性雰囲
気中で加熱して酸化する工程を少なくとも含むものであ
る。また、本発明の酸化シリコン膜の形成法は、シリコ
ン系半導体基板の上面から窒素原子もしくは窒素原子を
含むイオンを注入して、所定の濃度分布で窒素を含有す
るシリコンからなる半導体層を形成する工程と、上記半
導体層を酸化性雰囲気中で加熱して酸化する工程を少な
くとも含むものである。そして、上記第2の目的を達成
するために、本発明の電界効果トランジスタの製造方法
は、シリコン系半導体基板の上面から窒素原子あるいは
窒素原子を含む分子のイオンを注入する工程と、上記半
導体基板を酸化性雰囲気中で加熱して酸化する工程によ
り、ゲート絶縁層として作用する絶縁層を形成する工程
と、上記絶縁層上にゲート電極として作用する導電性層
を形成する工程と、上記導電性層に覆われていない上記
半導体層に第2の導電性を決める不純物を導入し、ソー
ス領域あるいはドレイン領域として作用する領域を形成
する工程と、上記ソース領域あるいは上記ドレイン領域
に達する窓と共にソース電極、ドレイン電極を形成する
工程を少なくとも含むものである。また、本発明の電界
効果トランジスタの製造方法は、半導体基板上に窒素原
子を含有するシリコンから構成される半導体層を形成す
る工程と、上記半導体層を酸化性雰囲気中で加熱して酸
化する工程によりゲート絶縁層として作用する絶縁層を
形成する工程と、上記絶縁層上にゲート電極として作用
する導電性層を形成する工程と、上記導電性層に覆われ
ていない上記半導体層に第2の導電性を決める不純物を
導入し、ソース領域あるいはドレイン領域として作用す
る領域を形成する工程と、上記ソース領域あるいは上記
ドレイン領域に達する窓と共に、ソース電極あるいはド
レイン電極を形成する工程を少なくとも含むものであ
る。
【0006】
【作用】ここで、本発明の酸化シリコン膜の形成法なら
びに電界効果トランジスタの製造方法を構成する主要な
2つの知見について述べる。 (第1の知見)まず、加速電圧:75keVで、1×1
16個/cm2の窒素原子イオンをシリコン基板にイオ
ン注入した。注入を行った試料の、シリコン基板中の窒
素原子の深さ方向分布を図5(a)に示す。以下、窒素
原子を添加したシリコン層を窒素添加シリコン層と言
う。次に、上記基板を酸素雰囲気中で、1000℃、6
0分間の熱酸化を行った。この場合の基板中の窒素原子
分布を図5(b)に示す。ここで、両図の比較から、注
入された窒素原子は、酸化膜とシリコン基板との界面に
集まり易いという性質(一般には、かかる現象を「偏
析」と言う。)があることが分かる。以下、この窒素原
子の偏析した層を、上記と同様に、窒素含有層と言う。
今回の実験では、基板中にまだ窒素原子が残存している
が、この窒素原子のピーク位置はチャネル領域に比べて
深く、トランジスタの動作への影響はほとんど無い。ま
た、イオン注入量、加速電圧、熱処理温度、熱処理時間
を制御することにより、残存窒素原子数を低減すること
も可能である。また、本発明では、熱酸化工程により窒
素含有層を形成しているが、窒素原子が偏析しやすいと
いう性質を考慮すれば、まず、酸化層を形成した後、熱
処理により窒素原子を偏析せしめ、窒素含有層を形成す
ることも可能である。例えば、窒素原子の拡散係数の小
さい温度領域で酸化層を形成し、その後、高い温度で熱
処理を行うことにより偏析を生じせしめる工程も考えら
れる。
【0007】(第2の知見)上記の熱酸化工程により形
成される窒素添加シリコン層を有する基板の熱酸化層の
厚さは、窒素原子をイオン注入していない基板の熱酸化
層の厚さに比べ非常に薄いことが同時に判明した。これ
は、窒素含有層が形成されているためであると考えられ
る。図6に、窒素原子注入量と酸化膜の膜厚の関係を示
す。この現象を利用したのが本発明の酸化シリコン膜の
形成法ならびに電界効果トランジスタの製造方法であ
る。
【0008】
【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。 <実施例1>本実施例における酸化シリコン膜の形成法
について、図1を用いて説明する。図1(a)〜(d)
は半導体基板上に酸化シリコン膜を形成する工程を示す
模式図である。まず、図1(a)において、シリコンか
らなる基板1を準備する。次に、図1(b)に示すよう
に、基板1の上面に窒素原子を添加した結晶性シリコン
層(以下、窒素添加シリコン層という)6を堆積する。
本実施例では、分子線エピタキシイ法により窒素添加シ
リコン層6を形成した。なお、上記の窒素添加シリコン
層については「ジャーナル オブ クリスタル グロ
ス」95巻、p464 (1989年)にも報告されて
いる。この窒素添加シリコン層6は、アンモニアガス中
でのシリコンの分子線エピタキシイを行うことにより得
ることができる。そして、アンモニアガス圧を変化させ
ることにより、含有窒素原子濃度を任意に設定すること
が可能である。また、化学的気相堆積(CVD)法等を
用いることもでき、本発明の酸化シリコンの形成方法を
逸脱するものではない。また、本実施例では、窒素原子
を添加した結晶性シリコンを用いたが、窒素を添加した
非晶質材料を用いた場合であってもよく、本発明の効果
を逸脱するものではない。この窒素添加シリコン層6の
窒素原子濃度は、窒化シリコン膜の化学量論的濃度に達
していないことを大きな特徴とするもので、熱膨張率等
の材料的性質は基板であるシリコンに近いため、ストレ
スが小さく加工も容易となる。次に、図1(c)に示す
ように、所定の領域の窒素添加シリコン層6を、公知の
方法により除去する。この場合、上述のごとく、窒素添
加シリコン層6の性質はシリコンの性質に近いため、従
来のエッチング方法を用いることが可能となる。さら
に、上記シリコンからなる基板1を酸化性雰囲気で熱処
理を施す。このとき、窒素添加シリコン層6は酸化が遅
く進行するため、耐酸化性マスクとして作用し、図1
(d)に示す形状の厚い酸化シリコン膜4を得ることが
できる。
【0009】<実施例2>本実施例について、図2を用
いて説明する。図2(a)〜(c)は半導体基板上に酸
化シリコン膜を形成する工程を示す模式図である。ま
ず、図2(a)において、シリコンによって構成された
基板1を準備する。次に、基板1の上面から窒素原子あ
るいは窒素原子を含有する分子のイオンを注入する。こ
のイオン注入法によっても、実施例1と同様に窒素添加
シリコン層を得ることができる。本実施例では、その応
用の一例を以下に示す。すなわち、基板1の一部をレジ
スト3で覆い、窒素原子のイオン注入を行う。この場
合、図2(b)に示すように、レジスト3で覆われてい
ない領域にのみ窒素原子がイオン注入され、イオン注入
シリコン層7が形成される。次に、レジスト3を除去
し、上記基板を酸化性雰囲気中で熱処理を施すと、図2
(c)に示すように、厚い酸化シリコン膜4が形成され
る。本実施例では、イオン注入用のマスク材としてレジ
ストを用いたが、注入されるイオンを阻止する材料であ
れば、他の材料であってもよい。また、イオン注入用の
マスク材の下の基板1に窒素原子が一部到達した場合で
あっても、マスク材の無い領域と窒素原子濃度が異なれ
ば、何ら問題が生じることなく本発明の目的を達成する
ことができる。本実施例においては、部分的に厚さの異
なる酸化シリコン膜を簡便な手段で容易に得ることがで
きる。
【0010】<実施例3>本実施例について、図3を用
いて説明する。図3(a)〜(e)は半導体基板上に酸
化シリコン膜を形成する工程を示す模式図である。な
お、本実施例は上記実施例2の応用例を示す。実施例2
と同様に、まず、図3(a)において、シリコンから構
成された基板1を準備する。次に、基板1の一部にイオ
ン注入マスク(酸化膜)10を形成し、基板1の上面か
ら窒素原子あるいは窒素原子を含有する分子のイオンに
より第1回目のイオン注入を行う。本実施例では、イオ
ン注入マスク10として酸化膜を用いた。この場合、図
3(b)に示すように、酸化膜10で覆われていない領
域にのみ窒素原子が注入され、第1のイオン注入シリコ
ン層8が形成される。次に、酸化膜10の一部を除去
し、図3(c)に示す形状を得る。さらに、窒素原子あ
るいは窒素原子を含有する分子のイオンにより第2回目
のイオン注入を行う。この場合、第1回目のイオン注入
よりも少数のイオンを注入し、基板1内で窒素原子濃度
が異なる領域を設けた。本工程により図3(e)に示す
第2のイオン注入シリコン層9を形成した。以下、酸化
膜10を除去し、上記基板1を酸化性雰囲気で熱処理を
施した。窒素原子濃度に応じて酸化速度が異なるため、
図3(e)に示すような断面形状の厚さの異なる酸化シ
リコン膜4、5−1、5−2を形成することができた。
したがって、1回の酸化工程によって、酸化シリコン膜
の膜厚を自由に制御することができる。本実施例では、
3種類の厚さの酸化シリコン膜膜4、5−1、5−2を
得たが、イオン注入量を任意に制御することにより、さ
らに多くの種類の膜厚の酸化シリコン膜を得ることが可
能である。また、イオン注入マスク10の厚さを制御し
て、基板に到達するイオン量を調整することによって
も、基板の窒素原子濃度を制御することができる。本実
施例においては、「シリコン基板中の窒素原子濃度を変
化させることにより、酸化速度を調整することができ
る」という本発明の特徴を利用したものである。
【0011】<実施例4>本実施例について、図7を用
いて説明する。図7(a)〜(f)は電界効果トランジ
スタの製造工程を示す模式図である。まず、図7(a)
に示すごとく、シリコンによって構成される基板11を
準備する。次に、基板11の上面から窒素原子あるいは
窒素原子を含有する分子のイオンの注入を行う。 この
ようなイオン注入法によって、図7(b)に示すような
窒素を含有する窒素添加シリコン層18を得る。さら
に、上記基板11を酸化性雰囲気で熱酸化処理を施す。
このとき、窒素添加シリコン層18中の窒素原子は酸化
層13と基板11の界面近傍に偏析し、窒素含有層19
が形成され、図7(c)に示す構造の基板が得られる。
したがって、本工程によって窒素含有層を有する基板が
形成される。なお、本実施例の場合、窒素添加シリコン
層18の窒素原子濃度は、イオン注入するイオン数によ
り決まるため、窒素添加シリコン層18および窒素含有
層19の窒素原子濃度の再現性が非常に良好であった。
以下、従来の工程にしたがって電界効果トランジスタを
製造する具体例を示す。上記の酸化層(ゲート絶縁層)
12を形成した後、ゲート電極13を形成する。本実施
例においては、ゲート電極13の材料としてリン添加多
結晶シリコンを用いた。基板全面にリン添加多結晶シリ
コン膜を公知の方法で堆積した後、従来のリソグラフィ
工程、エッチング工程により図7(d)の形状のゲート
電極を得る。次に、ソース領域14とドレイン領域15
を形成する。本実施例では、ゲート電極13をマスクと
して、ヒ素のイオン注入を行い、図7(e)の構造を得
る。さらに、ソース領域14とドレイン領域15の引出
し窓を形成後、ソース電極16、ドレイン電極17を形
成することにより、図7(f)の構造を有するトランジ
スタを形成した。本実施例により、窒素原子濃度の均一
性、再現性のよい窒素含有層を有する安定性および信頼
性に優れた電界効果トランジスタを形成することができ
た。
【0012】<実施例5>本実施例について、図8を用
いて説明する。図8(a)〜(f)は電界効果トランジ
スタの製造工程を示す模式図である。まず、図8(a)
に示すように、将来、素子を形成する領域以外に、公知
の方法により、素子間分離用の絶縁層20を形成したシ
リコンからなる基板11を準備する。次に、基板11の
上面から窒素原子あるいは窒素原子を含有する分子のイ
オンの注入を行う。このようなイオン注入法によって、
図8(b)に示すような窒素を含有する窒素添加シリコ
ン層18を得ることができる。一方、上記素子間分離用
の絶縁層20にも、窒素原子がイオン注入されるが、こ
の絶縁層20中の窒素原子の他の工程に与える影響はほ
とんどない。次に、上記シリコン基板11を酸化性雰囲
気で熱酸化処理を施す。このとき、窒素添加シリコン層
18中の窒素原子は酸化層12とシリコン基板11の界
面近傍に偏析し、窒素含有層19が形成され、図8
(c)の構造が得られる。したがって、本工程により窒
素含有層を有する基板が得られる。以下、実施例4と同
様に、従来の工程にしたがって、電界効果トランジスタ
を製造する具体例について説明する。上記ゲート絶縁層
を形成した後、ゲート電極13を形成する。本実施例に
おいては、ゲート電極13の材料として、リン添加多結
晶シリコンを用いた。基板全面にリン添加多結晶シリコ
ン膜を公知の方法で堆積した後、従来のリソグラフィ工
程、エッチング工程により図8(d)に示す構造を得
る。次に、ソース領域14とドレイン領域15を形成す
る。本実施例では、ゲート電極13をマスクとして、ヒ
素のイオン注入を行い、図8(e)に示す構造を得た。
さらに、ソース領域14とドレイン領域15の引出し窓
を形成した後、ソース電極16、ドレイン電極17を形
成することにより、図8(f)に示す構造を有するトラ
ンジスタを得た。本実施例の特徴とするところは、従来
のデバイス製造工程と非常に整合性がよく、応用範囲が
広いことである。そして、窒素原子濃度の均一性、再現
性のよい窒素含有層を得ることができ、実施例1と同様
に安定性と信頼性に優れた電界効果トランジスタを製造
することができた。
【0013】<実施例6>本実施例について、図9を用
いて説明する。図9(a)〜(d)は電界効果トランジ
スタの製造工程を示す模式図である。 本実施例では、
まず、表面保護膜21を形成したシリコンから構成され
る基板11を準備する。〔図9(a)〕。この表面保護
層21は、以下の工程において、イオン注入された窒素
原子の分布のピーク位置(投影飛程)を変化させること
を目的として形成させたものであり、この目的が達成さ
れる材料であれば、他の材料に代用することも可能であ
る。本実施例では、表面保護膜21として、基板11の
熱酸化層を用いた。次に、基板11の上面から、表面保
護層21を通して窒素原子あるいは窒素原子を含有する
分子のイオン注入を行い、 図9(b)に示す窒素添加
シリコン層18を得る。この場合、シリコン基板11中
の窒素原子の分布として図9(c)に示す分布形状を得
ることができ、この窒素添加シリコン層18の窒素原子
のピーク位置を、シリコン基板11の、より表面近傍に
もってくることが可能である。そして、表面保護層21
を除去することにより、図9(d)に示す基板構造を得
る。次に、上記の基板を実施例4と同様に酸化性雰囲気
中で熱酸化処理を施す。このとき、窒素添加シリコン層
18中の窒素原子は酸化層12とシリコン基板11の界
面に偏析し、窒素含有層19が形成され、図7(c)と
同様の構造が得られる。そして、実施例4と同様の電界
効果トランジスタの製造工程を経ることにより、図7
(f)に示す構造と同様の電界効果トランジスタを構成
することができ、窒素原子濃度の均一性、再現性のよい
窒素含有層をゲート絶縁層に持つ、安定性および信頼性
に優れた電界効果トランジスタを製造することができ
た。本実施例の場合も実施例4と同様に、窒素添加シリ
コン層の窒素原子濃度はイオン注入するイオン数により
決まるため、窒素添加シリコン層18および窒素含有層
19の窒素原子濃度の再現性は極めて良好であった。さ
らに、本実施例の場合は、表面保護膜21の厚さを変え
ることにより、投影飛程を自由に制御することが可能と
なり、窒素原子が酸化層12とシリコン基板11の界面
に、より偏析しやすくなるような分布をもたせることが
できる。したがって、例えば、より低温で短時間に窒素
含有層19を得ることが可能となる。また、本実施例に
示したトランジスタの製造工程は、実施例5におけるト
ランジスタの製造方法に適用することも可能である。
【0014】<実施例7>本実施例を図10を用いて説
明する。図10(a)〜(c)は電界効果トランジスタ
用基板の製造工程を示す模式図である。まず、シリコン
によって構成された基板11を準備し、次に、基板11
の一部にイオン注入マスク22を形成し、図10(a)
に示す基板構造を得る。本実施例では、イオン注入マス
ク22の材料としてレジストを用いた。なお、本実施例
では、イオン注入マスクの材料としてレジストを用いた
が、注入されるイオンを阻止する材料であれば、他のレ
ジスト材料を用いても構わない。次に、窒素原子のイオ
ン注入を行う。この場合、図10(b)に示すように、
イオン注入マスク22で覆われていない領域にのみ窒素
原子がイオン注入され窒素添加シリコン層18が形成さ
れる。次に、イオン注入マスク(レジスト)22を除去
し、上記シリコン基板を酸化性雰囲気中で熱酸化処理を
行うと、図10(c)に示すごとく、窒素原子のイオン
注入されなかった領域には厚い酸化層からなる絶縁層2
0、窒素原子のイオン注入された領域には薄い酸化層1
2が形成される。本実施例の工程は、上述の「第2の知
見」を利用したものである。本実施例により、基板の所
定の領域に厚い酸化層を形成することが可能となり、例
えば素子間分離用酸化層として用いることができる。さ
らに、本実施例の工程を用いることによって、窒素添加
シリコン層18を形成する領域にのみ窒素がイオン注入
され、窒素添加シリコン層のない領域には窒素原子のイ
オンは注入されない。したがって、不要なイオン注入に
よるダメージおよび窒素含有層の影響を極力抑制するこ
とが可能となる。以下、上記実施例5と同様の従来の工
程にしたがって、電界効果トランジスタを製造すること
ができ、図8(f)に示す構造を有するトランジスタが
得られる。 そして、上記実施例5と同様に、窒素原子
濃度の均一性、再現性のよい窒素含有層をゲート絶縁層
とする安定性および信頼性に優れた電界効果トランジス
タを製造することができた。
【0015】<実施例8>本実施例について、図7およ
び図11(a)〜(b)を用いて説明する。まず、図1
1(a)において、シリコンにより構成された基板11
を準備する。次に、図11(b)に示すように、基板1
1の上面に窒素原子を添加した結晶性シリコン層である
窒素添加シリコン層18を堆積する。本実施例では、分
子線エピタキシイ法により窒素添加シリコン層18を形
成させた。この窒素添加シリコン層については「ジャー
ナル オブ クリスタル グロス」95巻 p464
(1989)に報告されている。上記の窒素添加シリコ
ン層10は、アンモニアガス中でのシリコンの分子線エ
ピタキシイを行うことにより得ることができる。アンモ
ニアガス圧を変えることにより、含有窒素原子濃度を再
現性よく、しかも任意の濃度に設定することが可能であ
る。また、化学的気相堆積(CVD)法等を用いてもよ
く本発明の製造方法を逸脱するものではない。上記方法
により、実施例4と同様の窒素添加シリコン層を形成す
ることができた。以下、図7(c)〜(e)に示す工程
を経ることにより、図7(f)に示す電界効果トランジ
スタを得ることができた。そして、実施例4と同様に、
窒素原子濃度の均一性、再現性のよい窒素含有層をゲー
ト絶縁層とする安定性と信頼性に優れた電界効果トラン
ジスタを形成することができた。本実施例においては、
窒素添加シリコン層18を分子線エピタキシイ法により
形成するため、窒素添加シリコン層18の窒素原子の分
布を自在に設定することができるという利点がある。
【0016】<実施例9>本実施例について、図8およ
び図12(a)〜(c)を用いて説明する。まず、図1
2(a)に示すごとく、シリコンにより構成された基板
11を準備する。次に、図12(b)に示すように、基
板11の上面に窒素原子を添加した結晶性シリコン層か
らなる窒素添加シリコン層18を堆積させる。この窒素
添加シリコン層18は、アンモニアガス中でのシリコン
の分子線エピタキシイ法により形成した。特に本実施例
の場合、 この窒素添加シリコン層18の窒素原子濃度
は、図12(c)に示す濃度分布で形成した。この窒素
原子濃度分布を得るために、具体的には結晶成長を行っ
ている間に時間と共にアンモニアガス圧を増加させた。
このアンモニアガス圧を変えることによって、含有窒素
原子濃度を再現性よく、しかも制御性よく所定の窒素原
子濃度に設定することが可能であった。また、化学的気
相堆積(CVD)法等を用いることも考えられ、本発明
の製造方法を逸脱するものではない。本実施例により、
図9(d)に示す構造と同様の基板構造を得ることがで
きた。以下、上記実施例に示した同様の電界効果トラン
ジスタの製造工程を実施することにより、窒素原子濃度
の均一性、再現性のよい窒素含有層をゲート絶縁層とす
る安定性および信頼性に優れた本発明の電界効果トラン
ジスタが得られた。なお、本実施例の場合、窒素添加シ
リコン層の窒素原子は、酸化層/シリコン層の界面に偏
析し易く、基板中に取り残される窒素原子数が少ないた
め、窒素原子のチャネル領域への影響が極めて少ないと
いう特徴がある。また、上記実施例4〜5において、特
に電界効果トランジスタの主にゲート絶縁膜の形成方法
について述べているが、これは如何なる構造の電界効果
トランジスタの製造方法においても適用可能であること
は言うまでもない。
【0017】
【発明の効果】以上詳細に説明したごとく、本発明の酸
化シリコン膜の形成方法を用いると、形成された酸化シ
リコン膜によるストレスが小さく、また加工性のよい耐
酸化性マスクを用いて、酸化シリコン膜を再現性よく得
ることが可能となる。さらに、窒素添加シリコン層の窒
素原子濃度を制御することによって、一度の酸化処理
で、種々の膜厚および形状の酸化シリコン膜を簡単な工
程で容易に得ることができる。さらに、本発明の電界効
果トランジスタの製造方法を用いることにより、窒素原
子濃度の均一性、再現性のよい窒素含有層をゲート絶縁
層を持つ安定性および信頼性に優れた電界効果トランジ
スタを形成することができる。
【図面の簡単な説明】
【図1】本発明の実施例1で例示した基板上に酸化シリ
コン膜を形成する工程を示す模式図。
【図2】本発明の実施例2で例示した基板上に酸化シリ
コン膜を形成する工程を示す模式図。
【図3】本発明の実施例3で例示した基板上に酸化シリ
コン膜を形成する工程を示す模式図。
【図4】従来の基板上に酸化シリコン膜を形成する工程
を示す模式図。
【図5】本発明における基板中の窒素原子の深さ方向分
布(a)および熱酸化処理を行った後の基板中の窒素原
子の深さ方向分布(b)を示すグラフ。
【図6】本発明における窒素原子注入量と酸化膜の膜厚
の関係を示すグラフ。
【図7】本発明の実施例4で例示した電界効果トランジ
スタの製造工程を示す模式図。
【図8】本発明の実施例5で例示した電界効果トランジ
スタの製造工程を示す模式図。
【図9】本発明の実施例6で例示した電界効果トランジ
スタの製造工程を示す模式図。
【図10】本発明の実施例7で例示した電界効果トラン
ジスタの製造工程を示す模式図。
【図11】本発明の実施例8で例示した電界効果トラン
ジスタの製造工程を示す模式図。
【図12】本発明の実施例9で例示した電界効果トラン
ジスタの製造工程を示す模式図。
【符号の説明】
1…基板 2…窒化シリコン膜 3…レジスト 4…厚い酸化シリコン膜 5−1、5−2…薄い酸化シリコン膜 6…窒素添加シリコン層 7…イオン注入シリコン層 8…第1のイオン注入シリコン層 9…第2のイオン注入シリコン層 10…イオン注入マスク(酸化膜) 11…基板 12…酸化層 13…ゲート電極 14…ソース領域 15…ドレイン領域 16…ソース電極 17…ドレイン電極 18…窒素添加シリコン層 19…窒素含有層 20…絶縁層(酸化層) 21…表面保護膜 22…イオン注入マスク

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に、窒素を所定の濃度で含有
    するシリコンからなる半導体層を形成する工程と、上記
    半導体層を酸化性雰囲気中で加熱して酸化する工程を少
    なくとも含むことを特徴とする酸化シリコン膜の形成
    法。
  2. 【請求項2】シリコン系半導体基板の上面から窒素原子
    もしくは窒素原子を含むイオンを注入して、所定の濃度
    分布で窒素を含有するシリコンからなる半導体層を形成
    する工程と、上記半導体層を酸化性雰囲気中で加熱して
    酸化する工程を少なくとも含むことを特徴とする酸化シ
    リコン膜の形成法。
  3. 【請求項3】シリコン系半導体基板の上面から窒素原子
    もしくは窒素原子を含む分子のイオンを注入する工程
    と、上記半導体基板を酸化性雰囲気中で加熱して酸化す
    る工程により、ゲート絶縁層として作用する絶縁層を形
    成する工程と、上記絶縁層上にゲート電極として作用す
    る導電性層を形成する工程と、上記導電性層に覆われて
    いない上記半導体層に第2の導電性を決める不純物を導
    入し、ソース領域もしくはドレイン領域として作用する
    領域を形成する工程と、上記ソース領域もしくは上記ド
    レイン領域に達する窓と共に、ソース電極もしくはドレ
    イン電極を形成する工程を少なくとも含むことを特徴と
    する電界効果トランジスタの製造方法。
  4. 【請求項4】半導体基板上に、窒素原子を含有するシリ
    コンによって構成される半導体層を形成する工程と、上
    記半導体層を酸化性雰囲気中で加熱して酸化する工程に
    よりゲート絶縁層として作用する絶縁層を形成する工程
    と、上記絶縁層上にゲート電極として作用する導電性層
    を形成する工程と、上記導電性層に覆われていない上記
    半導体層に第2の導電性を決める不純物を導入し、ソー
    ス領域もしくはドレイン領域として作用する領域を形成
    する工程と、上記ソース領域もしくは上記ドレイン領域
    に達する窓と共に、ソース電極もしくはドレイン電極を
    形成する工程を少なくとも含むことを特徴とする電界効
    果トランジスタの製造方法。
JP12041792A 1992-05-13 1992-05-13 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法 Pending JPH05315318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12041792A JPH05315318A (ja) 1992-05-13 1992-05-13 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12041792A JPH05315318A (ja) 1992-05-13 1992-05-13 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH05315318A true JPH05315318A (ja) 1993-11-26

Family

ID=14785710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12041792A Pending JPH05315318A (ja) 1992-05-13 1992-05-13 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH05315318A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153910A (en) * 1994-06-22 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with nitrogen implanted channel region
KR100471510B1 (ko) * 2001-01-09 2005-03-08 미쓰비시덴키 가부시키가이샤 비휘발성 반도체 기억 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153910A (en) * 1994-06-22 2000-11-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with nitrogen implanted channel region
US6380036B1 (en) 1994-06-22 2002-04-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
KR100471510B1 (ko) * 2001-01-09 2005-03-08 미쓰비시덴키 가부시키가이샤 비휘발성 반도체 기억 장치

Similar Documents

Publication Publication Date Title
US5552332A (en) Process for fabricating a MOSFET device having reduced reverse short channel effects
US5324974A (en) Nitride capped MOSFET for integrated circuits
EP1433196B1 (en) Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
US6645840B2 (en) Multi-layered polysilicon process
US5312766A (en) Method of providing lower contact resistance in MOS transistors
JPH0347577B2 (ja)
US4833099A (en) Tungsten-silicide reoxidation process including annealing in pure nitrogen and subsequent oxidation in oxygen
JP2877104B2 (ja) 半導体装置の製造方法
KR100718823B1 (ko) 실리콘-게르마늄 트랜지스터 및 관련 방법들
JPH10500254A (ja) 半導体基板中に埋め込まれた酸化物層を備えた低転位密度構造の製造プロセス
JP2008283182A (ja) Pmosトランジスタ製造方法及びcmosトランジスタ製造方法
US4774201A (en) Tungsten-silicide reoxidation technique using a CVD oxide cap
US5296386A (en) Method of providing lower contact resistance in MOS transistor structures
US6635938B1 (en) Semiconductor device and manufacturing method thereof
JPH0374878A (ja) 半導体装置の製造方法
JPH0794503A (ja) シリコン基板の酸化方法
JP3247242B2 (ja) 半導体装置の製造方法
JPH05315318A (ja) 酸化シリコン膜の形成法およびそれを用いた電界効果トランジスタの製造方法
JPH06232402A (ja) 薄膜半導体装置の製造方法
JPH03227516A (ja) 半導体装置の製造方法
US7169714B2 (en) Method and structure for graded gate oxides on vertical and non-planar surfaces
JPH02270335A (ja) 半導体装置及びその製造方法
KR100336572B1 (ko) 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법
KR19980024337A (ko) 실리콘 박막 전도 소자의 제조 방법
US20020125479A1 (en) MOSFET and method of its fabrication