JPS5915489B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5915489B2 JPS5915489B2 JP50043601A JP4360175A JPS5915489B2 JP S5915489 B2 JPS5915489 B2 JP S5915489B2 JP 50043601 A JP50043601 A JP 50043601A JP 4360175 A JP4360175 A JP 4360175A JP S5915489 B2 JPS5915489 B2 JP S5915489B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- thickness
- silicon
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体集積回路装置に関するものである。
半導体集積回路装置に於ては半導体基板中に能動素子や
受動素子等の回路素子が組み込まれ、半導体基板の表面
には絶縁被膜が被着されており、この絶縁被膜を介して
配線層により素子間の電気的接続がなされる。
受動素子等の回路素子が組み込まれ、半導体基板の表面
には絶縁被膜が被着されており、この絶縁被膜を介して
配線層により素子間の電気的接続がなされる。
また、半導体基板装置の製造工程中に半導体基板の裏面
に絶縁被膜が被着されるような場合でも、通常は最終的
には、この裏面の絶縁被膜は除去され、基板の裏面は露
出される。５ しかしながら素子間の電気的分離を達成
する為には素子間絶縁分離領域上に形成される絶縁被膜
の膜厚は１μｍ程度かそれ以上に厚いのが通常である。
に絶縁被膜が被着されるような場合でも、通常は最終的
には、この裏面の絶縁被膜は除去され、基板の裏面は露
出される。５ しかしながら素子間の電気的分離を達成
する為には素子間絶縁分離領域上に形成される絶縁被膜
の膜厚は１μｍ程度かそれ以上に厚いのが通常である。
特に絶縁ゲート型電界効果半導体に於ては膜厚が十分に
厚くないと絶縁分離領域の絶縁被膜１０上の金属配線層
と半導体基板間の電位差によつてはいわゆる寄生ＭＩＳ
効果により素子間の電気的絶縁か不完全となる。このよ
うに厚い絶縁被膜を用いた場合の好しくない効果として
、絶縁被膜の半導体基板へ及ぼす応力が挙げられる。こ
の事に１５関しでは電気通信学会雑誌第４９巻１０号、
昭和４１年１０月第１８８９頁乃至第１８９５頁に管野
卓雄、懸本和朗両氏が記述しているように、絶縁被膜に
よる応力が大きくなるにつれて、バイポーラ型半導体に
於ては電流利得定数ｈＦＥの劣化２０が、また絶縁ゲー
ト型電界効果半導体に於ては相互コンダクタンス９ｍの
劣化が見られることは周知である。更に絶縁被膜による
応力が原因と見られる、絶縁ゲート型電界効果半導体装
置を用いた集積回路記憶素子の製造歩留りの低下も実際
の製２５造において経験するところである。即ち第一に
絶縁分離領域上の二酸化硅素膜の膜厚を厚くしていくと
ある膜厚以上ではかえつて製造歩留りが低下すること、
また第二に硅素基板の厚みを薄くすると製造歩留りが同
じく低下することがわかつた。３０不良解析の結果これ
らの製造歩留りの低下はｐ−Ｎ接合の逆方向電流が大き
い事に起因することが判明した。
厚くないと絶縁分離領域の絶縁被膜１０上の金属配線層
と半導体基板間の電位差によつてはいわゆる寄生ＭＩＳ
効果により素子間の電気的絶縁か不完全となる。このよ
うに厚い絶縁被膜を用いた場合の好しくない効果として
、絶縁被膜の半導体基板へ及ぼす応力が挙げられる。こ
の事に１５関しでは電気通信学会雑誌第４９巻１０号、
昭和４１年１０月第１８８９頁乃至第１８９５頁に管野
卓雄、懸本和朗両氏が記述しているように、絶縁被膜に
よる応力が大きくなるにつれて、バイポーラ型半導体に
於ては電流利得定数ｈＦＥの劣化２０が、また絶縁ゲー
ト型電界効果半導体に於ては相互コンダクタンス９ｍの
劣化が見られることは周知である。更に絶縁被膜による
応力が原因と見られる、絶縁ゲート型電界効果半導体装
置を用いた集積回路記憶素子の製造歩留りの低下も実際
の製２５造において経験するところである。即ち第一に
絶縁分離領域上の二酸化硅素膜の膜厚を厚くしていくと
ある膜厚以上ではかえつて製造歩留りが低下すること、
また第二に硅素基板の厚みを薄くすると製造歩留りが同
じく低下することがわかつた。３０不良解析の結果これ
らの製造歩留りの低下はｐ−Ｎ接合の逆方向電流が大き
い事に起因することが判明した。
即ち、二酸化硅素膜が厚くなることにより、あるいは硅
素基板が薄くなることにより基板にかかる応力が増加し
、その結果Ｐ−Ｎ接合の３５逆方向リーク電流が増加し
たものと解釈される。ダイナミック形式の絶縁ゲート型
電界効果半導体記憶素子に於ては絶縁ゲート型電界効果
半導体のドレイン領域（或いはソース領域）に所定の時
間電子或いは正孔を蓄積することによつて記憶機能を有
せしめるものであり微小な逆方向リーク電流の多寡が集
積回路装置の機能を決める重要な要素である。本発明の
目的は半導体基板上に被着された絶縁被膜による基板の
応力に起因する半導体装置集積回路装置の特性の劣化を
防止することにある。
素基板が薄くなることにより基板にかかる応力が増加し
、その結果Ｐ−Ｎ接合の３５逆方向リーク電流が増加し
たものと解釈される。ダイナミック形式の絶縁ゲート型
電界効果半導体記憶素子に於ては絶縁ゲート型電界効果
半導体のドレイン領域（或いはソース領域）に所定の時
間電子或いは正孔を蓄積することによつて記憶機能を有
せしめるものであり微小な逆方向リーク電流の多寡が集
積回路装置の機能を決める重要な要素である。本発明の
目的は半導体基板上に被着された絶縁被膜による基板の
応力に起因する半導体装置集積回路装置の特性の劣化を
防止することにある。
上記目的を達成するための本発明の構成は、回路素子が
形成された半導体基板上に被着された少なくとも２種類
の絶縁被膜を有し、第１の絶縁被膜はその膜厚に応じて
前記絶縁基板におよぼす引張力が変化する性質のものと
し、第２の絶縁被膜はその膜厚に応じて前記絶縁基板に
およぱす圧縮力が変化する性質のもの吉し、かつこれら
第１および第２の絶縁被膜は前記引張力と前記圧縮力と
が相殺されるような膜厚関係に定められていることを特
徴とするものである。この構成により２つの絶縁被膜は
被着状態において、各々が半導体基板に作用する引張力
および圧縮力が相殺されるような膜厚関係にあるので、
基板に対して応力がおよばない半導体集積回路装置が得
られる。この発明の半導体集積回路装置によれば半導体
基板には絶縁被膜による応力が実質的には働かない為に
、Ｐ−Ｎ接合の逆方向リーク電流を極力小さくすること
ができる。
形成された半導体基板上に被着された少なくとも２種類
の絶縁被膜を有し、第１の絶縁被膜はその膜厚に応じて
前記絶縁基板におよぼす引張力が変化する性質のものと
し、第２の絶縁被膜はその膜厚に応じて前記絶縁基板に
およぱす圧縮力が変化する性質のもの吉し、かつこれら
第１および第２の絶縁被膜は前記引張力と前記圧縮力と
が相殺されるような膜厚関係に定められていることを特
徴とするものである。この構成により２つの絶縁被膜は
被着状態において、各々が半導体基板に作用する引張力
および圧縮力が相殺されるような膜厚関係にあるので、
基板に対して応力がおよばない半導体集積回路装置が得
られる。この発明の半導体集積回路装置によれば半導体
基板には絶縁被膜による応力が実質的には働かない為に
、Ｐ−Ｎ接合の逆方向リーク電流を極力小さくすること
ができる。
しかも、この発明は絶縁被膜が実際に基板上に被着され
た状態において、その基板に対して作用する引張力およ
び圧縮力が膜厚によつて変化することに着目し、双方の
力がちようど相殺されるような膜厚関係にしているので
、絶縁膜の熱歪や体積変化等基板におよぼすあらゆる原
因をかみした状態で基板に対する応力を確実に防止でき
る。また従来見られた、絶縁被膜によるトランジスター
の特性の劣化を防止することができる。次に本発明の好
ましい実施例を図を用いて説明する。
た状態において、その基板に対して作用する引張力およ
び圧縮力が膜厚によつて変化することに着目し、双方の
力がちようど相殺されるような膜厚関係にしているので
、絶縁膜の熱歪や体積変化等基板におよぼすあらゆる原
因をかみした状態で基板に対する応力を確実に防止でき
る。また従来見られた、絶縁被膜によるトランジスター
の特性の劣化を防止することができる。次に本発明の好
ましい実施例を図を用いて説明する。
第１図は直径５Ｃ！！Ｌ１厚さ７５０μｍの（１００）
の結晶表面を有する硅素基板を１０００℃の水蒸気雰囲
気中にて熱酸化し、基板表面に二酸化硅素膜を形成した
場合の基板表面に働く応力の大きさを測定した結果を膜
厚の関数として示す。
の結晶表面を有する硅素基板を１０００℃の水蒸気雰囲
気中にて熱酸化し、基板表面に二酸化硅素膜を形成した
場合の基板表面に働く応力の大きさを測定した結果を膜
厚の関数として示す。
また、第２図は第１図と同様の硅素基板表面上に３００
℃にてミラン、アンモニアの気相反応により窒化硅素膜
を形成して被着した場合の基板表面の応力の大きさを測
定した結果を示す。
℃にてミラン、アンモニアの気相反応により窒化硅素膜
を形成して被着した場合の基板表面の応力の大きさを測
定した結果を示す。
ここで基板に及ぼす応力は二酸化硅素膜の場合には引張
り応力であり、窒化硅素膜の場合には圧縮力である。第
１図と第２図よりいずれの場合も応力の大きさは膜厚に
比例して大きくなることがわかる。
り応力であり、窒化硅素膜の場合には圧縮力である。第
１図と第２図よりいずれの場合も応力の大きさは膜厚に
比例して大きくなることがわかる。
二酸化硅素膜と窒化硅素膜のように硅素基板に対してお
互いに逆の応力を及ぼし得る被膜を重ねて硅素基板に被
着すれば両者の膜厚を適当に選ぶことによつてこれらの
被膜による基板表面の応力を無くすることが可能である
のは明らかである。なお第２図に示した窒化硅素膜厚の
硅素基板に対する影響は、間に二酸化硅素等が介在して
も変らない。次に第３図乃至第８図に見るように、本発
明の好ましい実施例の絶縁ゲート型電界効果半導体集積
回路装置はつぎの製造工程によつて得られる。初めに第
３図に示すように比抵抗が４Ω・儂のＰ型硅素基板１を
１０００℃の水蒸気雰囲気中にて熱酸化することにより
厚さ３０００λの二酸化硅素膜２を被着する。この場合
表面と同様裏面にも３０００λの二酸化硅素膜が被着さ
れる。次にフオトエツチング法により選択的に表面の二
酸化硅素膜２を除去して第４図に示すような不純物導入
の為の開孔３ａ，３ｂ，３ｃ，３ｄを設けるその後熱拡
散法により燐を導入し、第５図に示すようなＮ型領域４
ａ，４ｂ，５ａ，５ｂを設ける。第５図は燐の熱拡散後
に１０００℃の水蒸気雰囲気中で厚さ１．５μの二酸化
硅素を被着した状態を示すものである。Ｎ型領域４ａと
４ｂ及び５ａと５ｂはそれぞれ対となつて電界効果トラ
ンジスターのソース領域或いはドレイン領域となる。次
に第５図に示した基板表面上に気相成長法により第６図
に示すように窒化硅素膜７を被着する。この気相成長は
８００℃の窒素ガス雰囲気中でモノシランとアンモニア
ガスとの気相反応により行われる。第１図と第２図から
明らかなように厚さ１．５／１ｍの二酸化硅素膜６を硅
素基板表面に被着した場合窒化硅素膜１の膜厚は２００
０λである。
互いに逆の応力を及ぼし得る被膜を重ねて硅素基板に被
着すれば両者の膜厚を適当に選ぶことによつてこれらの
被膜による基板表面の応力を無くすることが可能である
のは明らかである。なお第２図に示した窒化硅素膜厚の
硅素基板に対する影響は、間に二酸化硅素等が介在して
も変らない。次に第３図乃至第８図に見るように、本発
明の好ましい実施例の絶縁ゲート型電界効果半導体集積
回路装置はつぎの製造工程によつて得られる。初めに第
３図に示すように比抵抗が４Ω・儂のＰ型硅素基板１を
１０００℃の水蒸気雰囲気中にて熱酸化することにより
厚さ３０００λの二酸化硅素膜２を被着する。この場合
表面と同様裏面にも３０００λの二酸化硅素膜が被着さ
れる。次にフオトエツチング法により選択的に表面の二
酸化硅素膜２を除去して第４図に示すような不純物導入
の為の開孔３ａ，３ｂ，３ｃ，３ｄを設けるその後熱拡
散法により燐を導入し、第５図に示すようなＮ型領域４
ａ，４ｂ，５ａ，５ｂを設ける。第５図は燐の熱拡散後
に１０００℃の水蒸気雰囲気中で厚さ１．５μの二酸化
硅素を被着した状態を示すものである。Ｎ型領域４ａと
４ｂ及び５ａと５ｂはそれぞれ対となつて電界効果トラ
ンジスターのソース領域或いはドレイン領域となる。次
に第５図に示した基板表面上に気相成長法により第６図
に示すように窒化硅素膜７を被着する。この気相成長は
８００℃の窒素ガス雰囲気中でモノシランとアンモニア
ガスとの気相反応により行われる。第１図と第２図から
明らかなように厚さ１．５／１ｍの二酸化硅素膜６を硅
素基板表面に被着した場合窒化硅素膜１の膜厚は２００
０λである。
次にフオトエツチング法により絶縁ゲート型電界効果半
導体のゲート領域となるべき部分の窒化硅素膜６と二酸
化硅素膜７とを部分的に除去し、その開孔部分に新たに
ゲート絶縁膜８ａ及び８ｂを形成する。このフオトエツ
チングに於てはフオトレジストの選択的除去により形成
した開孔を通してフレオンガスプラズマにより窒化硅素
膜７をまず除去し続いて弗酸の緩南液にて残余の窒化硅
素膜７をマスタとして二酸化硅素膜６の除去が行われる
。またゲート絶縁膜８ａ，８ｂは厚さ１０００への二酸
化硅素膜である。次にソースとドレイン領域４ａ，４ｂ
，５ａ，上に金属電極取り出し用の開孔を設けて、しか
る後に金属電極及び金属配線層を設ける。
導体のゲート領域となるべき部分の窒化硅素膜６と二酸
化硅素膜７とを部分的に除去し、その開孔部分に新たに
ゲート絶縁膜８ａ及び８ｂを形成する。このフオトエツ
チングに於てはフオトレジストの選択的除去により形成
した開孔を通してフレオンガスプラズマにより窒化硅素
膜７をまず除去し続いて弗酸の緩南液にて残余の窒化硅
素膜７をマスタとして二酸化硅素膜６の除去が行われる
。またゲート絶縁膜８ａ，８ｂは厚さ１０００への二酸
化硅素膜である。次にソースとドレイン領域４ａ，４ｂ
，５ａ，上に金属電極取り出し用の開孔を設けて、しか
る後に金属電極及び金属配線層を設ける。
第８図に於ては９ａと９ｂはゲート電極であり１０ａ，
１０ｂ，１０ｃ，１０ｄはそれぞれソース及びドレイン
の金属電極及び金属配線層である。最後に第５図に於け
るＮ型不純物領域の形成の際に同時に裏面に形成される
Ｎ形領域１１を除去する。以上の実施例で明らかなよう
に本発明の方法により厚さ１．５μｍの二酸化硅素膜６
の硅素基板１に及ぼす引張力はその上に被着された厚さ
２０００人の窒化硅素膜７の圧縮力に打ち消される為結
局硅素基板には応力は働らかない。尚ゲート絶縁膜９ａ
と９ｂの膜厚は１０００λときわめて薄いので基板１へ
ゲート絶縁膜が及ぼす応力は非常に小さい。この様にし
て絶縁被膜の半導体基板への応力の影響を防止すること
ができる為に応力による特性の劣化は改善され集積回路
装置の製造歩留りが向上する。また窒化硅素膜は周知の
ようにナトリウムイオン等の陽イオンに対して障壁とし
ての性質を有する為に、窒化硅素膜が被着しているゲー
ト絶縁膜以外の二酸化硅素膜中への陽イオン侵入を防止
することができるので、集積回路装置の信頼度を向上さ
せることができる。
１０ｂ，１０ｃ，１０ｄはそれぞれソース及びドレイン
の金属電極及び金属配線層である。最後に第５図に於け
るＮ型不純物領域の形成の際に同時に裏面に形成される
Ｎ形領域１１を除去する。以上の実施例で明らかなよう
に本発明の方法により厚さ１．５μｍの二酸化硅素膜６
の硅素基板１に及ぼす引張力はその上に被着された厚さ
２０００人の窒化硅素膜７の圧縮力に打ち消される為結
局硅素基板には応力は働らかない。尚ゲート絶縁膜９ａ
と９ｂの膜厚は１０００λときわめて薄いので基板１へ
ゲート絶縁膜が及ぼす応力は非常に小さい。この様にし
て絶縁被膜の半導体基板への応力の影響を防止すること
ができる為に応力による特性の劣化は改善され集積回路
装置の製造歩留りが向上する。また窒化硅素膜は周知の
ようにナトリウムイオン等の陽イオンに対して障壁とし
ての性質を有する為に、窒化硅素膜が被着しているゲー
ト絶縁膜以外の二酸化硅素膜中への陽イオン侵入を防止
することができるので、集積回路装置の信頼度を向上さ
せることができる。
なお、実施例では絶縁被膜として二酸化硅素膜と窒化硅
素膜を用いた場合について説明したが、この他に必要に
応じて、アルミナ膜、酸化タンタル層、酸化ジルコニウ
ム層、ガラス層等の各種絶縁膜を用いることが可能であ
る。
素膜を用いた場合について説明したが、この他に必要に
応じて、アルミナ膜、酸化タンタル層、酸化ジルコニウ
ム層、ガラス層等の各種絶縁膜を用いることが可能であ
る。
これらは成長条件等により、半導体基板におよぼす応力
はことなるが、たとえばアルミナ膜はシリコン基板に対
し圧縮力を及ぼす。また実施例のような二層に限らず必
要に応じては上記したような各種被膜を三層以上に積層
してもよいし、実施例のような絶縁ゲート型電界効果半
導体装置に限らずバイポーラ一型半導体装置の製造にも
適用できる。
はことなるが、たとえばアルミナ膜はシリコン基板に対
し圧縮力を及ぼす。また実施例のような二層に限らず必
要に応じては上記したような各種被膜を三層以上に積層
してもよいし、実施例のような絶縁ゲート型電界効果半
導体装置に限らずバイポーラ一型半導体装置の製造にも
適用できる。
第１図は硅素基板表面上に二酸化硅素膜を被着した時に
硅素基板に働く応力と二酸化硅素膜厚との関係を、第２
図は硅素基板表面上に窒化硅素膜を被着した時に硅素基
板に働く応力と窒化硅素膜厚との関係をそれぞれ示すグ
ラフである。
硅素基板に働く応力と二酸化硅素膜厚との関係を、第２
図は硅素基板表面上に窒化硅素膜を被着した時に硅素基
板に働く応力と窒化硅素膜厚との関係をそれぞれ示すグ
ラフである。
Claims (1)
- １ シリコン半導体基板上に熱酸化により形成したシリ
コン酸化膜と、気相成長により形成したシリコン窒化膜
とを積層し、前記シリコン酸化膜とシリコン窒化膜とは
該シリコン酸化膜の膜厚が前記半導体基板に対しておよ
ぼす引張力を前記シリコン窒化膜の膜厚が前記半導体基
板に対しておよぼす圧縮力により相殺するような膜厚関
係にしたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50043601A JPS5915489B2 (ja) | 1975-04-09 | 1975-04-09 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50043601A JPS5915489B2 (ja) | 1975-04-09 | 1975-04-09 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51117887A JPS51117887A (en) | 1976-10-16 |
| JPS5915489B2 true JPS5915489B2 (ja) | 1984-04-10 |
Family
ID=12668324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50043601A Expired JPS5915489B2 (ja) | 1975-04-09 | 1975-04-09 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915489B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745931A (en) * | 1980-09-04 | 1982-03-16 | Fujitsu Ltd | Semiconductor device with multilayer passivation film and manufacture thereof |
| JPH084109B2 (ja) * | 1987-08-18 | 1996-01-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
-
1975
- 1975-04-09 JP JP50043601A patent/JPS5915489B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51117887A (en) | 1976-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JPH0451068B2 (ja) | ||
| JPS5915489B2 (ja) | 半導体集積回路装置 | |
| JP2830762B2 (ja) | 半導体装置の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JPS63237456A (ja) | 半導体装置 | |
| JPH03180070A (ja) | 半導体装置及びその製造方法 | |
| JPH01220856A (ja) | 半導体装置 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPS63164357A (ja) | 半導体装置の製造方法 | |
| JPH0370170A (ja) | 半導体素子の形成方法 | |
| JPH0311550B2 (ja) | ||
| JP2874816B2 (ja) | 半導体装置の製造方法 | |
| JP2891562B2 (ja) | 半導体装置 | |
| JPH0414497B2 (ja) | ||
| JPS5931860B2 (ja) | 半導体装置 | |
| JPS6398145A (ja) | 半導体装置の製造方法 | |
| JPH09246543A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6312389B2 (ja) | ||
| JPH03234024A (ja) | 半導体装置の製造方法 | |
| JPS598071B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS60245159A (ja) | 半導体装置の製造方法 |