JPS59222937A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59222937A JPS59222937A JP58098374A JP9837483A JPS59222937A JP S59222937 A JPS59222937 A JP S59222937A JP 58098374 A JP58098374 A JP 58098374A JP 9837483 A JP9837483 A JP 9837483A JP S59222937 A JPS59222937 A JP S59222937A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の表面安定化方法、詳しくは酸素ｆ
：添加した多結晶シリコン膜を有する半導体装置の製造
方法に関する。
：添加した多結晶シリコン膜を有する半導体装置の製造
方法に関する。
従来例の構成とその問題点
半導体装置は、安定化のために、その表面部に化学的に
安定な性質を有する絶縁膜、たとえば、熱酸化によって
形成された二酸化シリコン（Ｓ １０２ ）膜、あるい
は化学蒸着法で形成されたＳ １０２膜、または窒化シ
リコン（Ｓｉ３Ｎ４）膜が用いられる。
安定な性質を有する絶縁膜、たとえば、熱酸化によって
形成された二酸化シリコン（Ｓ １０２ ）膜、あるい
は化学蒸着法で形成されたＳ １０２膜、または窒化シ
リコン（Ｓｉ３Ｎ４）膜が用いられる。
しかし、これらの被膜は高絶縁性のゆえに、分極し易い
性質をもっており、これが半導体表面の可動イオンを変
動させ、とぐに、高温における逆方向リーク電流の増加
現象が起こり、表面安定化の効果を失なわせる。捷た、
その改善策として、リン硅酸ガラス、ポリ硅酸ガラスお
よびアルミナ硅酸ガラスなどの被膜が用いられるが、こ
れらの場合でも、分極現象が皆無ではなく、半導体装置
の安定性には、なお、−抹の問題点があった。
性質をもっており、これが半導体表面の可動イオンを変
動させ、とぐに、高温における逆方向リーク電流の増加
現象が起こり、表面安定化の効果を失なわせる。捷た、
その改善策として、リン硅酸ガラス、ポリ硅酸ガラスお
よびアルミナ硅酸ガラスなどの被膜が用いられるが、こ
れらの場合でも、分極現象が皆無ではなく、半導体装置
の安定性には、なお、−抹の問題点があった。
さらに、多結晶シリコン膜による表面安定化方法も試み
られている。多結晶シリコン膜は、たとえば、シラン（
５ＩＨ４）の熱分解法によって形成されると、比抵抗が
約１０６Ｑ−ｔｍの高抵抗被膜であり、前述のガラス膜
絶縁体のような分極現象は起こらず、半導体と被膜との
界面での電荷の変動もないが、その反面、被膜自体を通
じてのリーク電流が大きいという問題がある。多結晶ン
リコ／膜も、たとえば、５ＩＨ４と亜酸化窒素（Ｎ２０
）との反応によって形成すると１．比抵抗が約１０１０
Ｑ−ｙｒｃの被膜になるが、これは、被膜形成の反応に
高温過程を要し、半導体装置の特性劣化を起こしたり、
あるいに、形成多結晶シリコン膜の表面が酸化して、Ｓ
１０２化する現象も起こることから、作業性ならびに
工程管理面で実用化に不向きなところがある。
られている。多結晶シリコン膜は、たとえば、シラン（
５ＩＨ４）の熱分解法によって形成されると、比抵抗が
約１０６Ｑ−ｔｍの高抵抗被膜であり、前述のガラス膜
絶縁体のような分極現象は起こらず、半導体と被膜との
界面での電荷の変動もないが、その反面、被膜自体を通
じてのリーク電流が大きいという問題がある。多結晶ン
リコ／膜も、たとえば、５ＩＨ４と亜酸化窒素（Ｎ２０
）との反応によって形成すると１．比抵抗が約１０１０
Ｑ−ｙｒｃの被膜になるが、これは、被膜形成の反応に
高温過程を要し、半導体装置の特性劣化を起こしたり、
あるいに、形成多結晶シリコン膜の表面が酸化して、Ｓ
１０２化する現象も起こることから、作業性ならびに
工程管理面で実用化に不向きなところがある。
発明の目的
本発明は従来例にみられる上述の問題点を解消し、とく
に、高安定性の多結晶シリコン膜を製造容易に実現する
ことのできる半導体装置の製造方法を提供するものであ
る。
に、高安定性の多結晶シリコン膜を製造容易に実現する
ことのできる半導体装置の製造方法を提供するものであ
る。
発明の構成
本発明は、要約するに、半導体の表面部に第１の領域お
よび前記第１の領域内に第２の領域をそれぞれ選択的に
形成し、それらの表面部をおおって多結晶シリコン膜を
形成し、前記多結晶シリコン膜に酸素をイオン注入する
工程をそなえた半導体装置の製造方法であり、これによ
り、多結晶シリコン膜の高比抵抗化が製造容易に実現さ
れる。
よび前記第１の領域内に第２の領域をそれぞれ選択的に
形成し、それらの表面部をおおって多結晶シリコン膜を
形成し、前記多結晶シリコン膜に酸素をイオン注入する
工程をそなえた半導体装置の製造方法であり、これによ
り、多結晶シリコン膜の高比抵抗化が製造容易に実現さ
れる。
実施例の説明
第１図は本発明の実施により形成された半導体装置の断
面図である。以下、工程順に本発明の実施例を詳しく述
べる。
面図である。以下、工程順に本発明の実施例を詳しく述
べる。
まず、比抵抗：６０Ｑ −ｃｍ 、厚さ： ２５０ Ｉ
ｉｍのＮ形シリコン基板１を用意−口、これに、Ｓ １
０２膜の選択拡散用マスクを付して、ホウ素を約３０μ
ｍの深さに拡散導入して、ベース領域２を形成する。
ｉｍのＮ形シリコン基板１を用意−口、これに、Ｓ １
０２膜の選択拡散用マスクを付して、ホウ素を約３０μ
ｍの深さに拡散導入して、ベース領域２を形成する。
次に、Ｎ形シリコン基板１の裏面側を約８０μｍの厚さ
だけ食刻除去したのち、表面側に３１０２膜の選択拡散
用マスクを形成し、このマスク開口部を通して、リンを
約１０μｍの深さに拡散導入して、エミ・ツタ領域３を
形成する。なお、エミッタ領域３はベース領域２内に形
成され、これによって、通常のブレーナ型トランジスタ
構造になる。
だけ食刻除去したのち、表面側に３１０２膜の選択拡散
用マスクを形成し、このマスク開口部を通して、リンを
約１０μｍの深さに拡散導入して、エミ・ツタ領域３を
形成する。なお、エミッタ領域３はベース領域２内に形
成され、これによって、通常のブレーナ型トランジスタ
構造になる。
ついで、選択拡散用マスクの５ｉＯ−膜を除去したのち
、Ｓ Ｉ Ｈ４を７００℃で熱分解させて、厚さ０．５
μｍの多結晶シリコン膜４を形成する。
、Ｓ Ｉ Ｈ４を７００℃で熱分解させて、厚さ０．５
μｍの多結晶シリコン膜４を形成する。
そして、この多結晶／リコン膜４に対して、加速電圧：
８０ ＫｅＶ、イオン電流ｏ−１ｍＡ１ ドーズ量：
Ｉ Ｘ １０”／ｃｒＡの条件下で、酸素のイオン注
入を行ない、酸素含有層６を形成する。これにより、多
結晶シリコン膜４の表面比抵抗は約１０８Ｑ−（７）に
なり、高比抵抗化が実現される。
８０ ＫｅＶ、イオン電流ｏ−１ｍＡ１ ドーズ量：
Ｉ Ｘ １０”／ｃｒＡの条件下で、酸素のイオン注
入を行ない、酸素含有層６を形成する。これにより、多
結晶シリコン膜４の表面比抵抗は約１０８Ｑ−（７）に
なり、高比抵抗化が実現される。
トランシフタの電極形成は、酸素含有層５を有する多結
晶ノリコン膜４に所定のコンタクト用開口６，７を形成
したのち、アルミニウム層を蒸着形成し、同アルミニウ
ム層を電極パターンに加工して、それぞれ、ベース電極
８、エミッタ電極９を設ける。
晶ノリコン膜４に所定のコンタクト用開口６，７を形成
したのち、アルミニウム層を蒸着形成し、同アルミニウ
ム層を電極パターンに加工して、それぞれ、ベース電極
８、エミッタ電極９を設ける。
このプレーナ型トランジスタのコレクタ・ベース間耐圧
（ＶＣＢＯ）は１５００■以上であり、捷だ、リーク電
流は、ＶＣＢＯ： １６００■で、３ｍＡ以下であった
。
（ＶＣＢＯ）は１５００■以上であり、捷だ、リーク電
流は、ＶＣＢＯ： １６００■で、３ｍＡ以下であった
。
また、本実施例で得られたプレーナ型トランジスタと従
来の標準的同型トランジスタとを比較して、リーク電流
特性、高温逆バイアス印加による信頼性テス） （ＨＴ
ＲＢテスト）の結果を示す。
来の標準的同型トランジスタとを比較して、リーク電流
特性、高温逆バイアス印加による信頼性テス） （ＨＴ
ＲＢテスト）の結果を示す。
以下余白
なお、従来例Ｉは、表面安定化被膜にリン硅酸ガラス膜
を用いたものであり、従来例Ｈけ、通常の多結晶シリコ
ン膜を用いたものである。この結果からも、本発明実施
例によって得られたトランジスタは、低リーク電流特性
、高信頼性が実現されている。
を用いたものであり、従来例Ｈけ、通常の多結晶シリコ
ン膜を用いたものである。この結果からも、本発明実施
例によって得られたトランジスタは、低リーク電流特性
、高信頼性が実現されている。
第２図は、多結晶シリコン膜に酸素イオンを注入する場
合のイオン注入量（ドーズ量）とその結果による比抵抗
の変化の一例を表わしたものである。この特性曲線にみ
られるように、多結晶シリコン膜は酸素イオンの注入量
によって、比抵抗が顕著に変化する。ところが、ブレー
ナ型トランジスタの表面安定化被膜として多結晶シリコ
ン膜を用いる場合、酸素イオンの注入量が高値の領域で
は多結晶シリコン膜の高絶縁化、ないしは酸化による絶
縁体化か進行し、かえって半導体装置の特性安定化を損
なうことになる。一方、イオン注入量の低値の領域では
、リーク電流特性が不十分である。これらの傾向を勘案
すると、多結晶シリコンｊ漠への酸素イオンの注入量は
、１０１５〜１Ｑ１８／ ｃｎｆのドース量範囲が適当
であった。
合のイオン注入量（ドーズ量）とその結果による比抵抗
の変化の一例を表わしたものである。この特性曲線にみ
られるように、多結晶シリコン膜は酸素イオンの注入量
によって、比抵抗が顕著に変化する。ところが、ブレー
ナ型トランジスタの表面安定化被膜として多結晶シリコ
ン膜を用いる場合、酸素イオンの注入量が高値の領域で
は多結晶シリコン膜の高絶縁化、ないしは酸化による絶
縁体化か進行し、かえって半導体装置の特性安定化を損
なうことになる。一方、イオン注入量の低値の領域では
、リーク電流特性が不十分である。これらの傾向を勘案
すると、多結晶シリコンｊ漠への酸素イオンの注入量は
、１０１５〜１Ｑ１８／ ｃｎｆのドース量範囲が適当
であった。
発明の効果
本発明によれば、ブレーナ型トランジスタの表面安定化
被膜として、多結晶シリコン膜に酸素のイオン注入工程
を導入することによって、その比抵抗を高めることがで
き、これによって得られた半導体装置のリーク電流特性
、逆耐圧信頼性の大幅な改善、向」二をはかることがで
きる。また、本発明によれは、表面安定化被膜の形成過
程で特別な熱処理を行なう必要性もないから、半導体装
置のその他の緒特性、たとえば、■ＥＢＯ，ｈＦＥなど
の特性劣化ないしけ特性変動がほとんど起こらず、均一
、安定な特性のものが実現される。
被膜として、多結晶シリコン膜に酸素のイオン注入工程
を導入することによって、その比抵抗を高めることがで
き、これによって得られた半導体装置のリーク電流特性
、逆耐圧信頼性の大幅な改善、向」二をはかることがで
きる。また、本発明によれは、表面安定化被膜の形成過
程で特別な熱処理を行なう必要性もないから、半導体装
置のその他の緒特性、たとえば、■ＥＢＯ，ｈＦＥなど
の特性劣化ないしけ特性変動がほとんど起こらず、均一
、安定な特性のものが実現される。
第１図は本発明実施例で得られた半導体装置の断面図、
第２図は本発明実施例の特性−例である。 １・・・・Ｎ形シリコン基板、２・・・ベース領域、３
・・・・エミ、り領域、４・・・・・・多結晶ンリコン
膜、５・・・酸素含有層、６，７・・ ・コンタクト用
開孔、８・・・・・・ベース電極、９・・・ エミッタ
電極。
第２図は本発明実施例の特性−例である。 １・・・・Ｎ形シリコン基板、２・・・ベース領域、３
・・・・エミ、り領域、４・・・・・・多結晶ンリコン
膜、５・・・酸素含有層、６，７・・ ・コンタクト用
開孔、８・・・・・・ベース電極、９・・・ エミッタ
電極。
Claims (1)
- 半導体基板の表面部に第１の領域および前記第１の領域
内に第２の領域をそれぞれ選択的に形成し、それらの表
面部をおおりて多結晶シリコン膜を形成し、前記多結晶
シリコン膜に酸素をイオン注入する工程をそなえた半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098374A JPS59222937A (ja) | 1983-06-02 | 1983-06-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098374A JPS59222937A (ja) | 1983-06-02 | 1983-06-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59222937A true JPS59222937A (ja) | 1984-12-14 |
Family
ID=14218101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58098374A Pending JPS59222937A (ja) | 1983-06-02 | 1983-06-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59222937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248481A (ja) * | 1985-04-25 | 1986-11-05 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| EP0660417A2 (en) * | 1993-12-20 | 1995-06-28 | United Technologies Corporation | A method and structure of enhancing the current gain of bipolar junction transistors |
-
1983
- 1983-06-02 JP JP58098374A patent/JPS59222937A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248481A (ja) * | 1985-04-25 | 1986-11-05 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| EP0660417A2 (en) * | 1993-12-20 | 1995-06-28 | United Technologies Corporation | A method and structure of enhancing the current gain of bipolar junction transistors |
| EP0660417A3 (en) * | 1993-12-20 | 1995-11-29 | United Technologies Corp | Method and structure for increasing the current gain of bipolar junction transistors. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161744A (en) | Passivated semiconductor device and method of making same | |
| KR20050094474A (ko) | 반도체 소자 제조 방법 | |
| US3541676A (en) | Method of forming field-effect transistors utilizing doped insulators as activator source | |
| JPS59222937A (ja) | 半導体装置の製造方法 | |
| JPS6133253B2 (ja) | ||
| JP2001023996A (ja) | 半導体製造方法 | |
| JPH0558257B2 (ja) | ||
| JPH03163876A (ja) | 半導体装置 | |
| JPH0368133A (ja) | 固相拡散方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JP2021064747A (ja) | 半導体装置の製造方法 | |
| JPS61220452A (ja) | 半導体装置の製造方法 | |
| JPH0140506B2 (ja) | ||
| JPS6147670A (ja) | 半導体装置の製造方法 | |
| JPS6025272A (ja) | 絶縁ゲ−ト電界効果型トランジスタ | |
| JPS58130543A (ja) | 半導体装置の製造方法 | |
| JPS60154628A (ja) | 半導体装置の製造方法 | |
| JPS6163027A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPH0250428A (ja) | 半導体装置の製造方法 |