JPH03163876A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高集積微細ＭＯＳデバイスの界面構造に係り、
特に電気的に安定なＭＯＳ半導体装置に（１） 関する。

〔従来の技術〕

従来の報告例（特開昭６１−１７６１２５号）によれば
，（１　０　０）面方位を有するＳｉ基板表面にハロゲ
ンを吸着させたのち該Ｓｉ基板表面を熱酸化することに
より、絶縁破壊の原因となる欠陥の密度を減少させるこ
とが知られている。

〔発明が解決しようとする課題〕

上記従来技術は絶縁膜の絶縁特性についてのみ論じられ
ており、 （１）ハロゲンを熱酸化膜とＳｉ基板の界面に導入した
際の界面の電気的不安定性の原因となる界面準位の影響
、 （２）（１００）以外の面方位を有するＳｉ基板の使用 については考慮されていなかった。

また、従来Ｓｉ基板は主として（１００）基板を用いて
いたが、最近のシリコン集積回路の微細化に伴い（１　
０　０）以外の基板面を有するＳｌ面を利用したり、多
結晶シリコン薄膜上にＭＯＳ＋−（２） ランジスタを形成する必要性が高まっている。

ところが、従来から知られているように（１００）以外
の面方位を有するＭＯＳ界面には大量の界面準位が存在
するために、高信頼のＭＯＳデバイスをこれらの基板上
に形成することは難しかった。

本発明の目的は、これらの（１００）以外の面方位を有
する半導体基板上に界而準位密度の小さいＭＯＳ界面を
形戊することにある。

〔課題を解決するための手段〕

上記の目的は、ＭＯＳ酸化膜の形戒前または形成後に微
量のＦまたはＣＱ等のハロゲンを上記界面に導入するこ
とによって、達或される。

〔作用〕

通常、熱酸化膜の形威後に温度４５０℃程度の水素を含
む雰囲気中でア二一ルすることによって、酸化中に発生
した界面準位を不活性化する方法が従来のＭＯＳ製造工
程で用いられてきた。

界面準位とは酸化膜とＳｉ基板の界面に存在する不対電
子（＝ｓｉ・）であるとされている。この不対電子に水
素（Ｈ）が結合し、’ＥＥ　Ｓ　ｉ　Ｈ結合（３） を形成し、界面準位を電気的に不活性化することが考え
られている。しかしながら、この方法を用いても（１　
０　０）基祷以外のＳｉ基板を用いた場合、界面準位密
度は、１　０　”　ｅ　ｖ　’ｃｍ−２以下には減少さ
せることができなかった。

この問題点は、次の実施例によって分るように、酸化膜
中にフッ素（Ｆ）又は塩度（ｃｎ）を導入し、＝Ｓ　ｉ
　Ｆ又はミＳｊＣＱ等の安定な結合を形戊することによ
って解決できる。

〔実施例〕

以下、実施例によって、本発明を詳細に説明する。

（実施例１） 第１図には、本発明で形成したＭＯＳ界面へのフッ素の
導入工程の一例を示したものである。

第１図（ａ）に示したように、まず（１００）Ｓｉ基板
１上に、多結晶シリコン２を減圧ＣＶＤ法でモノシラン
の熱分解法を用いて６２０℃の温度で形成した。その後
、この多結晶シリコンの表面を９５０〜１１００℃の乾
燥酸素中で酸化して、（４） 膜厚約２０ｎｍの熱酸化膜３を形成する。その後、上部
電極として、上記と同様な方法で３５０ｎｍの膜厚の多
結晶シリコン４を形成し、リンを該多結晶シリコン４に
拡散させた後に、８７５℃のＮ２アニールにより活性化
させる。しかる後に、この多結晶シリコン４の表面に低
加速エネルギー（２　５　Ｋ　ｅ　Ｖ）でのイオン打ち
込み法を用いてフッ素を注入する。この場合、イオンの
注入深さは多結晶シリコン４の表面から２５ｎｍ程度で
、酸化膜３へのダメージは生じない。

しかる後に第１図（ｂ）に示すように、９５０℃，１０
分のアニールを行ない、フッ素を酸化膜と基板の界面に
導入した。

本実施例では、シリコン基板として多結晶シリコンを用
いた。これは最近特に、ＭＯＳデバイスの高集積化が進
むにつれて、多結晶シリコン上にもＭＯＳ＋−ランジス
タを形成する必要性が発生しているからである。

また、本発明においては、上記の多結晶シリコンだけで
なく、（１　１　１），　（３　１　］．），　（１　
１　０）（５） 等の基板面方位を有する単結晶シリコン基板を用いても
第ｔ図に示したフッ素導入技術が有効である。これは、
例えば、（１００）基板上に溝（トレンチ）等を形威し
て、（１００）基板面以外を利用する縦型ＭＯＳトラン
ジスタを形成したりする必要が強まっているためである
。

本実施例の著しい効果の例を第２図に示す。第２図は容
量一電圧法（Ｃ−Ｖ法）によって測定したＭＯＳ界面準
位密度をフッ素打込みドーズ量の関数として示してある
。曲線５は（１　０　０）基板、曲線６は（１　１　０
）基板、曲線７は（３１１）基板、曲線８は（１　１　
１）基板、曲線９は多結晶シリコン上に形威したＭＯＳ
界面にそれぞれ対応している。曲線５から９までの全て
のデータは、フッ素の導入によって界面準位密度が急激
に減少してゆくことがわかる。特に５Ｘ１０工５〜ＩＸ
１０１８／ｄ程度のフッ素導入量の範囲において界面準
位密度は、従来のフッ素を導入しない（１　０　０）基
板上の界面準位密度まで減少している。従って、本発明
によって、（１　０　０）基板面以外のシリコ（６） ン基板上にＭＯＳデバイスを形戒したとしても、従来の
ＭＯＳ　（（１００）基板）と同等の高信頼の界面を形
成できる。

（実施例２） 上記実施例において、ハロゲン（例えばフッ素）を上部
電極から拡散する方法について述べた。しかし、上部電
極として多結晶シリコンではなく、低抵抗のＷ，Ｍｏ等
の高融点金属等を用いたり、不揮発性メモリでよく使わ
れるＳ　ｉａＮ４／ＳｉＯｓ＋２層膜をゲーｌ・酸化膜
に用いたり、ＳｉｘＮｙ（オキシナイトライト）等をゲ
ート絶縁膜として用いる場合には、上部電極からＭＯＳ
界面までハロゲンを拡散させることが困難になる。

そのため、第３図（ａ）に示したように、下地の多結晶
シリコン２中にイオン打込み法等によってフッ素を導入
しておき、同図（ｂ）のように酸化工程における熱処理
でフッ素を界面に導入し、同図（ｃ）に示したように上
部電極として例えば多結晶シリコン膜４を形成する。

本実施例においては基板面に直接フッ素がイオ（７） ン注入されるため、この基板を酸化して熱酸化膜を形成
する際には、実施例ｌの場合に比べて多量のフッ素が界
面に導入される。従って、イオン打込み量は１０１３〜
ＩＱ１４程度，加速エネルギーは５０〜１００ＫｅＶと
した方が良好な結果が得られた。

この方法によっても、実施例ｌに示したものと同様な効
果が得られた。

また、本発明の実施例１及び２ではハロゲンの導入にイ
オン打ち込み法を用いたが、以下の方法を用いても同様
な効果を得た。

（１）Ｓ−ｉの熱酸化の際に酸素ガス中に微量のＮ　Ｆ
　ａガス，トリクロロメタン、トリクロロエタン等の蒸
気，ＨＣＱガス等を混入させて、酸化膜中にフッ素（Ｆ
）や塩素（Ｃｊｌ）等を導入する。

（２）酸化前のシリコン基板の表面にＨＦ酸溶液によっ
てフッ素を吸着させたり、ＨＦの蒸気によってフッ素を
吸着させたりした後に酸化する。

（実施例３） 上記の実施例１及び２の方法はさらに具体的に（８） はＭＯＳ界面における接合リーク電流を減少させる効果
がある。この場合は、（１００）基板以外のシリコン基
板上に形成したＭＯＳ界面での接合リークを減少させる
上でさらに著しい。

第４図に本実施例で試作したＭＯＳ接合リーク測定素子
の断面図を示す。本構造において、１０は素子分離用熱
酸化であり膜厚３５０ｎｍ、ゲート熱酸化膜３は１８ｎ
ｍの膜厚であり、多結晶シリコン４は実施例１に示した
ようにフッ素の拡散源とした。ここで、多結晶シリコン
４の表面には加速エネルギー２５Ｋ．ｅＶでＯ−Ｉ　Ｘ
　１　０１６／ｃｉのフッ素をイオン注入した。その後
、９５０℃のＮ２ガス雰囲気中で１０分間アニールし、
フッ素を熱酸化膜３中に導入した。

このフッ素の拡散の様子は、第５図に示す二次イオン質
量分析法（ＳＩＭＳ）によって調べた。

多結晶シリコンの表面にイオン打ち込み法によって導入
されたフッ素は９５０゜Ｃの熱処理によって、熱酸化膜
３中に向って拡散してゆくのがわかる。

第５図において、曲線ａはフッ素の導入を行わな（９） かったもの、曲線ｂおよびＣは、それぞれフッ素を２　
Ｘ　１　０１５／ｃｘＮ，　Ｉ　Ｘ　１　０１６／ａｌ
Ｔ導入した結果に対応している。また、本実施例におい
て，シリコン基板１は（１　０　０），　（１　１　０
），　（３　１　１），（１　１　１）基板等を用いて
形戒し、第４図の構造のデバイスを用いて接合リーク電
流を評価した。

第４図において接合リーク電流は基板１とドレイン１１
との間の電流であり、ドレイン１１には電圧１Ｖを印加
し、ゲート電極４の電圧は−３ｖから＋３■まで変化さ
せた。

本技術の著しい効果は、第６図に示される。第６図の曲
線ａは（１００）基板上にフッ素導入さしで形威したデ
バイス、曲線ｂは（１　０　０）基板上にフッ素導入量
ＩＸ１０１６／一で形威したデバイス，曲線Ｃは（１　
１　１）基板上にフッ素導入なしで形成したデバイス、
曲線ｄは（１１．１）基板上にフッ素導入量１ｘ　１０
ｌ６／ｃｔを導入した結果に対応している。

（１　０　０）基板上に形成した上記デバイスにフッ素
を導入することによって接合リーク電流は従（１０） 来のデバイスに比較して均一桁減少させることができる
。一方、（１　１　１）基板は曲線Ｃに示されているよ
うに接合リークが（１００）基板−１二に形成されたデ
バイスよりも数倍大きいため、一般にシリコンデバイス
として使用される機会が少なくなっていた。ところが、
曲線ｄにも示されているように、本実施例のフッ素導入
技術を用いると（１　０　０）基板上に形成したデバイ
スと同程度に接合リーク電流を減少させることができた
。

この現象は、第２図に示したようにフッ素の導入によっ
て、（１　０　０）基板以外の８１基板上に形成したＭ
ＯＳ界面における界面準位が減少したことによって説明
できる。

フッ素導入によって界面準位密度を著しく減少させるこ
とができたが、これは、通常のＭＯＳ半導体製造工程で
用いられる水素アニールでは不活性化できないからであ
る。

以上、実施例を用いてフッ素導入によるＭＯＳ界面特性
の向上技術について述べてきた。本発明によるとＭＯＳ
界面の特性を理想的な状態に近づ（１ｌ） けることができる。これによって，　（１）　ＭＯ　Ｓ
　＋−ランジスタの相互コンダクタンスの向上による特
性改善、（２）ＭＯＳ界面を利用した太陽電池のエネル
ギー変換効率の向上（界面準位の減少によるキャリア再
結合の抑制）　　．　（３）バイボーラ１・ランジスタ
の素子分離膜にフッ素を導入することによる電流増幅率
の増加など種々のデバイスの特性改善に効果がある。特
に上記（２）の太陽電池では、（１　ｏ　Ｏ）以外のシ
リコン基板、たとえば（１１１）基板上に熱酸化膜を形
成することが多いので本発明の効果は大きい。

以上の実施例ではフッ素導入によってデバイス形成直後
のＭＯＳ界面特性の向上について説明した。同時に本実
施例のフッ素の導入量の範囲においてはこのＭＯＳ界面
はホットキャリア耐性、及び耐放射線特性が向上してい
る。従って、本技術はホットキャリア現象によって劣化
が問題になるサブミクロンＭＯＳトランジスタや、耐放
射線強度化ＭＯＳあるいはバイボーラ１〜ランジスタに
も応用可能である。

（１２） 〔発明の効果〕 本発明によれば、（１　０　０）面方位を有するＭＯＳ
界面における界面準位導度と同程度のＭＯＳ界面を（１
　０　０）面以外及び多結＾＾シリコン上においても形
成できる。

従って、本発明の技術によって高信頼のＭＯＳデバイス
，バイポーラデバイス，太陽電池等を（１００）基板以
外の面方位を有する半導体基板上にも形成することがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例のＭＯＳ構造の製造工程の断
面図、第２図は界面準位密度とフッ素打込みドース量の
関係を示す測定図、第３図は本発明の他の実施例のＭＯ
Ｓ構造の製造工程を示す断面図、第４図は接合リーク評
価用ＭＯＳデバイスの断面図．第５図は二次イオン質量
分析法によるフッ素の拡散分布図、第６図は接合リーク
のゲート電圧依存性を示す特性図である。 １・・・シリコン基板、２・・・多結晶シリコン膜，３
・・・熱酸化シリコン膜、４・・多結晶シリコン膜、Ｆ
（１３） フッ素もしくはハロゲン。 （１４） 第 １　図 １” 符開平 ３ １ｔｊ３８７ｂ（．ｌｊ，） 名 ２ 菌 警 ＼＼よ〉゜ ８ ３ 図 名 ５ 図 エヅ牛ンク”゜時間 （介）

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜と半導体の界面にハロゲンを含有する構造に
   おいて、該半導体基板は（１００）以外の結晶面方位を
   有するかもしくは多結晶シリコンであることを特徴とす
   る半導体装置。 ２、上記ハロゲンは該半導体基板中に導入されたハロゲ
   ンの上記絶縁膜と半導体界面への拡散によつて形成され
   ていることを特徴とする半導体装置。 ３、上記ハロゲンは、上記絶縁膜上に形成された上部電
   極材料中に導入された該ハロゲンの上記界面への拡散に
   よつて、導入されていることを特徴とする半導体装置。