JPS6181666A

JPS6181666A - 集積回路構造およびその製造方法

Info

Publication number: JPS6181666A
Application number: JP12974585A
Authority: JP
Inventors: トーマス　デイー．ボニフイールド
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1984-06-15
Filing date: 1985-06-14
Publication date: 1986-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はポリシリコンチャンネル電界効果型トランジス
タ（以下ＦＥＴという）を内蔵した集積回路およびその
製造方法にかかわるものである。

［従来の技術］水素によるパッシベーションは、シリコンの粒界におけ
るトラップ状態密度を低減させる技術として確立した技
法である（　Ｄ、　Ｒ，Ｃａｍｐｂｅｌ　ｌ　ｒプラズ
マ水素添加ポリシリコン薄膜における伝導度の向上Ｊ　
ＡＤＤ、Ｐｈｙｓ、Ｌｅｔｔｅｒ　、第３６巻６０４頁
、１９８０年、およびＣ，Ｈ，Ｓｅａｇｅｒ、　Ｄ、Ｓ
、Ｑｉｎｌｅｙ　「シリコン粒界の水素パッシベーショ
ンの研究」Ｊ、Ａｐｐ、ＰｈｖＳ、第５２巻１０５０頁
、１９８１年、参照）。この粒界水素パッシベーション
のメカニズムは、電子水素が粒界に沿って急速に拡散し
、該粒界においてシリコンのダングリングボンドサイト
で、反応が発生するものであると思われる（Ｎ、Ｈ，Ｊ
ｏｈｎｓｏｎ　１Ｄ、に、Ｂｉｅｇｅｌｓｅｎ、　Ｈ，
Ｄ、Ｈｏｙｅｒ［シリコン薄膜における粒界ダングリン
グボンドの重水素パッシベーション］＾ｐｐ、ｌ’ｈｙ
ｓ、Ｌｅｔｔｅｒ　。

第４０巻８８２頁、１９８２年参照）。このような技法
は、高粒度ＬＰＧＶＤ　（減圧化学蒸着）ポリシリコン
により製作されるポリシリコンＭＯ８ＦＥＴの性能を向
上させるための一方法として、近時関心が高まっている
（　Ｔ、　１．　Ｋａｍｉｎｓ。

−Ｐ、Ｊ、ＨａｒＣＯｔｌＸ　　［多結晶シリコン薄膜
により製作したトランジスタの水素添加Ｊ　ＩＥＥＥ　
Ｆｌｅａ、ｔｒｏｎＤｅｖｉｃｅ　Ｌｅｔｔｅｒ　、第
ＥＤＬ−１巻１５９頁、１９８０年、参照）。このよう
なデバイスは、単結晶ＭＯ３ＦＥＴにおける易動度を高
くすることが必ずしも必須の要件でないアプリケーショ
ンにおける高密度、縦方向積重ね可能（スタッカプル）
素子として魅力的なデバイスであり、粒度を１０００１
ないし２００　ｒｖに限定することにより、キャリアの
散乱や界面効果が各粒子にわたって平均化されるため、
再現可能の特性を得ることができるものである。

従来、水素パッシベーション処理は平行平板型バッチリ
アクタ内で温度が３００ないし４５０℃の水素プラズマ
中で７ニール処理を施すことにより行なうのが通例であ
った。この場合、能動ゲート領域を１ないし５時間にわ
たってＨ＋プラズマに直接曝すことにより最善の結果が
得られるが、さらに引き続いて良好な結果を得るために
は、後続する処理工程に用いる温度を、急速な水素のガ
ス抜けやシリコン−水素結合の解離の発生する４５０℃
以下とすることが必要である。

ポリシリコンチャンネルＦＥＴを内蔵する集積回路に関
する主たる関心事は、その野命と信頼性である。すなわ
ち、水素はきわめて拡散性の高い物質であるため、デバ
イス動作中にポリシリコンチャンネル領域内から移動す
る可能性があり、これが生じた場合にはデバイスの動作
中にその電気的特性が変化することとなって、甚だ好ま
しくない結果となる。

［発明の目的］かくて本発明の目的はまず、デバイスの有効寿命期間中
におけるポリシリコンチャンネル領域の水素濃度を安定
に維持するようにした、ポリシリコンチャンネルＦＥＴ
内蔵集積回路を提供することにある。

従来の方式においてはさらに、ポリシリコンの水素パッ
シベーション処理を回路の完成前に行なっていたため、
添加された水素の一部が後続の処理工程期間中にポリシ
リコンチャンネルからガス抜けを起すため、初期の段階
ではポリシリコンが飽和状態にあっても、最終製品の出
荷段階では飽和状態をはるかに下まわることとなり、あ
る程度以上の量の水素が失われると、その所望の電気的
特性も失われてしまうという欠点があった。

故に本発明の目的はさらに、デバイス完成時にポリシリ
コンチャンネル領域がほぼ完全に水素により飽和される
ようにした、ポリシリコンチャンネルＦＥＴ内蔵集積回
路を提供することにある。

ひるがえって従来の方法においてはさらに、水素アニー
ル処理工程が特別の処理工程であったため、この工程に
余分の時間を要し、ひいては集積回路の製造現場に該工
程専用の機器を設置しなければならず、また水素プラズ
マリアクタはそれ自体が危険をともなう装置である等の
難点もあった。

かくて本発明の目的はさらに、何らの工程を追加するこ
となくポリシリコンチャンネルＦＥＴ内蔵集積回路を製
造する方法を提供することにある。

ざらに本発明の目的は、何ら付加的な装置を用いること
なくポリシリコンチャンネルＦＥＴ内蔵集積回路を製造
する方法を提供することにある。

［発明の概要］本発明はプラズマ蒸着により形成し、かつ圧縮応力の発
生している窒化シリコン層を原子水素の高濃度拡散源と
して用いることにより、ポリシリコン粒界のパッシベー
ションを行なうようにした新規な方法を提供するもので
、中間ポリシリコンゲートや中間酸化物層の存在下でも
、当該窒化シリコン層からポリシリコン粒界のパッシベ
ーションを速やかに行なわせることができる。このよう
な方法の利点としては、粒界パッシベーションの処理工
程を通常の４５０℃焼成処理工程と組み合わせ、かつ通
常のＭＯＳプロセス７０−の最終工程として実行するこ
とが可能であることが、その主たるものである。

かくて本発明は、基板を製作する工程と、この基板上に
ポリシリコンチャンネル層を被着し、不純物導入および
パターン形成を行ない、その場合該パターンとしてはこ
れを所定の部位に配置したチャンネル領域を少なくとも
含むとともに前記ポリシリコンチャンネル層の前記チャ
ンネル［に対して垂直に近接して絶縁ゲート層を画定す
る工程と、接点領域および接続部を所望のパターンで形
成することにより、少なくとも前記ゲート層ど前記チャ
ンネル層のそれぞれの一部を互いに接続させて所望の回
路撮能を得るようにする工程と、水素拡散源層を被着す
る工程と、前記基板を加熱して水素を前記水素拡散源層
から前記ポリシリコンチャンネル層内部に拡散させる工
程とからなることを特徴とする集積回路製造方法を提供
するものである。

［実施例］プラズマ蒸着窒化シリコンは集積回路製作上の最終保護
材料として、半導体分野では広く用いられている。この
場合、厚さ３００ないし１０００ｎｌの薄膜層は通常シ
ラン（Ｓ　＋　Ｈ４）を平行平板型プラズマリアクタ中
においては３００℃で、あるいはプラズマホットウォー
ル型リアクタ中においては３８０℃で、アンモニア（Ｎ
Ｈ３）と反応させることにより形成される。このように
してプラズマ蒸着された薄膜層における水素の濃度は通
常１Ｘ１０２２／ｃＩＩ３であり、かくて原子水素の理
想的な拡散源となる。

一例として、Ｎチャンネルポリ２９３２ＭＯ８ＦＥＴテ
スト構造を用いて、デバイスの性能に対するプラズマ蒸
着窒化シリコン拡散源の効果を測定した。製作手順とし
てはまず、抵抗率１２オーム・α（１００）のシリコン
上に３００ｎｍの熱酸化層を成長させ、つぎに６２０℃
で１７０ｎｍのＬＰＧＶＤポリシリコン薄膜を蒸着して
、能動デバイス領域のパターン形成とエツチングを行な
った。このポリシリコンをイオン打込み量を５×１０　
から５×１０１３／α２までの範囲で変えつつ（各種異
ったチャンネルを得るため）ホウ素またはヒ素によるイ
オン注入を行なった後、アルゴンの雰囲気中で６０分間
１０００℃でアニール処理することにより、粒度を大き
くした。この平均粒度はポリシリコンの厚さにより定ま
り、当該薄膜層の場合は１００ｎｌｌの範囲である。つ
いで水蒸気中において４５ｎｍのゲート酸化物層を９０
０℃で成長させた後゛、ただちにＬＰＣＶＤ法を用いて
３００　ｎｉｌのポリシリコン層の蒸着を行なった。こ
の結果得られたものをＰＯＣρ３により９５０℃でドー
プし、パターンを形成し、かつプラズマエッチ処理を行
なってゲート電極を形成した。次に自己整合１００にｅ
Ｖ　、５．０Ｘ１０１５／ｃＩ＋１２のヒ素ソース／ド
レインのイオン注入を行なって、９００℃で１００分間
７二−ル処理を行なった。このアニール処理により、結
果としてポリシリコンゲートの周囲に８０ｎａ＋の酸化
物が成長し、誘電性が向上することともなった。ついで
８％のリンでドープした６　００　ｎｍの中［１化物層
を４２０℃で蒸着し、窒素雰囲気中で３０分間８００℃
で緻密化を行なった。ざらに１０００ｎｎ＋のアルミに
よる接点パターンの形成およびエッチ、および１％シリ
コンの被着、パターン形成、エッチ、４５０℃での水素
による焼成を行なった。

かくて得られた窒化シリコン被膜と水素拡散源との組合
せを、平行平板型バッチプラズマリアクタに入れて３０
０℃で蒸着を行ない、厚さ１０００ｎｎ＋とじた。使用
電力は１インチの平板間隔あたり７００Ｗ、真空度は０
．５５Ｔｏｒｒとした。

またガス渡世はＳｉＨを１８０３ＣＣＨ，Ｎ　Ｈ３を３
３０３ＣＣ８１Ｎ２を１３００３ＣＣ）Ｉとし、上記条
件により約６ＯｎＩＩｌ／１ｎの拡散速度が得られた。

この結果得られた薄膜に対して屈折率２．１で圧縮応力
を評価した（−３Ｘ１０　　ダイン／ｃＩＩ！２）。

結合水素濃度はＦＴ−ＩＲ法（フーリエ変換赤外分光法
）による測定の結果、約２．０Ｘ１０２２／ｃｐｓ　２
であった。

かくして水素源層の蒸着を行なった後、接点部の焼成を
例えば４５０℃で３０分間行なった。この処理により、
アルミ−シリコン間の焼成が所望の通り行なわれるのみ
ならず、圧縮応力の発生した窒化シリコン層からポリシ
リコンチャンネル領域中に水素が速やかに拡散する効果
が得られる。

周知のようにこの焼成処理の段階では必要以上の時間を
かけたり、必要以上の温度を用いるのは好ましくない。

時間や温度が過大であると、メタライゼーションの工程
でジャンクションスピンキングやヒルロック形成等、好
ましからざる現象が各種発生しやすくなるからである。

上記焼成処理は通常、若干の水素を含む雰囲気中で行な
われる。このように水素雰囲気中でア二−ル処理を行な
うことにより、ある程度の内部拡散（インディフュージ
ョン）を生じさせて表面状態の安定化を図ることはよく
知られた技法であるが、この場合に必要な水素の密度は
界面でわずか１×１０１１〜１Ｘ１０１２Ｚａ１１２程
度のものである。

ただしポリシリコントランジスタのパッシベーションを
行なう場合は、チャンネル領域に要する水素の面積密度
は少なくとも１Ｘ１０１５／ｃ１１２、好ましくはそれ
以上とする。

他方、引張応力の発生した窒化シリコン薄膜も水素を含
んでおり、その濃度はやや高いことが判明した。ただし
これらの薄膜は、圧縮応力の発生した窒化シリコン７ｍ
膜に観察されるよりも、粒界における安定化効果が小さ
い。このように圧縮性の被膜の方が結果が良好である理
由は、その密度が高いために、４５０℃でのアニール／
パッシベーション処理サイクル時における、水素のガス
抜は量が低下することによるものと思われる。なお、水
素プラズマに直接曝した後の反転ならびに正立Ｎチャン
ネルおよびＰチャンネルポリシリコンＭＯ８ＦＥＴの両
者のデバイス特性については、他にいろいろ報告がある
。（例えばＨ，５ｈｉｃｈｉｊｏ、Ｓ、Ｄ、Ｓ、Ｈａｌ
ｈｉ　、　　Ｐ、に、　ｃｈａｔｔｅｒｊｅｅ、　Ａ、
Ｈ，５ｈａｈ、Ｇ、Ｐ、Ｐｏ１ｌａｃｋ　、　　Ｗ、Ｆ
、Ｐｉｃｈａｒｄｓｏｎ　、　　Ｒ，Ｉｔ、５ｈａｈ　
。

Ｈ，Ａ、Ｄｏｕｇｌａｓ　、　Ｈ，Ｗ、Ｌａｍ　　ＩＮ
チャンネルおよびＰチャンネルＬＰＧＶＤポリシリコン
ＭＯ８ＦＥＴと界面パッシベーション効果」マテリアル
ズリサーチソサエティ、スプリングミーティング、米国
ニューメキシコ州アルバカーキ、１９８４年、参照）。

次に本発明によりリンをドープした中間レベル酸化物の
中間層、およびポリシリコンゲート電極を介して圧縮性
の窒化物被膜層から４５０℃で水素パッシベーションを
行なった正立ＮチャンネルポリシリコンＭＯ３ＦＥＴの
電気的特性について説明する。この場合のチャンネルポ
リシリコンの厚みおよびドーピングレベルは、ゲートバ
イアスがゼロのときにゲート空乏領域が薄膜層の深さ全
体にわたって形成されるように、その値を選定した。

ゲート長を２ミクロンとし、チャンネルに対するイオン
の注入を行なってないポリシリコンＭＯ３ＦＥＴに対し
てプロセス終了後に４５０℃で６０分間の窒素アニール
処理を施した後の典型的なドレイン電流特性を第１図に
要約して示す。

このデバイスのスレショルド電圧は１．８■、ＢＶＤＳ
Ｓは１３Ｖである。この水素添加ポリシリコントランジ
スタにより、出力特性が良好でそれ自体適正な駆ｌ！ｌ
Ｉ電流が得られることが同図より明らかである。ただし
ゲート電圧が高レベルのときは境界の明確な飽和領域は
観察されないが、これは該ポリシリコンＭＯ８ＦＥＴの
ソース・ドレイン間の抵抗が比較的高いために、有効Ｖ
ＤＳおよび典型的な「シリコンオンサファイア（ＳＯ３
）Ｊ的なギンク効果の発生点が低下して、ＶＤＳが５■
以上のドレイン電圧に対して該効果がより顕著になるた
めである。ゲート長が２ミクロン以下の場合はバルクデ
バイスに見られるのと同様、短チャンネル効果がチャン
ネルの伝導を支配しはじめるようになる。本例のデバイ
スにおける短チヤンネル伝導の発生点は、ポリシリコン
中における高濃度ヒ素の拡散性が高いため、熱処理の影
響を鋭敏に受けることが判明している。パターン形成を
行なったゲート長に対する１／ベータの測定からの推定
による電気的チャンネル長は、約０．４５ミクロン／辺
の横方向ソース・トレインエンクローチメントの場合の
値に等しいものであった。なおこの値は、ソース・ドレ
インのドーピング手法をグレードアップすべくプロセス
技術を改変することにより、低減させることができる。

窒素雰囲気中で６０分間、４５０℃で水素添加アニール
処理を施す前後のデバイス定数を第１表に示す。ここに
示すデバイスパラメータは一定（Ｗ＝１００ｎｍ）のゲ
ート幅とＬ＝２ないしし＝１ＯｎＩ１１までのゲート長
を有するトランジスタのドレイン電流特性のリニア領域
フィツト（ＦＩＴ）からＤｅ　Ｌａ　５ｈａｔｚｋｅｓ
の方法を用いて得たものである（Ｆ、Ｈ，Ｄｅ　Ｌａ　
Ｍｏｎｅｄａ、　Ｈ，Ｎ、に０ｔｅＣｈａ　。

Ｈ，５ｈａｔｚｋｅｓ　ｒ　Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ定数
の測定Ｊ　ＩＥＥＥエレクトロンデバイスレター、第Ｅ
ＤＬ−３巻、１０頁、１９８２年参照）。なお、水素バ
ツシベ−ジョンの効果は、駆動電流および漏洩電流の両
者を改善することにある。すなわち、駆＠ｌｌ電流はス
レショルド電圧を低減させチャンネルの易動度を向上さ
せることにより増大するものであり、この場合、スレシ
ョルド電圧の低減とチャンネル易初度の向上はいずれも
、粒界におけるダングリングボンドサイトの水素による
飽和によって、粒子間トラップ密度や表面状態密度が減
少することに起因するものである。薄膜ポリシリコンキ
ャパシタについて得られた容１−１ｆ圧特性のデータに
よれば、粒界トラップの存在は正の大きなフラットバン
ド電圧（６■）として示され、かっこのフラットバンド
電圧は水素の添加により減少するものであることが認め
られる。ただし水素添加後の容量−電圧特性における最
小容量値は、空乏層の深さがポリシリコン層の厚さによ
り制約を受けるため、何ら変化を生じない。またチャン
ネルイオン注入の効果は単にチャンネルの空乏層電荷を
増減することにあり、この結果スレショルド電圧がイオ
ン打込量に応じてリニアにかつ再現性をもって変化する
こととなって、かくて該スレショルド電圧を調節するこ
とにより、エンハンスメント型あるいはデプレション型
の特性を得ることが可能となるのである。

第　　１　　表４５０℃での６０分間水素パッシベーションアニール処
理前後におけるＢ膜ポリシリコンＭＯ８ＦＥＴの電気的
定数。ただしホウ素チャンネルイオン打込量＝１．０Ｘ
ＩＯイオン／　ｃｍ　２、ゲート長（Ｌ）−２ミクロン
、ゲート幅（Ｗ）−１００ｎｌ。

スレショルド　５．５Ｖ　　　　　　　　２゜０■易動
度　　　　０．１５３　　／　Ｖｓｅｃ　　４．４ｃｉ
２／　Ｖｓｅｃ？　’７　スＬ、ｔ　シＥ　　１１００
ｍＶ／Ｄａ　　　　　４０５ｍＶ／Ｄ−’ルドスロープ駆動Ｎ流　　５．１ｘｌＯＡ／μｍ　　　２．３ｘ１０
６Ａ／μｍ＊Ｄ＝１０年本例におけるデバイスの漏洩電流特性はさらに複雑で、
これを第２図に示す。同図は上の第１表に示したデバイ
スのサブスレショルドｆｆ１Ｒを、水素添加アニール処
理時間をいろいろに設定した場合のゲート電圧の関数と
して、プロットしたものである。図示のように、負のゲ
ートバイアスが増大するにともなって漏洩電流が変則的
に増加することは、ＮチャンネルおよびＰチャンネルポ
リシリコンＭＯ３ＦＥＴについて別に行なったテストに
おいても観察されており、これはポリシリコンドレイン
ジャンクションの「ソフト」なブレークダウンに起因す
るものと想定される。また処理時間が長くなるにともな
って漏洩電流が減少するのは、電気的に活性の粒界トラ
ップが減少することによるものであるとするのが、最も
考えられる理由である。ちなみに、この粒界トラップは
その一定の割合が効率の高い発生再結合中心としてはた
らくものである。ソース・ドレイン間の漏洩電流をチャ
ンネルのイオン打込量の関数として測定することにより
、ドレイン電流−ゲート電圧特性曲線の最小値は、ホウ
素によるチャンネル打込量が増大するにともなって減少
することが判る。このような傾向は、個々の粒子周辺の
空間電荷が粒子のドーピング密度の増大とともに増加す
るという、上記の漏洩メカニズムと合致するものである
。

第２図のアニール曲線はさらに、プラズマ窒化物源より
粒界パッシベーションを行なうことが可能な＾い処理速
度を示しており、アニール処理時間の関数としてスレシ
ョルド電圧をプロットすることにより、パッシベーショ
ン効果の９０％が４５０℃で約２５分以内に得られ、約
６０分後に飽和状態に達することが判っている。一方、
耐熱性金属層の存在下で粒界パッシベーションを行なっ
た場合について調べてみたところポリシリコン層を完全
に中間物質により被覆して行なった実験の結果、パッシ
ベーションにあずかる水素はモリブデンや２ケイ化モリ
ブデン、タングステン等の耐熱性金属層の内部には浸透
しないことが判明した。またポリシリコンＭＯ８Ｆ’Ｅ
ＴにＭ　ＯＳ　ｉ　２／Ｓｉポリサイドゲート電極を設
けた場合の結果はざらに有望なものであって、この場合
ポリシリコンチャンネルの水素パッシベーションが急速
に進行するところから、ポリサイドのゲート電極のエツ
ジ下部に別の拡散通路が形成されていることがうかがわ
れる。

ポリシリコンＭＯ８ＦＥＴの回路性能に対する水素パッ
シベーションの効果は、水素添加アニール処理時間をい
ろいろに変えた場合について第３図に示すように、１０
１段ポリシリコンＭＯ８ＦＥＴエンバンスメント負荷リ
ングオシレータに対するゲート遅延特性により、例示す
ることができる。ここにポリシリコンＭＯ８ＦＥＴイン
バータドライバおよび負荷のゲートの寸法は、それぞれ
Ｗ／Ｌ−４００ミフロン／ミクロン、およびＷ／Ｌ−２
ミクロン／２ミクロンとした。デバイス性能に対する水
素パッシベーションの効果は、一定の許容電力損失値に
おけるゲートの遅延特性が改善されていることから明ら
かであり、例えば許容損失値が１マイクロワツトの場合
、水素パッシベーションアニール処理により得られるゲ
ート遅延特性上の改善は略々６倍となる。なお、パッシ
ベーション後のインバータ段の典型的な速度＊電力の積
は５■で２．３ＤＪであった。ポリシリコンＭＯ８ＦＥ
Ｔ回路の性能は、このインバータの負荷素子をデプレシ
ョンモードで動作させることにより、相当に向上させる
ことができる。このような性能の向上は、より効率の高
い負荷構成によるのみでなく、Ｎチャンネルの不純物濃
度を高めることにより、チャンネル易動度を３倍にも向
上させたことによるものである。同様の傾向は、不純物
濃度の低いポリシリコン抵抗素子のホール易動度につい
ても認められる（　Ｔ、　１．にａｎ＋ｉｎｓ　ｒ化学
蒸着ポリシリコン抵抗素子におけるホール易動度」Ｊ、
＾ｐｐ、Ｐｈｙｓ、　、第４２巻４３５７頁、１９７１
年参照）。このような傾向はバルクデバイスの場合と逆
で、粒界におけるドーパントの偏析とキャリアトラッピ
ングによって、粒界におけるバリヤの高さが低くなった
ことにより、定性的に説明しうるちのである。

水素添加ポリシリコンＭＯ３ＦＥＴの安定性が温度、バ
イアスによるストレスのもとで長期にわたって°保持さ
れることも本発明によるデバイスの利点であって、本発
明によるデバイスの場合は、駆動電流の初期の１０％減
後のデバイス特性はＶｏ３＝　Ｖ６８−５　Ｖ１７）　
、！：！　１５０℃で２５０時間まで安定である。

かくてプラズマ蒸着窒化シリコンにより、ポリシリコン
ＭＯ３ＦＥＴのその後の処理工程における粒界パッシベ
ーションのための原子水素拡散源が得られることとなる
。このような１膜におけるトラップ状態の水素の濃度が
高い（１×１０２２／ＣｒＲ３）ことから、酸化物やポ
リシリコンの厚い中間層が存在しても、粒界トラップ状
態の水素添加は急速に進む。また粒界安定化ＭＯ８ＦＥ
Ｔはスレショルド電圧が減少し、かつチャンネル易動度
が１膜倍以上向上する。さらにゲート長を２ミクロンと
した場合のオンオフ電流比は、容易に１×１０６以上と
することができ、これにより本例による積重ね可能（ス
タッカプル）回路として適用することが可能となる。ま
たこの水素添加技術を通常の保護用被膜形成および４５
０℃焼成ブＯセスの一部として活用することにより、ポ
リシリコン粒界パッシベーション工程をこれに何ら複雑
な工程を追加することなく、通常のＭＯ８製作プロセス
フローのトランスペアレントな一部として、すなわち他
の工程に影響を及ぼさない工程として実施することも可
能である。

ひるがえって、従来の集積回路製作プロセスで用いられ
ている接点焼成工程は、水素中、または水素を含む雰囲
気中でこれを行なうのが通例であるが、これはこの水素
ベーキング工程がゲート酸化物とシリコン層との間の界
面の表面状態がある程度水素パッシベーションを受ける
ことによって、スレショルド電圧の分布を制約するのに
役立つからである。さらにこの工程の進行中にボンドパ
ッド領域に酸化アルミの表層が形成されるのはきわめて
好ましくないという理由により、該水素焼成工程は上記
雰囲気を用いてもアルミを酸化させるおそれがないとい
う保証もある。とはいえ従来においても、この工程は通
常は単に水素を何らかの割合で含む雰囲気中で行なわれ
る処理工程にすぎないものであり、ポリシリコントラン
ジスタの製作に用いる従来のプラズマパッシベーション
等のような水素プラズマ工程ではない。

本発明においては、接点の焼成工程は好ましくはこれを
水素アニール処理工程と組み合わせて行なう。すなわち
、本例においては最後の金属層のパターン形成が終了す
るのを持って、圧縮性の窒化物保護被膜の被着を行なう
。この工程はまた、前述のようなポリシリコンＦＥＴに
おける粒界のパッシベーションを完了する工程でもある
。圧縮性の窒化物保護被膜が形成された後でのベーキン
グ処理の結果、ＭＯ３単結晶シリコンＦＥＴのスレショ
ルド電圧が若干変動することが、別に行なった実験によ
り確認されているため、上記圧縮性窒化被膜の形成完了
後に４５０℃でのベーキング処理を行なうことによって
、上述のようにスレショルド電圧の分布を制約し、かつ
これを安定化させる機能が達成されるものと期待される
。

ただし本発明による方法を実施するに当っては、接点の
焼成工程は圧縮性窒化物層の被着処理を行なうのに先立
って行なっても、あるいはその後に行なってもよい。す
なわち、集積回路のプローブテストは、保護被膜の被着
前にこれを行なうことができる点では好都合であるが、
接点の焼成を行なった後でないとプローブテストの結果
は正確なものとならない。このため、本発明の他の実施
態様においては、焼成工程を２回に分けて、１回目の焼
成工程は圧縮性窒化物層の被着前に、２回目の焼成工程
はその被着処理の後に、それぞれこれを行なうこととす
るものである。ただしこのような例は、現時点でもつと
も好ましい例であるというわけではない。

すなわち、この実施態様においては付加的な処理工程が
必要となり、しかもこの工程においては一般に処理時間
や処理温度、ざらには露光条件等をしかるべく制限する
のが好ましい。

焼成時間については、時間、温度に対する感受　　　□
性という問題があるため、これを広い範囲で設定するこ
とができる、すなわち典型的な集積回路構成の場合は、
上述のように４５０℃で１時間とすることによりポリシ
リコンの粒界を原子水素により飽和させるようにするが
、これよりも短時間、低温（例えば４２５℃で２５分間
等）としてもよい。またポリシリコンが完全に飽和しな
くとも、粒界の水素パッシベーションの度合はデバイス
の電気的特性を大きく向上させるのには充分である。

第４図は本発明による集積回路構造の一実施例を示すも
ので、ポリシリコンゲートレベルには比較的厚くかつ不
純物濃度の高い第１のポリシリコン層１６を用い、また
ポリシリコンチャンネル層としては比較的薄く、かつこ
の第１のポリシリコン層１６とは薄い誘電体層１８によ
り相隔てた第２のポリシリコン層２０（例えば厚さを１
５０ｎｍとしチャンネル領域２１における不純物濃度を
１×１０１６、該ｗ４域以外のｇＡ域ではそれ以上とす
る）を用いる。さらに第１のアルミのパターン形成金属
層２６を用いるとともに、１％シリコンを相互結線用に
用いてこれを中間レベル酸化物層２４（例えばケイホウ
リン酸ガラス＝ＢＰＳＧ）により前記ポリシリコン層２
０から相隔てて形成する。そもそも本発明はプラズマ蒸
着され圧縮応力の発生した窒化シリコン層を用いて、こ
れにパターン形成を施すことによりメタライゼーション
層上にボンドパッドを露出させることを提案するもので
、このような構成によりスタックド０ＭＯ８構造を得る
に当って、上記ゲートレベルのポリシリコン層１６の一
部１７により、伝導型の異なるポリシリコンチャンネル
領域２１と基板（単結晶シリコン）チャンネル領ｔａ１
１の両者をアドレスするようにしたものである。ただし
本発明の要旨は、ポリシリコンチャンネルＦＥＴを有す
る集積回路ならば、上記構成以外の種々の集積回路構造
にも適用しうるちのである。この場合、ポリシリコンチ
ャンネル層と圧縮性窒化物被膜との間には、耐熱性金属
層が介在しないようにするのが好ましいが、ただしこれ
は必須の要件ではない。すなわち、ポリシリコンチャン
ネル領域と固相水素拡散源との間に水素が沈着ないし拡
散したバリヤが介在する場合、水素がポリシリコンチャ
ンネル領域内に拡散してこれを飽和させるのが遅くなる
のは自明である。ただし水素は垂直方向の。

みならず横方向にも拡散するため、完全なバリヤがパタ
ーン形成層により形成されることはありえず、従ってポ
リシリコンチャンネルレベルの上方に耐熱性金属層が存
在するような実施例は不可とは言わないまでも、あまり
好ましくはない。拡散する水素は、不純物が導入されて
いるか否かにかかわらず、各種のシリコン酸化物を容易
に通過し、またポリシリコン層をも通過する。従って本
発明による構造は、ポリシリコンチャンネル領域と水素
拡散源としての被膜との間の中間層の性状や厚さ、パタ
ーン処理条件等による影響をあまり受けない。

本発明のさらに他の実施例においては、薄いプラズマ窒
化物層（例えば１００ないし１５００オングストローム
とする）をポリシリコンチャンネル層上に直接被着して
、該チャンネル層とともにパターン形成を行なうように
する。

本発明による方法を実施する上で、圧縮性窒化物は固相
の水素拡散源としてきわめて好ましいものではあるが、
これをもって唯一とするものではない。この圧縮性窒化
物は何よりもまず、その水素密度が高いために良好な水
素源ではあるが、この点については、水素の面積密度が
５×１０１１／α２以上のものならばどのような水素源
を用いてもよい。第２には、圧縮性窒化物はそれ自体が
水素に対して部分的な拡散バリアとなる、という利点が
あげられる。すなわち、窒化シリコン中における水素の
拡散は充分緩慢に進行するものであるため、外部へのガ
ス抜けが軽減されるという長所がある。このことはとく
に、比較的厚い圧縮性窒化物層（１／２ミクロンないし
それ以上）が、正常のデバイス寿命期間中に水素により
空乏化しないということを意味する。

プラズマポリシリコン等のプラズマ蒸＠薄膜のほとんど
は水素の含有率が高く、従ってそのいずれも水素拡散源
として用いることが可能である。

例えばプラズマ酸化物は水素リッチではないが、水素拡
散源として用いることができ、あるいは耐熱性金属類も
水素源として利用することができる。

とはいえ、水素拡散源としてはやはりプラズマ窒化物が
特に有利で、いずれの点でも保護被膜としてきわめてす
ぐれたはたらきをするものであり、従って、通常の集積
回路製造プロセスに対して特に別の工程を追加したり、
他の材料を用いたりする必要がないという利点がある。

とくに窒化シリコンの場合は、窒化シリコンとポリシリ
コンとの間等の水素の偏析係数が良好であるところから
、水素拡散源としてすぐれたはたらきをする。この場合
、水素は必ずしも全面的に窒素に対して偏析を生ずるも
のではないが、その一部はポリシリコン中に拡散する。

この偏析現象の物理化学的側面は他の物質の場合、窒化
シリコンはど有利とはいえない。

さらに本発明の他の実施例においては、室温で蒸着した
プラズマ窒化物領域を水素拡散源として用いる。この場
合、蒸着条件は上記と同様であるが、ただし蒸着温度は
３００℃とする代りに室温とする。このようにして形成
された窒化物層の水素含有ｍは、４×１０２２／α３な
いしそれ以上であるが、その機械的性質は正常な圧縮性
窒化物の場合はど良好ではない。

本発明のさらに他の実施態様においては、例えば１００
０オングストロームないしそれ以下の薄い室温蒸着窒化
物層をまず蒸着形成し、ついで該層を３００℃で蒸着し
た通常の厚さの圧縮性窒化物層で被覆する。この場合、
圧縮性窒化物層によりすぐれた機械的特性が得られると
ともに、水素アウトディフュージョンバリヤが形成され
、他方では、室温蒸着窒化物層がより高濃度の水素源と
してはたらくこととなる。

［発明の効果］以上の記載より明らかなごとく、本発明はポリシリコン
チャンネルＦＥＴを用いた集積回路の寿命および信頼性
を大幅に向上させる上で有用なものであり、とくに、明
確に画定された水素拡散源をチャンネル領域と常に近接
して設けることとしたため、該チャンネル領域からのア
ウトディフュージョンが同領域へのインディフュージョ
ンとバランスすることとなって、上記ＦＥＴの特性の安
定化を図ることが可能となる。本発明はさらに、水素パ
ッシベーション処理を実行するに当って、通常のデバイ
ス製作プロセスに何ら特別の工程を追加する必要がない
という利点も奏するものであり、とくに水素プラズマリ
アクタを用いる必要がない結果、このようなリアクタに
付随するもろもろの危険を回避することができる。第三
に、本発明はプロセスの中間段階において、ポリシリコ
ンチャンネル領域からの水素のガス抜けが問題とならな
いという長所がある。すなわち、このような問題がある
場合は、ポリシリコンチャンネルレベルのパッシベーシ
ョンをただちに行なうと、引き続く高＠度処理工程に問
題が生じ、例えば相当量の水素が接点部の焼成期間中輪
アウトディフュージョンを起すため、高温酸化物リフロ
一工程やソース、ドレインに対するドライブイン工程を
根本的に変更して高温工程の継続時間を短縮しなければ
ならない等の結果となるのを、本発明においては未然に
防止することができるのである。

以上本発明の実施例につき各種説明してきたが、本発明
による方法およびデバイスはこれら゛実施例に限定され
るものでなく、記載の実施例に適宜各種の追加ないし変
更を加えてもよいことはいうまでもない。

【図面の簡単な説明】

第１図はゲート長を２ミクロンとしチャンネルに対する
イオンの注入を行なってないポリシリコンＭＯ３ＦＥＴ
の４５０℃、６０分間窒素アニール処理後の！Ｉｌ型的
なドレイン電流特性を示す図、第２図は粒界パッシベー
ション処理をプラズマ窒化物源から行なう場合の処理速
度を示すアニール処理曲線図、第３図は１０１段ポリシ
リコンＭＯ８ＦＥＴエンハンスメント負荷リングオシレ
ータの許容電力損失量に対するゲート遅延時間の比を水
素添加時間をいろいろに変えて示す図、第４図は本発明
による集積回路ＩＩ造の一実施例を示す断面図である。１０・・・端結晶基板、１１・・・チャンネル領域、１６・・・第１のポリシリコン層、１８・・・絶縁層、 ’　　２０・・・第２のポリシリコン層、２１・・・チ
ャンネル領域、２４・・・中間レベル酸化物層、２６・・・金属層、２８・・・水素添加圧縮性窒化シリコン層。

Claims

【特許請求の範囲】

（１）基板を製作する工程と、この基板上にポリシリコンチャンネル層を被着し、不純
物導入を行ない、パターン形成を行ない、その場合該パ
ターンとしてはこれを所定の部位に配置したチャンネル
領域を少なくとも含むとともに前記ポリシリコンチャン
ネル層の前記チャンネル領域に対して垂直に近接して絶
縁ゲート層を画定する工程と、接点領域および接続部を所望のパターンで形成すること
により少なくとも前記ゲート層と前記チャンネル層のそ
れぞれの一部を互いに接続させて所望の回路機能を得る
ようにする工程と、水素源層を被着する工程と、前記基板を加熱して水素を前記水素源層から前記ポリシ
リコンチャンネル層内部に拡散させる工程とからなるこ
とを特徴とする集積回路製造方法。
（２）前記水素源はこれを窒化シリコンにより形成して
なる特許請求の範囲第１項に記載の集積回路製造方法。
（３）前記窒化シリコン水素源層はこれを室温で圧縮応
力を有するものとしてなる特許請求の範囲第２項に記載
の集積回路製造方法。
（４）前記水素源層は少なくとも５×１０＾１＾７／ｃ
ｍ＾２の領域水素濃度を有するものとしてなる特許請求
の範囲第１項に記載の集積回路製造方法。
（５）前記窒化シリコン層の少なくとも一部はこれを温
度１５０℃で蒸着させてなる特許請求の範囲第２項に記
載の集積回路製造方法。
（６）前記ゲート層はこれを前記チャンネル層の上部に
形成してなる特許請求の範囲第１項に記載の集積回路製
造方法。
（７）前記チャンネル層はこれを前記ゲート層の上部に
形成してなる特許請求の範囲第１項に記載の集積回路製
造方法。
（８）前記基板はチャンネル領域を有する能動素子を形
成した単結晶半導体からなり、かつ前記ゲート層の一部
を前記基板のチャンネル領域の上部に形成してなる特許
請求の範囲第７項に記載の集積回路製造方法。
（９）前記基板のチャンネル領域はＮ型単結晶半導体か
らなるようにしてなる特許請求の範囲第８項に記載の集
積回路製造方法。
（１０）前記ポリシリコンチャンネル領域はこれを不純
物濃度が少なくとも１０＾１＾６のＰ型領域としてなる
特許請求の範囲第９項に記載の集積回路製造方法。
（１１）前記ポリシリコンチャンネル領域はその不純物
濃度を少なくとも１０＾１＾６とし、かつその厚みが２
０００オングストローム以下としてなる特許請求の範囲
第１項に記載の集積回路製造方法。
（１２）前記接点領域および接続部を形成する工程は前
記ポリシリコン層上に中間絶縁層を被着する工程と、こ
の中間絶縁層に接触部を開口させて前記基板および前記
ポリシリコン層の少なくとも一方の所定の個所を露出さ
せる工程と、金属層の蒸着およびパターン形成を行なう
ことにより所定の接続部を形成する工程とからなるよう
にした特許請求の範囲第１項に記載の集積回路製造方法
。
（１３）前記金属層は主としてアルミニウムによりこれ
を形成してなる特許請求の範囲第１２項に記載の集積回
路製造方法。
（１４）前記加熱工程は前記金属層と前記ポリシリコン
チャンネル層との間に接点部を焼成させるのに十分な時
間これを行なうようにしてなる特許請求の範囲第１２項
に記載の集積回路製造方法。
（１５）前記金属層の蒸着に先立つて前記中間誘電体層
のリフローを行なわせる工程をさらに含んでなる特許請
求の範囲第１２項に記載の集積回路製造方法。
（１６）前記リフローを行なわせる工程は前記基板を温
度６００℃に加熱することよりなる特許請求の範囲第１
５項に記載の集積回路製造方法。
（１７）単結晶の基板と、この基板上に形成しかつ所定の部位に配置したチャンネ
ル領域を含むポリシリコンチャンネル層と、前記ポリシリコンチャンネル層の前記チャンネル領域と
近接しかつこれより垂直に相隔てて設けた絶縁ゲート層
と、該ゲート層上に形成した中間誘電体層と、前記ゲート層および前記チャンネル層のそれぞれ一部を
互いに結合して所望の回路機能を実現するようにした金
属層と、前記チャンネル層と前記金属層との間に介在する水素源
層とからなることを特徴とする集積回路構造。