JPS6276559A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6276559A JPS6276559A JP21457185A JP21457185A JPS6276559A JP S6276559 A JPS6276559 A JP S6276559A JP 21457185 A JP21457185 A JP 21457185A JP 21457185 A JP21457185 A JP 21457185A JP S6276559 A JPS6276559 A JP S6276559A
- Authority
- JP
- Japan
- Prior art keywords
- film
- boron
- heat treatment
- bsg
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野］
本発明は半導体装置の製造方法に係り、特にシリコン層
表面にｐ型層を形成する工程の改良に関する。
表面にｐ型層を形成する工程の改良に関する。
現在、半導体装置の不純物導入は殆どイオン注入法によ
っている。イオン注入法は導入する不純物量を電気的に
正確に制御することができる、という点で優れている。
っている。イオン注入法は導入する不純物量を電気的に
正確に制御することができる、という点で優れている。
しかしながら、ますます素子の微細化が進む半導体装置
において、イオン注入により拡散層を形成する場合、い
くつかの問題がある。第１に、きわめて浅い拡散層を形
成するために加速エネルギーを低くすると、所謂チャネ
リング効果が顕著になる。大きい加速エネルギーでイオ
ン注入しである程度以上深い拡散層を形成する場合には
、チャネリング効果の影響がそれほど顕在化しないのに
対し、浅い拡散層を得ようとするとその影響が大きく現
われるためである１第２に、イオン注入した不純物は熱
処理により活性化することが必要であるが、充分に活性
化するためにはある程度以上の温度が必要であり、この
熱処理により不純物が再拡散するため、結局余り浅い拡
散層は得られない。第３に、傾斜面に対してイオン注入
することが難しい。例えばＭＯＳダイナミックＲＡＭな
どにおいて、メモリキャパシタの容筒増大を図るため、
基板に溝を掘ってその側壁を利用してキャパシタを形成
することが提案されている。このような溝側壁にイオン
注入する場合、側壁面が垂直に近い程イオン注入は難し
くなる。
において、イオン注入により拡散層を形成する場合、い
くつかの問題がある。第１に、きわめて浅い拡散層を形
成するために加速エネルギーを低くすると、所謂チャネ
リング効果が顕著になる。大きい加速エネルギーでイオ
ン注入しである程度以上深い拡散層を形成する場合には
、チャネリング効果の影響がそれほど顕在化しないのに
対し、浅い拡散層を得ようとするとその影響が大きく現
われるためである１第２に、イオン注入した不純物は熱
処理により活性化することが必要であるが、充分に活性
化するためにはある程度以上の温度が必要であり、この
熱処理により不純物が再拡散するため、結局余り浅い拡
散層は得られない。第３に、傾斜面に対してイオン注入
することが難しい。例えばＭＯＳダイナミックＲＡＭな
どにおいて、メモリキャパシタの容筒増大を図るため、
基板に溝を掘ってその側壁を利用してキャパシタを形成
することが提案されている。このような溝側壁にイオン
注入する場合、側壁面が垂直に近い程イオン注入は難し
くなる。
本発明は上記した点に鑑みなされたもので、シリコン層
に浅いｐ型層を制御性良く形成する工程を含む半導体装
置の製造方法を提供することを目的とする。
に浅いｐ型層を制御性良く形成する工程を含む半導体装
置の製造方法を提供することを目的とする。
本発明は、シリコン層表面に酸化膜を介してホウ素膜を
蒸着法等により形成し、熱処理を行なってホウ素膜と酸
化膜を反応させてボロン・シリケート・ガラス（ＢＳＧ
）［１を形成し、この８ＳＧ躾を拡散源としてシリコン
層にホウ素を拡散してｐ型層を形成するようにしたこと
を特徴とする。
蒸着法等により形成し、熱処理を行なってホウ素膜と酸
化膜を反応させてボロン・シリケート・ガラス（ＢＳＧ
）［１を形成し、この８ＳＧ躾を拡散源としてシリコン
層にホウ素を拡散してｐ型層を形成するようにしたこと
を特徴とする。
この場合、ＢＳＧＩを形成し、このＢＳＧ膜からホウ素
を拡散させるための熱処理工程は、８００℃〜１１００
℃の範囲で行なうことが望ましい。またその際、熱処理
工程を２段階に分け、第１の熱処理工程では所定温度で
膜内のホウ素濃度が一定になるようにＢＳＧＩＩ！を形
成し、その後ＢＳＧＩ上に残存するホウ素膜を除去し、
所定温度に設定した第２の熱処理工程でＢＳＧＩＩから
シリコン層へホウ素を拡散させるという方法を採ること
が望ましい。
を拡散させるための熱処理工程は、８００℃〜１１００
℃の範囲で行なうことが望ましい。またその際、熱処理
工程を２段階に分け、第１の熱処理工程では所定温度で
膜内のホウ素濃度が一定になるようにＢＳＧＩＩ！を形
成し、その後ＢＳＧＩ上に残存するホウ素膜を除去し、
所定温度に設定した第２の熱処理工程でＢＳＧＩＩから
シリコン層へホウ素を拡散させるという方法を採ること
が望ましい。
本発明の方法でＢＳＧ膜を形成すると、後にデータをも
って明らかにするように、酸化膜上に形成したホウ素躾
厚がある程度以上ある場合にはその膜厚によらずＢＳＧ
ＩＩＩ中のホウ素濃度が一定になり、従ってこのＢＳＧ
ＩＩからの固相拡散を利用して極めて浅いｐ型層を制御
性よく形成することができる。また本発明の方法は、同
相拡散を利用するものであるため、イオン注入法では不
純物導入が難しい傾斜面に対しても浅いｐ型層を容易に
形成することができる。従って本発明はますます素子の
微細化が進む各種半導体装置に適用して大きい効果が得
られる。
って明らかにするように、酸化膜上に形成したホウ素躾
厚がある程度以上ある場合にはその膜厚によらずＢＳＧ
ＩＩＩ中のホウ素濃度が一定になり、従ってこのＢＳＧ
ＩＩからの固相拡散を利用して極めて浅いｐ型層を制御
性よく形成することができる。また本発明の方法は、同
相拡散を利用するものであるため、イオン注入法では不
純物導入が難しい傾斜面に対しても浅いｐ型層を容易に
形成することができる。従って本発明はますます素子の
微細化が進む各種半導体装置に適用して大きい効果が得
られる。
以下本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（（ｊ）は本発明をＭ＜）Ｓ型半導体装
置に適用した一実施例の製造工程を示す。周知の工程で
ｎ型シリコン基板１にフィールド絶縁膜２を形成し、素
子形成領域にゲート絶縁膜となる熱酸化１１３を形成し
で、その上に多結晶シリコン膜によるゲート電極４を形
成する（ （ａ））。
置に適用した一実施例の製造工程を示す。周知の工程で
ｎ型シリコン基板１にフィールド絶縁膜２を形成し、素
子形成領域にゲート絶縁膜となる熱酸化１１３を形成し
で、その上に多結晶シリコン膜によるゲート電極４を形
成する（ （ａ））。
この後ゲート電極４を酸化膜で覆い、ゲート電極側菫に
はＣＶＤによる酸化膜５を所定厚み選択的に形成し、全
面にスパッタ蒸着法により１００Å以上のホウ素Ｉｌ！
６を被着する（ （ｂ））。そしてアルゴン雰囲気中で
９００℃、３０分の熱処理を行い（第１の熱処理工程）
、ホウ素と酸化膜を反応させてＢＳＧ膜７を形成した後
、ＢＳＧ膜７上に残存するホウ素膜を、フッ素を含むプ
ラズマ中で気相エツチングにより除去し、再度アルゴン
雰囲気中で９００℃、３０分の熱処理を行い（第２の熱
処理工程）、ＢＳＧ膜７からホウ素を基板１に拡散させ
てソース、ドレイン領域となるｐ型層８．９を形成する
（ （Ｃ））。そしてこの後ＢＳＧ膜７をフッ酸溶液で
エツチング除去し、ＣＶＤによる酸化ＩＩＩ １０で全
面を覆い、コンタクト孔を形成して、Ａｆｆｉ膜の蒸着
、バターニングによりソース、ドレインのオーミック電
極１１゜１２を形成する（（ｄ））。
はＣＶＤによる酸化膜５を所定厚み選択的に形成し、全
面にスパッタ蒸着法により１００Å以上のホウ素Ｉｌ！
６を被着する（ （ｂ））。そしてアルゴン雰囲気中で
９００℃、３０分の熱処理を行い（第１の熱処理工程）
、ホウ素と酸化膜を反応させてＢＳＧ膜７を形成した後
、ＢＳＧ膜７上に残存するホウ素膜を、フッ素を含むプ
ラズマ中で気相エツチングにより除去し、再度アルゴン
雰囲気中で９００℃、３０分の熱処理を行い（第２の熱
処理工程）、ＢＳＧ膜７からホウ素を基板１に拡散させ
てソース、ドレイン領域となるｐ型層８．９を形成する
（ （Ｃ））。そしてこの後ＢＳＧ膜７をフッ酸溶液で
エツチング除去し、ＣＶＤによる酸化ＩＩＩ １０で全
面を覆い、コンタクト孔を形成して、Ａｆｆｉ膜の蒸着
、バターニングによりソース、ドレインのオーミック電
極１１゜１２を形成する（（ｄ））。
この実施例によれば、ソース、ドレイン領域となるｐ型
層８．９を、極めて浅い拡散深さで制御性よく形成する
ことができる。
層８．９を、極めて浅い拡散深さで制御性よく形成する
ことができる。
本発明により、浅いｐ型層が制御性よく形成できること
を、具体的な実験データに基いて以下に明らかにする。
を、具体的な実験データに基いて以下に明らかにする。
第２図は、ホウ素膜厚と得られたｐ型層の表面抵抗の関
係を測定した結果である。実験は、シリコン基板上に５
０人の熱酸化膜を形成し、この酸化股上に１０〜５００
人の範囲で膜厚を選んだホウ素膜をスパッタ蒸着した試
料を作成した。これらの試料に先ず、９００’Ｃ，３０
分の熱処理を加えてＢ Ｓ Ｇ 膜を形成した。そして
未反応のホウ素膜をフッ素を含むプラズマ中でエツチン
グ除去し、再度アルゴン雰囲気中で９００’Ｃ，３０分
の熱処理を加え、フッ酸溶液でＢＳＧｊｌ！を除去して
シリコン基板の表面抵抗を測定したものである。
係を測定した結果である。実験は、シリコン基板上に５
０人の熱酸化膜を形成し、この酸化股上に１０〜５００
人の範囲で膜厚を選んだホウ素膜をスパッタ蒸着した試
料を作成した。これらの試料に先ず、９００’Ｃ，３０
分の熱処理を加えてＢ Ｓ Ｇ 膜を形成した。そして
未反応のホウ素膜をフッ素を含むプラズマ中でエツチン
グ除去し、再度アルゴン雰囲気中で９００’Ｃ，３０分
の熱処理を加え、フッ酸溶液でＢＳＧｊｌ！を除去して
シリコン基板の表面抵抗を測定したものである。
第２図から明らかなように、表面抵抗の値はホウ素膜厚
が５０Å以上、特に１００Å以上ではホウ素膜厚によら
ずほぼ一定値を示している。これは、金属ホウ素とシリ
コンの熱酸化膜とが反応してＢＳＧ腹が形成されるが、
得られるＢ Ｓ Ｇ Ｉｌｌのホウ素濃度は、ホウ素膜
厚が一定値以上であればその膜厚に依存せず一定値に保
たれて余分のホウ素はそのまま８８］１１上に残存し、
気相エツチングによりこの残存ホウ素が除去されること
を示している。この事実は、ホウ素膜の被覆性の悪さは
殆ど問題にならず、例えばシリコンｖ板の傾斜面に対し
ても平坦面に対してと同様にｐ型層を形成することがで
きることを示唆している。
が５０Å以上、特に１００Å以上ではホウ素膜厚によら
ずほぼ一定値を示している。これは、金属ホウ素とシリ
コンの熱酸化膜とが反応してＢＳＧ腹が形成されるが、
得られるＢ Ｓ Ｇ Ｉｌｌのホウ素濃度は、ホウ素膜
厚が一定値以上であればその膜厚に依存せず一定値に保
たれて余分のホウ素はそのまま８８］１１上に残存し、
気相エツチングによりこの残存ホウ素が除去されること
を示している。この事実は、ホウ素膜の被覆性の悪さは
殆ど問題にならず、例えばシリコンｖ板の傾斜面に対し
ても平坦面に対してと同様にｐ型層を形成することがで
きることを示唆している。
第３図は、酸化脱型とｐ型層の表面抵１几の関係を、Ｂ
ＳＧ化の熱処理１度をパラメータどして示したものであ
る。実験は基本的の先の実験と同様の工程で行なった。
ＳＧ化の熱処理１度をパラメータどして示したものであ
る。実験は基本的の先の実験と同様の工程で行なった。
即ち、シリコン基板に熱酸化膜を５０〜２００人の範囲
で形成した試料を用意し、それぞれにホウ素膜ｔ２００
人蒸着して、各試料についてアルゴン雰囲気中で１００
０℃。
で形成した試料を用意し、それぞれにホウ素膜ｔ２００
人蒸着して、各試料についてアルゴン雰囲気中で１００
０℃。
９５０℃、９ＱＯ℃で３０分の熱処理を行なって８３Ｇ
膜を形成した。そして先の実験と同様に各試料について
残留ホウ素を除去し、再度アルゴン雰囲気中で９００℃
、３０分の熱処理をした後、ＢＳＧ膜を除去して表面抵
抗を測定しｔ二、。
膜を形成した。そして先の実験と同様に各試料について
残留ホウ素を除去し、再度アルゴン雰囲気中で９００℃
、３０分の熱処理をした後、ＢＳＧ膜を除去して表面抵
抗を測定しｔ二、。
この実験デー・りかｌス、ｌ’３ｓＧ化の熱処理温度に
よりＢＳＧ膜中のホウ素濃度は変るが、この熱処理温度
を一定値に設定づれば、形成されるｐ型層のシート抵抗
は酸化膜の膜厚には殆ど影響されないことが分る。
よりＢＳＧ膜中のホウ素濃度は変るが、この熱処理温度
を一定値に設定づれば、形成されるｐ型層のシート抵抗
は酸化膜の膜厚には殆ど影響されないことが分る。
第４図は、本発明により得られるｐ型層のホウ素分布を
イオン注入法による場合と比較して示した結果である。
イオン注入法による場合と比較して示した結果である。
本発明のデータは第２図のホｒり素膜厚２００人の試料
のものである。またイオン注入法によるデータは、２０
０ｋｅＶの加速エネルギーでドーズ量５ｘ １０” ’
／ｃｍ”のイオン注入を行い、９００℃、６０分の熱
処理を行なった場合である。
のものである。またイオン注入法によるデータは、２０
０ｋｅＶの加速エネルギーでドーズ量５ｘ １０” ’
／ｃｍ”のイオン注入を行い、９００℃、６０分の熱
処理を行なった場合である。
この結果から明らかなように、本発明の方法により、浅
いホウ素拡散層が得られることが分る。
いホウ素拡散層が得られることが分る。
以上間らかにしたように本発明によれば、極めて浅いｐ
型拡散層を制御性よく形成することができ、ＭＯ８集積
回路等の素子の微細化、、高性能化を図ることができる
。またイオン注入法では困難であった傾斜面でのｐ型拡
散層の形成が容易に行なえるため、例えば溝掘り型ＭＯ
ＳダイナミックＲＡ Ｍなどに適用して大きい効果が期
待される。
型拡散層を制御性よく形成することができ、ＭＯ８集積
回路等の素子の微細化、、高性能化を図ることができる
。またイオン注入法では困難であった傾斜面でのｐ型拡
散層の形成が容易に行なえるため、例えば溝掘り型ＭＯ
ＳダイナミックＲＡ Ｍなどに適用して大きい効果が期
待される。
なお以上では熱処理を全てアルゴン雰囲気中で（）なっ
たが、使の不活性ガス雰囲気中あるいは真空中で熱処理
を行なっても同様の効果が得られる。
たが、使の不活性ガス雰囲気中あるいは真空中で熱処理
を行なっても同様の効果が得られる。
第１図（ａ）〜（ｄ）は本発明の一実施例によるＭＯ８
型半導体装置の製造工程を示す断面図、第２図は本発明
の方法によるホウ素膜厚と得られるｐ型層のシート抵抗
の関係を示すデータ、第３図は同じく酸化ｐ！Ａ厚と得
られるｐ型層のシート抵抗の関係を示すデータ、第４図
は同じくホウ素濃度分布をイオン注入法による場合と比
較して示すデータである。 １・・・ｎ型シリコン基板、２・・・フィールド絶縁膜
、３・・・熱酸化膜、４・・・ゲート電極、５・・・Ｃ
ＶＤ酸化膜、６・・・ホウ素膜、７・・・ＢＳＧ膜、８
，９・・・ｐ型層、１０・・・ＣＶＤ酸化膜、１１．１
２・・・オーミック電極。 出願人代理人 弁理士 鈴江武彦 第２図 第 ３ 図
型半導体装置の製造工程を示す断面図、第２図は本発明
の方法によるホウ素膜厚と得られるｐ型層のシート抵抗
の関係を示すデータ、第３図は同じく酸化ｐ！Ａ厚と得
られるｐ型層のシート抵抗の関係を示すデータ、第４図
は同じくホウ素濃度分布をイオン注入法による場合と比
較して示すデータである。 １・・・ｎ型シリコン基板、２・・・フィールド絶縁膜
、３・・・熱酸化膜、４・・・ゲート電極、５・・・Ｃ
ＶＤ酸化膜、６・・・ホウ素膜、７・・・ＢＳＧ膜、８
，９・・・ｐ型層、１０・・・ＣＶＤ酸化膜、１１．１
２・・・オーミック電極。 出願人代理人 弁理士 鈴江武彦 第２図 第 ３ 図
Claims (2)
- （１）基体のシリコン層にｐ型層を形成する工程を有す
る半導体装置の製造方法において、前記ｐ型層を形成す
る工程は、前記シリコン層表面に酸化膜を介してホウ素
膜を被着する工程と、熱処理を行なって前記シリコン層
にホウ素を拡散させる工程とからなることを特徴とする
半導体装置の製造方法。 - （２）前記熱処理を行なつてホウ素を拡散させる工程は
、真空中または不活性ガス雰囲気中、８００〜１１００
℃で前記ホウ素膜と酸化膜を反応させてボロン・シリケ
ート・ガラス膜を形成する第１の熱処理工程、形成され
たボロン・シリケート・ガラス膜上に残存するホウ素膜
を除去する工程、および真空中または不活性ガス雰囲気
中、８００〜１１００℃で前記ボロン・シリケート・ガ
ラス膜から前記シリコン層にホウ素を固相拡散させる第
２の熱処理工程からなる特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214571A JPH0722138B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60214571A JPH0722138B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276559A true JPS6276559A (ja) | 1987-04-08 |
| JPH0722138B2 JPH0722138B2 (ja) | 1995-03-08 |
Family
ID=16657918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60214571A Expired - Lifetime JPH0722138B2 (ja) | 1985-09-30 | 1985-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722138B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464315A (en) * | 1987-09-04 | 1989-03-10 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
| JPH03154378A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Micro Electron Kk | 耐放射線半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4927169A (ja) * | 1972-07-06 | 1974-03-11 |
-
1985
- 1985-09-30 JP JP60214571A patent/JPH0722138B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4927169A (ja) * | 1972-07-06 | 1974-03-11 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6464315A (en) * | 1987-09-04 | 1989-03-10 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
| JPH03154378A (ja) * | 1989-11-10 | 1991-07-02 | Toshiba Micro Electron Kk | 耐放射線半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722138B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4604150A (en) | Controlled boron doping of silicon | |
| US4676847A (en) | Controlled boron doping of silicon | |
| JPH10294463A (ja) | トレンチｄｍｏｓ及びその製造方法 | |
| US4354307A (en) | Method for mass producing miniature field effect transistors in high density LSI/VLSI chips | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| US5591667A (en) | Method for fabricating MOS transistor utilizing doped disposable layer | |
| JPH1117133A (ja) | コンデンサの形成方法およびｄｒａｍセルの形成方法 | |
| JPS6133253B2 (ja) | ||
| JPS6276559A (ja) | 半導体装置の製造方法 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH03163876A (ja) | 半導体装置 | |
| JPH0243336B2 (ja) | ||
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3039646B1 (ja) | 半導体装置の製造方法 | |
| JP3366053B2 (ja) | 半導体装置の製造方法 | |
| JPS6358823A (ja) | 半導体装置の製造方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH022633A (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| JPH06302682A (ja) | 半導体装置の製造方法 | |
| JPH0644559B2 (ja) | 半導体集積回路の製造方法 | |
| JPH08264482A (ja) | 半導体装置の製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 |