JPS62200755A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特に、多結晶
シリコンを電極として用いた半導体装置の製造方法に関
するものである。

（従来の技術） 多結晶シリコンを電極として利用した半導体装置は、例
えば、特開昭５８−１５５７５４号に示されるスタック
ド・キャパシタや特公昭５１−４６３８２号に示される
不揮発性メモリ装置などが挙げられる。これらの多結晶
シリコンは燐を含有することにより、導電性を持たせ、
キャパシタ電極として或いはフローティングゲート電極
として機能している。そして、これらは共に多結晶シリ
コン電極上に酸化膜を有しているが、多結晶シリコン中
に燐をドープした後、酸化性雰囲気中で熱処理してドー
プド・シリコン表面に酸化膜を形成しているため、比較
的厚い膜が形成される。前者のスタックド・キャパシタ
におけるＩ７い膜の形成は容ｆｆ１Ｎ少となり、■トラ
ンジスタ／セルロＩＩＡＭメモリのキャパシタとしての
利用が制限され、また、後者の不揮発性メモリ装置にお
いても書き込み時のコントロール電極の影響度を小さく
し、書き込み電圧を上昇させたり、フローティングゲー
トへのホラ１〜エレクトロンの捕獲量を制限するごとに
なる。

このような制限の実例をスタックド・キャパシタの従来
の製造例を示しながら説明する。

第２図は係る２層多結晶ソリコン構造を有する酸化膜及
び窒化膜の複合膜から成るスタックド・、キャパシタの
製造工程断面図である。

以下、この図に基づいて係る従来のスタックド・キャパ
シタの製造方法について説明する。

（１）まず、第２図（ａ）に示されるように、ンリコン
暴板ｌ上にＦＪい酸化膜２を形成し、その後下層電極と
成る第１の多結晶シリコン３をＬＰＣＶＤ法にて形成す
る。

（２）次に、第２図（ｂ）に示されるように、第１の多
結晶シリコン３にＰＯＣＩｓなどの不純物を熱処理によ
り拡散４させる。

（３）次に、第２図（ｃ）に示されるように、その後リ
ソグラフィ技術により、第１の多結晶シリコンからなる
下層電極５を形成する。

（４）次に、第２図（ｄ）に示されるように、下層電極
５上に熱酸化により薄い下層酸化膜６を形成する。

（５）次に、第２図（ｅ）に示されるように、ＬＰＣＶ
Ｄ法により窒化１模７を形成する。

（６）次に、第２図（［）に示されるように、窒化膜７
をウェット酸化し、上層酸化膜８を形成する。

このようにして、酸化膜／窒化膜／酸化ｊ１２から成る
３層のキャパシタ絶縁膜９が形成される。

（６）次に、第２図（ｇ）に示されるように、上部電極
となる第２の多結晶シリコン１０をＬＰＣＶＤ法により
形成する。

このようにして、多結晶シリコン３−キャパシタ絶縁膜
９−多結晶シリコンＩＯから成る３層構造にすることに
より、リーク電流低減などに効果を示す半導体装置を製
造することができる。

（発明が解決しようとする問題点） しかしながら、上記の製造方法では下層酸化膜６の形成
において、不純物を多く含んだ多結晶シリコン上に酸化
膜を形成するため、酸化速度が速く、薄い酸化膜の形成
が困難であり、また、ウェハ内膜厚分布が悪くなるなど
、薄い酸化膜を安定に形成するには困難であるといった
問題があった。

本発明は、上記問題点を除去し、多結晶シリコン電極上
に均一性の良い安定な薄い酸化膜を再現性良く形成する
ことができる半導体装置の製造方法を提供することを目
的とする。

（問題点を解決するための手段） 本発明は、上記問題点を解決するために、多結晶シリコ
ンを電極とする半導体装置の製造方法において、ノンド
ープ多結晶シリコン表面を薄い酸化膜に変換した後、こ
の酸化膜を通してノンドープ多結晶シリコンへイオン注
入することにより、Ｂ電性を有する多結晶シリコン電極
を形成するようにしたものである。

（作用） 本発明によれば、多結晶シリコンを電極とする半導体装
置の製造方法において、ノンドープ多結晶シリコン表面
を薄い酸化膜に変換した後、この酸化膜を通してノンド
ープ多結晶シリコンへイオン注入することにより、導電
性を有する多結晶シリコン電極を形成し、この多結晶シ
リコン電極上に酸化膜を形成する。従って、ノンドープ
多結晶ノリコン上への下層酸化膜の形成にあたり、酸化
速度を抑え、・シエハ内に均一な薄い酸化１ｐＪをｊ［
′、成することができる。また、イオン注入法を用いる
ことで、熱処理による不純物拡散に比べ第１の多結晶シ
リコンの不純物濃度の制御も容易である。

更に、イオン注入のエネルギーを高くすることにより、
より、リーク電流を低減でき、第１の多結晶シリコンの
比抵抗を小さくすることができる。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の一実施例を示す半導体装置の製造工程
断面図であり、多結晶シリコンを電極とするスタックド
・キャパシタに適用した例を示したものである。以下、
係る半導体装置の製造方法をこの図に基づいて詳細に説
明する。

（１）まず、第１図（ａ）に示されるように、シリコン
基板ｌｌ上に、例えば、１０００℃のウェット０□雰囲
気で２０分間酸化して、２０００人の酸化膜１２を形成
した後、例えば、キャリアガスＮ２、反応ガスＳ　ｉ　
ＩＩ　ａ（シラン）、６００°Ｃで２０〜３０分間のＬ
　Ｐ　ＣＶ　１１法により、２０００人のノンドープ多
結晶シリコン１３を形成づる。

（２）次に、第１図（ｂ）に示されるように、このノン
ドープ多結晶シリコン１３への不純物拡散を行わず、ま
す、ホトリソグラフィー技術により第１の多結晶ソリコ
ンパターン１３８を形成する。

（３）次に、第１図（ｃ）に示されるように、例えば、
９００°ｃ−（：Ｎｚ十〇□（１４：ｌ）の雰囲気中で
１５分間希釈酸化を行い、５０人の下層酸化膜１４を形
成する。

（４）次に、第１図（ｄ）に示されるように、イオン注
入法により、下層酸化膜１４を通してノンドープ多結晶
ソリコンパターン１３ａに、例えば、ドーズ四”　Ｅ”
〜１．２　Ｅ　ＩｔｈｃＪ、４Ｏ−１００ＫｅＶでリン
１５を注入し、下層電極となるドープされた第１の多結
晶シリコン１６を形成する。

（５）次に、第１図（ｅ）に示されるように、例えば、
７００℃、ジクロルシラン＋アンモニア（１１０）の雰
囲気中で２０分間の１１１　ＣＶＤ法により１００　人
の窒化膜１７を形成する。

（６）次に、第１図（［）に示されるように、例えば、
９００°Ｃのウェット０□の雰囲気で３０分間の酸化を
行い、２０人の上層酸化［９１Ｂを形成する。

このようにして、酸化膜／窒化膜／酸化膜から成る３層
のキャパシタ化Ａ！１ＩＸｔ９が形成される。

（７）次に、第１図（ｇ）に示されるように、上層酸化
膜１８上に、例えば、第１図（，１）におけるノンドー
プ多結晶シリコンの形成と同様にして多結晶シリコンを
形成後、８００〜９００℃のＩ”ＯＣｌ、雰囲気で１５
分間のリンの拡散を行い、上部電極としての第２の多結
晶シリコン２０を形成する。

このようにして、下層電極（第１の多結晶シリコン）　
１６−キャパシタ絶縁膜Ｉ９−上部電極（第２の多結晶
シリコン）２０から成る３層構造を形成することができ
る。

なお、スタックド・キャパシタの上部電極を成す多結晶
シリコン２０としては上記実施例の他に、臀、門ｏ　＋
　Ｔ　ａ　＋　Ｔ　ｉ　＋　Ｐ　ｔ　＋　Ｐ　ｄやこれ
らのソリサイド、アルミニューム若しくはアルミニュー
ム合金でも良い。

第３図は下Ｎ酸化膜の形成における酸化時間と膜厚の関
係を示した図であり、ここでは、９００“Ｃで、Ｎｚ十
〇ｚ（１４：１）下において、本発明による下層酸化膜
の酸化速度は従来の下層酸化膜の酸化速度に比べて遅く
、酸化膜厚が薄い領域でも充分に正確な制御できること
がわかる。一方、ウェハ内の膜厚分布状態を見ても、第
４図（ａ）に示されるように、ウェハ〔第４図（ｂ）参
照〕の各測定ポイン１−における下層酸化膜厚は略一定
であり、従来のものに比べて分布が均一であることがわ
かる。また、イオン注入のエネルギーを高くすると、第
５図に示されるように、リーク電流を減少させることが
可能となり、また、第１の多結晶シリコンの比抵抗も小
さくすることができる。この第５図において、ａはリー
ク電流を示し、ｂは多結晶シリコンの比ｔｉ（抗を示し
ている。

なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。

（発明の効果） 以上、ａ′Ｐ細に説明したように、本発明によれば、多
結晶シリコンを少なくとも一電極とし、該心棒にキャパ
シタ絶縁膜が形成される半導体装置の製造方法において
、ノンドープ多結晶シリコン表面に薄い酸化膜を形成す
る工程と、該酸化膜を通して前記ノンドープ多結晶シリ
コンへイオン注入し、導電性を有する多結晶シリコン電
極を形成する工程を設けるようにしたので、 （１）下層酸化膜の形成において、ノンドープ多結晶シ
リコン上に形成するため、酸化速度をおさえ、ウェハ内
に均一な薄い酸化膜を形成できる。

（２）イオン注入のエネルギーを高くすることにより、
更に、リーク電流を低減でき、下層電極となる第１の多
結晶シリコンの比抵抗を小さくすることができる。

（３）イオン注入法を用いることで、熱処理による不純
物拡散に比べ下層電極となる第１の多結晶シリコンの不
純物濃度の制御も容易である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す半導体装置の製造工程
断面図、第２図は従来の半導体装置の製造工程断面図、
第３図は下層酸化１１りの酸化速度の特性図、第４図（
ａ）はウェハ上への下層酸化膜の分布特性図、第４図（
ｂ）はウェハの平面図、第５図は本発明に係る半導体！
Ｉａ置とインプラ・エネルギーとの関係を示す図である
。 １１・・・シリコン法板、１２・・・酸化膜、１３・・
・ノンドープ多結晶シリコン、１３ａ・・・ノンドープ
多結晶シリコンパターン、１４・・・下層酸化膜、１６
・・・下層電極：ドープされた多結晶シリコン、１７・
・・窒化膜、１８・・・上層酸化ｎり、１９・・・キャ
パシタｗＡ縁膜、２０・・・上部電極（第２の多結晶シ
リコン）。

Claims (1)

【特許請求の範囲】
1. 多結晶シリコンを少なくとも一電極とし、該電極にキャ
   パシタ絶縁膜が形成される半導体装置の製造方法におい
   て、ノンドープ多結晶シリコン表面に薄い酸化膜を形成
   する工程と、該酸化膜を通して前記ノンドープ多結晶シ
   リコンへイオン注入し、導電性を有する多結晶シリコン
   電極を形成する工程を有すること特徴とする半導体装置
   の製造方法。