JP3251256B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3251256B2
JP3251256B2 JP05281099A JP5281099A JP3251256B2 JP 3251256 B2 JP3251256 B2 JP 3251256B2 JP 05281099 A JP05281099 A JP 05281099A JP 5281099 A JP5281099 A JP 5281099A JP 3251256 B2 JP3251256 B2 JP 3251256B2
Authority
JP
Japan
Prior art keywords
film
forming
annealing
temperature
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05281099A
Other languages
English (en)
Other versions
JP2000252432A (ja
Inventor
忍 竹廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP05281099A priority Critical patent/JP3251256B2/ja
Priority to US09/497,862 priority patent/US6514813B2/en
Publication of JP2000252432A publication Critical patent/JP2000252432A/ja
Application granted granted Critical
Publication of JP3251256B2 publication Critical patent/JP3251256B2/ja
Priority to US10/310,774 priority patent/US6794240B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
半導体装置の製造方法に関するものであり、特にキャパ
シタの形成方法に関わるものである。
【０００２】
【従来技術の説明】半導体装置の微細化が進み、キャパ
シタ面積などをより縮小させる必要が生じている。そこ
で近年キャパシタの誘電体膜として誘電率が高い酸化タ
ンタル（以下Ta2O5膜と示す。）が注目されている。ま
た充分なキャパシタ容量を得るためには誘電体膜を薄く
しなければならない。しかし、あまりに誘電体膜を薄く
形成してしまうと漏れ電流が発生してしまう。Ta2O5膜
における漏れ電流の原因としてはTa2O5膜内の酸素欠乏
や、膜中に残留した不純物炭素、電極材料へ酸素が引き
抜かれる事によるTa2O5膜の還元等が考えられている。
酸素欠乏を補う方法として特開平9-121035、特開平4-19
9828にはTa2O5膜形成後に酸素アニールを行う技術が示
されている。電極材料への酸素の引き抜きを防止する方
法として、特公平6-82782には電極材料をTa2O5膜よりも
自由エネルギーの大きい金属で形成する事が示されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら前記文献
に示されたTa2O5膜形成後に酸素アニールを行う技術で
はTa2O5膜とその下地との界面付近までは酸素が供給さ
れにくかった。また電極材料を変えた場合はTa2O5膜上
に電極を形成する際のフッ素含有ガスによってTa2O5膜
が損傷を受けてしまう場合があった。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の代表的な製造方法においては半導体基板
上に下部電極を形成する工程と、下部電極上にシリコン
窒化膜を形成する工程と、シリコン窒化膜を、酸素を含
む雰囲気中でアニールする第1の熱処理工程と、シリコ
ン窒化膜上に金属酸化膜による誘電体膜を形成する工程
と、誘電体膜を、酸素を含む雰囲気中でアニールする第
2の熱処理工程と、誘電体膜上に上部電極を形成する工
程とを有することを特徴とする。
【０００５】
【発明の実施の形態】（第１の実施の形態）図１は本発
明の第1の実施の形態における、DRAM等のキャパシタ部
の形成方法を示す図である。以下図１を用いて本発明第
1の実施の形態について説明する。
【０００６】P型シリコン基板11にイオンを注入し、N型
拡散領域12を形成する。その後、基板上にCVD法を用い
て層間絶縁膜となる酸化膜13を100nm〜1000nm形成す
る。（図1-a） ホトリソグラフィ工程と、ドライエッチングによって酸
化膜13のＮ型拡散領域12上にコンタクトホールを形成す
る。このコンタクトホール内にCVD法等によりリンがド
ープされたポリシリコン14を埋め込む。
【０００７】その後、1〜10×1020個/cm3程度の高濃度
にリンがドープされたポリシリコン層を全面に形成す
る。このポリシリコン層を公知のホトリソエッチング技
術によって所定形状に形成し、キャパシタの下部電極15
が形成される。（図1-b） なお、下部電極15がポリシリコンで形成される場合は、
コンタクトホールの埋め込みと下部電極層の形成は同一
の工程で行う事が可能である。
【０００８】このキャパシタの下部電極15上にCVD法に
よって2nmのシリコン窒化膜（Si3N4膜）16を形成する。
（図1-c） このシリコン窒化膜16まで形成した段階で、酸素雰囲気
中での第1のアニールが行われる。このアニールは500℃
〜1000℃の範囲内で急速加熱法によって行われるのが好
ましい。本実施の形態では800℃〜900℃で、この第1の
アニールを行った。
【０００９】この酸素雰囲気中での第1のアニールによ
り、Si3N4膜中の未結合のSi原子が酸素と結合する。こ
の第１のアニールはTa2O5膜の形成前に行われるのでTa2
O5膜とその下地との界面付近までは酸素が供給されない
という課題を解決する事が出来る。
【００１０】またキャパシタの下部電極15上にはSi3N4
膜16が形成されている。酸素雰囲気中で第1のアニール
が行われても、このSi3N4膜16がキャパシタの下部電極1
5の表面に極めて誘電率の低いSiO2膜が形成されてしま
う事を防いでいる。
【００１１】その後、CVD法によりSi3N4膜16上にTa2O5
膜17を13ｎｍ形成する。Ta2O5膜17形成後に酸素雰囲気
中での第2のアニールが行われる。この第2のアニールは
前述の第1のアニールよりも低い温度で急速加熱法によ
って行われる。本実施の形態では第1のアニールよりも2
00℃程度低い600℃〜700℃程度で第2のアニールを行っ
た。(図1-d) 第2のアニールは第1のアニールよりも低い温度で行われ
る。このため、Ｔａ２Ｏ５膜１７中からSi3N4膜16中へ
と酸素が引き抜かれてしまうことがない。このアニール
は通常の熱処理炉によるアニールでも構わないが、Ta2O
5膜17中からSi3N4膜16中へと酸素が引き抜かれる事を防
ぐためには急速加熱法によるアニールが好ましい。
【００１２】その後CVD法によりTiN膜を30nm〜100nm形
成し、ホトリソ・エッチング工程をおこなってキャパシ
タの上部電極18とする事でキャパシタの形成を終了す
る。（図1-e） 本発明の製造方法によれば従来に比べ、漏れ電流の少な
い優れたキャパシタを形成する事が出来る。従来の製造
方法によって作成したキャパシタと本発明の製造方法に
よって製造したキャパシタの漏れ電流を比較したものを
図5に示す。
【００１３】図5に示されるとおり、従来の製造方法に
よって製造されたキャパシタよりも本発明の製造方法に
よってキャパシタを製造することで漏れ電流を低減させ
る事が可能である。
【００１４】本実施の形態では、下部電極15上に形成さ
れるSi3N4膜16が下部電極15の酸化を防止する。しか
し、Si3N4膜16はTa2O5膜17に比べて誘電率が低いので、
大きなキャパシタ容量を得るには、Ta2O5膜17に比べて
十分に薄く形成することが望ましい。
【００１５】（第2の実施の形態）図2は本発明の第2の
実施の形態における、DRAM等のキャパシタ部の形成方法
を示す図である。図1と共通する部分に関しては共通の
符号を付与して示す。以下図2を用いて本発明第2の実施
の形態について説明する。
【００１６】キャパシタの下部電極15およびシリコン窒
化膜16上にTa2O5膜17を形成し、第2のアニールを行う工
程までは前述の第1の実施の形態と同様である。（図2-
c） 第2のアニール工程後、Ta2O5膜17上にCVD法によりTiN膜
を1nm〜10nm形成し、酸素雰囲気中での第3のアニールを
行う。この第3のアニールは前述の第1のアニールよりも
低い温度で急速加熱法によって行う。
【００１７】この第3のアニールにより上部電極となるT
iNの酸化膜21がTa2O5膜17上に形成される。（図2-d） TiNの酸化膜21上に、CVD法によりTiN膜を10nm〜20nm形
成し、キャパシタの上部電極18とする事でキャパシタの
形成を終了する。（図2-e） 本実施の形態によればTa2O5膜17と上部電極18のTiNとの
間に上部電極となるTiNの酸化膜21が存在する。このた
めTa2O5膜17中からTiN膜18中へと酸素が引き抜かれてし
まうこと抑制する事が出来る。よって、第1の実施の形
態よりもさらに漏れ電流を低減させる事が可能である。
【００１８】（第3の実施の形態）図3は本発明の第3の
実施の形態における、DRAM等のキャパシタ部の形成方法
を示すフロー図である。以下図3を用いて本発明第3の実
施の形態について説明する。
【００１９】キャパシタの下部電極上にTa2O5膜を形成
する工程までは前述の第1の実施の形態と同様である。
【００２０】本実施の形態では、Ta2O5膜を形成した後
に400℃〜900℃の還元性雰囲気中（水素H2やアンモニア
NH3など）で第2のアニールを行う。
【００２１】水素原子は酸素原子よりも原子半径が小さ
いため、Ta2O5膜中に拡散しやすい。Ta2O5膜中に拡散し
た水素原子はTa2O5膜中に含まれる残留炭素と結合す
る。結合した残留炭素と水素原子はCH4等の揮発性の物
質を形成して揮発する。この第2のアニールによってTa2
O5膜中の残留炭素を効果的に除去する事が出来る。
【００２２】その後、酸素雰囲気中での第3のアニール
を行う。この第3のアニールは前述の第1のアニールより
も200℃程度低い温度で急速加熱法によって行う。
【００２３】その後キャパシタの上部電極をCVD法等で
形成し、キャパシタの上部電極とする事でキャパシタの
形成を終了する。
【００２４】本実施の形態によれば、Ta2O5膜を還元性
雰囲気中（水素H2やアンモニアNH3など）で第2のアニー
ルを行うことによって、残留炭素を低減させる。よっ
て、第1の実施の形態よりもさらに漏れ電流を低減させ
る事が可能である。
【００２５】（第4の実施の形態）図4は本発明の第4の
実施の形態における、DRAM等のキャパシタ部の形成方法
を示すフロー図である。以下図4を用いて本発明第4の実
施の形態について説明する。
【００２６】キャパシタの下部電極上にTa2O5膜を形成
する工程までは前述の第1の実施の形態と同様である。
【００２７】本実施の形態では、Ta2O5膜を形成した後
にイオン注入法により10KeV〜1MeVでTa2O5膜に酸素原子
を注入する。酸素原子注入後、酸素原子を拡散させるた
めに500℃〜1000℃でのアニール処理を行う。
【００２８】その後、その後キャパシタの上部電極をCV
D法等で形成し、キャパシタの上部電極とする事でキャ
パシタの形成を終了する。
【００２９】本実施の形態では酸素雰囲気中のアニール
ではなく、イオン注入法によりTa2O5膜に酸素原子を供
給するので、酸素雰囲気中のアニールよりも効率よく、
制御性よく酸素原子を供給できる。
【００３０】（第5の実施の形態）本発明第5の実施の形
態について説明する。
【００３１】キャパシタの形成工程自体は前述の第1の
実施の形態と同様である。
【００３２】本実施の形態においては最初に形成される
下部電極15がポリシリコンではなく、後に形成される上
部電極と同じTiNである。
【００３３】つまり図1においてシリコンプラグ14を形
成した後に、CVD法等により下部電極15を形成する。
【００３４】キャパシタの上部電極と下部電極の材料の
違いに基づく仕事関数の差も漏れ電流の原因の一つであ
る。
【００３５】そこで本実施の形態では下部電極と上部電
極の材料を同一のものとし、さらに漏れ電流を低減させ
る事が可能である。
【００３６】なお、本実施の形態では誘電体膜としてTa
2O5膜を用いて説明したが、Ta2O5膜以外でも(Ba,Sr)TiO
3,Pb(Zr,Ti)O3等の、アルカリ土類金属を含む誘電体幕
を用いても同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第1の実施の形態の工程を示す工程
図。
【図２】本発明の第2の実施の形態の工程を示す工程
図。
【図３】本発明の第3の実施の形態の工程を示す工程フ
ロー図。
【図４】本発明の第4の実施の形態の工程を示す工程フ
ロー図。
【図５】本発明の製造方法によって作成したキャパシタ
の漏れ電流を示す図。
【符号の説明】
11・・・・・・シリコン基板 15・・・・・・下部電極 17・・・・・・Ta2O5膜 18・・・・・・上部電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/8242 H01L 27/04

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に下部電極層を形成する工
    程と、 前記下部電極層上にシリコン窒化膜を形成する工程と、 酸素を含む雰囲気中において第１の温度で前記シリコン
    窒化膜を熱処理する第１の熱処理工程と、 前記シリコン窒化膜上に金属酸化物により構成される誘
    電体膜を形成する工程と、 急速加熱法を用い、酸素を含む雰囲気中において前記第
    １の温度より低い第２の温度で前記誘電体膜を熱処理す
    る第２の熱処理工程と、 前記誘電体膜上に上部電極層を形成する工程とを備えた
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第２の温度は前記第１の温度より２
    ００℃程度低いことを特徴とする請求項１記載の半導体
    装置の製造方法。
  3. 【請求項３】 前記上部電極層を形成する工程は、 前記誘電体膜上に第１層を形成した後、急速加熱法を用
    い、酸素を含む雰囲気中において前記第１の温度より低
    い第３の温度で前記第１層を熱処理することにより前記
    第１層を酸化する工程と、 前記酸化された第１層上に前記第１層を構成する物質と
    同様な物質から構成される第２層を形成する工程とを備
    えたことを特徴とする請求項１または請求項２記載の半
    導体装置の製造方法。
  4. 【請求項４】 前記下部電極層は前記上部電極層を構成
    する材料と同じ材料により構成されることを特徴とする
    請求項１、２、３のいずれかに記載の半導体装置の製造
    方法。
  5. 【請求項５】 前記誘電体膜はＴａ２Ｏ５，（Ｂａ，Ｓ
    ｒ）ＴｉＯ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３のいずれかであ
    ることを特徴とする請求項１〜４のいずれかに記載の半
    導体装置の製造方法。
  6. 【請求項６】 前記シリコン窒化膜の膜厚は前記誘電体
    膜の膜厚より薄いことを特徴とする請求項１〜５記載の
    いずれかに記載の半導体装置の製造方法。
JP05281099A 1999-03-01 1999-03-01 半導体装置の製造方法 Expired - Fee Related JP3251256B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP05281099A JP3251256B2 (ja) 1999-03-01 1999-03-01 半導体装置の製造方法
US09/497,862 US6514813B2 (en) 1999-03-01 2000-02-04 Method of fabricating a semiconductor device
US10/310,774 US6794240B2 (en) 1999-03-01 2002-12-06 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05281099A JP3251256B2 (ja) 1999-03-01 1999-03-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000252432A JP2000252432A (ja) 2000-09-14
JP3251256B2 true JP3251256B2 (ja) 2002-01-28

Family

ID=12925214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05281099A Expired - Fee Related JP3251256B2 (ja) 1999-03-01 1999-03-01 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6514813B2 (ja)
JP (1) JP3251256B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379526B1 (ko) * 2000-12-21 2003-04-10 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법
KR100408404B1 (ko) * 2001-04-10 2003-12-06 삼성전자주식회사 후속 열처리 공정에 기인한 금속층의 결정립 성장을억제하는 방법 및 이러한 방법에 의해 형성된 금속층을포함하는 반도체 장치의 제조방법
JP3842745B2 (ja) * 2003-02-28 2006-11-08 株式会社東芝 半導体装置およびその製造方法
US7615433B2 (en) * 2005-12-15 2009-11-10 Chartered Semiconductor Manufacturing, Ltd. Double anneal with improved reliability for dual contact etch stop liner scheme
JP2008103419A (ja) * 2006-10-17 2008-05-01 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682782B2 (ja) 1985-03-20 1994-10-19 株式会社日立製作所 キヤパシタ
JPH04199828A (ja) 1990-11-29 1992-07-21 Matsushita Electric Ind Co Ltd 酸化物高誘電率薄膜の製造方法
JPH07263574A (ja) 1994-03-24 1995-10-13 Oki Electric Ind Co Ltd 半導体装置
KR0183732B1 (ko) 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
KR0155879B1 (ko) * 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
US5624865A (en) * 1995-10-13 1997-04-29 Micron Technology, Inc. High pressure reoxidation anneal of silicon nitride for reduced thermal budget silicon processing
JP3432359B2 (ja) 1996-06-28 2003-08-04 沖電気工業株式会社 半導体装置およびその製造方法
KR100207485B1 (ko) 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JPH1140776A (ja) 1997-07-23 1999-02-12 Fujitsu Ltd 半導体装置の製造方法
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
KR100275727B1 (ko) * 1998-01-06 2001-01-15 윤종용 반도체 장치의 커패시터 형성방법
JP4026908B2 (ja) * 1998-01-12 2007-12-26 沖電気工業株式会社 半導体素子の製造方法
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US6037235A (en) * 1998-09-14 2000-03-14 Applied Materials, Inc. Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6319832B1 (en) * 1999-02-19 2001-11-20 Micron Technology, Inc. Methods of making semiconductor devices

Also Published As

Publication number Publication date
US20030129797A1 (en) 2003-07-10
JP2000252432A (ja) 2000-09-14
US20020115251A1 (en) 2002-08-22
US6794240B2 (en) 2004-09-21
US6514813B2 (en) 2003-02-04

Similar Documents

Publication Publication Date Title
JP2761685B2 (ja) 半導体装置の製造方法
US20060275991A1 (en) Method of manufacturing a semiconductor integrated circuit device
JPH01133368A (ja) ポリシリコン・ゲートｆｅｔの形成方法
JP2839076B2 (ja) 半導体装置およびその製造方法
JP2778451B2 (ja) 半導体装置の製造方法
JPH1117133A (ja) コンデンサの形成方法およびｄｒａｍセルの形成方法
JP3251256B2 (ja) 半導体装置の製造方法
JP2636796B2 (ja) 半導体装置の製造方法
KR0134951B1 (ko) 반도체 디바이스 제조 방법
JP3316848B2 (ja) 酸化タンタル膜を用いたキャパシタ構造の製造方法
JP3161523B2 (ja) 半導体装置の製造方法
JP2917894B2 (ja) 半導体装置の製造方法
JP2736061B2 (ja) 半導体装置の製造方法
JP3127866B2 (ja) 半導体素子の製造方法
JP2880039B2 (ja) 半導体装置の製造方法
US4840917A (en) Method of interface state reduction in MNOS capacitors
TW200410317A (en) Semiconductor device and method of manufacturing the same
KR0153772B1 (ko) 반도체장치의 제조방법
JP2814962B2 (ja) 半導体装置の製造方法
JPH0344068A (ja) 半導体装置の製造方法
KR100707799B1 (ko) 캐패시터의 제조 방법
JP3029267B2 (ja) 半導体装置の製造方法
JPH02246374A (ja) 半導体記憶装置およびその製造方法
JP2000124417A (ja) 半導体装置及びその製造方法
JPH0964311A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees