JPH02246374A - 半導体記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリトランジスタのドレインとフローティ
ングゲートとの間に一部絶縁膜厚の薄いトンネル領域が
設けられた構造、いわゆるＦＬＯＴＯＸ　（ＦｌｏａＨ
ｎｇ　Ｇａｔｅ　Ｔｕｎｎｅｌ　０ｘｉｄｅ）型の半導
体記憶装置およびその製造方法に関する。

〔従来の技術〕

Ｅ”　ＦＲＯＭにおいては、シリコン半導体基板の表面
に一部が薄い膜厚を有するシリコン酸化膜による絶縁膜
を介してフローティングゲートが形成され、さらにこの
フローティングゲート上には、シリコン酸化膜による絶
縁膜を介してコントロールゲートが形成されるようにな
っている。

このようなＦＬＯＴＯＸ型の構造においては、エンデユ
ランス（書き込みおよび消去の繰り返し回数）特性、さ
らにトンネル絶縁膜の絶縁破壊特性の改善が望まれてお
り、例えばＵ、Ｓ、Ｐ、４，４９０．９００に示される
ように、トンネル酸化膜を窒化して窒化酸化膜（ナイト
ライデッドオキサイド）と酸化膜との３Ｍ構造を形成す
る技術が提案されている。

〔発明が解決しようとする課題〕

ココテ、このようなＦＬＯＴＯＸ型（７）Ｅ”　ＦＲＯ
Ｍに対して、本発明者達が実験を行い考察した結果、ト
ンネル絶縁膜の膜厚は通常５０〜１５０人と非常に薄い
ために、この上のフローティングゲートの不純物、例え
ばリン濃度が高すぎると、このトンネル絶縁膜中にリン
が導入され、トンネル絶縁膜の電子注入に対する耐性が
低下し、トンネル絶縁膜の破壊により、書き換え回数が
少なくなったり、書き換え量にバラツキが生ずることが
判明した。

一方、フローティングゲートのリン濃度を低濃度とする
と、トンネル絶縁膜中の不純物の導入が少なくなり、上
記の問題は解決されると考えられるが、上述したような
従来の技術においてはフローティングゲートの不純物濃
度を低濃度にするといった配慮はされておらず、この濃
度は以下に示すような理由から、むしろ高濃度になるよ
うに設定されていた。

即ち、Ｅ”　ＦＲＯＭにおいては通常フローティングゲ
ートとコントロールゲート間にフローティングゲートを
酸化したポリオキサイド膜を使用するが、このときフロ
ーティングゲートのリン濃度が低いと酸化後のフローテ
ィングゲート表面のアスペリティ−の凹凸が激しくなり
、また、フローティングゲートの端部（エッヂ部）のポ
リオキサイド膜が薄くなうたり、端部がより鋭角となり
、特に端部での影響が大きく、フローティングゲートと
コントロールゲート間の絶縁耐圧が低下し、Ｅ”　ＦＲ
ＯＭの書き換えのための高電圧が印加できなくなってし
まうからである。

又、フローティングゲート上にポリオキサイド膜を形成
する酸化温度を高くすれば、絶縁耐圧は向上する傾向に
あるが、トランジスタ領域トンネル絶縁膜の不純物の再
分布がおこり、微細化による高集積化に問題が生ずる。

本発明は、上述のような相反する事実を考慮してなされ
たものであって、トンネル絶縁膜に接するフローティン
グゲートの不純物濃度を部分的に低（することにより、
不純物が導入されることによるエンデユランス特性、ト
ンネル絶縁膜の絶縁破壊特性の悪化を抑制することを第
１の目的としており、それと共に、何ら不純物の再分布
を招くことなくフローティングゲート・コントロールゲ
ート間の酸化膜の絶縁耐圧を向上することを第２の目的
としている。

〔課題を解決するための手段〕

上記の目的を達成する為に、本発明の半導体記憶装置は
、メモリトランジスタのドレインとフローティングゲー
トとの間に一部絶縁膜厚の薄いトトンネル絶縁膜が設け
られた構造の半導体記憶装置において、前記トンネル絶
縁膜に接する前記フローティングゲートの不純物濃度を
部分的に低濃度に設定し、前記フローティングゲートの
他の部分の不純物濃度を前記低濃度よりも高濃度に設定
したことを特徴としている。

又、本発明の半導体記憶装置の製造方法は、半導体基板
上のトンネル領域に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜に接するように該第１の絶縁膜より厚
い膜厚の第２の絶縁膜を形成する工程と、前記第１の絶
縁膜に接する部分には低濃度に不純物を有し、他の部分
には該第１の絶縁膜に接する部分の濃度よりも高濃度に
不純物を有するフローティングゲートを形成する工程と
、 前記フローティングゲート上に第３の絶縁膜を介してコ
ントロールゲートを形成する工程とを備えることを特徴
としている。

〔実施例〕

以下、本発明を図面に示す実施例を用いて説明する。

第１図（ａ）〜（ｆ）は本発明の第１実施例を工程順に
説明するための断面図である。まず第１図（ａ）に示す
ように、Ｐ型単結晶半導体基板１にフィールド酸化膜２
およびメモリトランジスタのドレインとなるＮ０型拡散
領域３を形成し、さらに半導体基板１の表面上に膜厚５
０〜１５０人の熱酸化膜を形成後、引き続きＮＨ３雰囲
気中にて窒化処理をランプ加熱により行い、窒化酸化膜
と酸化膜との３層構造を有する膜４を形成する。

そして、第１図（ｂ）に示すように、全面に低濃度に不
純物（リン、ヒ素等）を有する第１のＰｏ１ｙ（多結晶
）Ｓｉ膜５を２００〜４０００人の膜厚で形成し、さら
にその上面にＬＰＣＶＤ　（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ
　Ｃｈｅｍｉｃａｔ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏ
ｎ）により５１３Ｎ４膜６を膜厚２００〜１０００人に
て形成し、そうした上で通常のフォトリソ、エツチング
によりドレインｆｉ１ｍの上で将来トンネル領域となる
部分のみ残してＳｉ３Ｎ、膜、Ｐｏ１ｙ−３ｌ膜をたと
えばドライエツチング等により除去し、引き続きフッ酸
系のウェットエツチング液で窒化酸化膜４を除去し、半
導体基板表面を露出する。

次に、第１図（Ｃ）に示すように３１．Ｎ４膜６を酸化
のマスクとして例えば１０００℃、ＤｒｙＯ。

酸化により３００〜７００人の膜厚の熱酸化膜（Ｓｉｎ
、膜）７を形成する。

次に、第１ｒＪ！Ｊ（６）に示すように熱リン酸により
トンネル領域上部の５ｉ３Ｎｎ膜６を除去してＰｏ１ｙ
−３ｉ膜５を露出する。

次に、第１図（ｅ）に示すようにこの状態のウェハ上面
にＰｏ１ｙ−５ｉ膜５に電気接続するようにして高濃度
の不純物（例えばリン、ヒ素）を含む第２のＰｏ１ｙ−
３ｔ膜８をＬＰＣＶＤ法により１０００〜４０００人の
膜厚で形成し、引き続き熱酸化により第２のＰｏ１ｙ−
３ｉ膜８を酸化して絶縁膜（ＳｉＯ２）９を形成し、こ
の上に上記Ｐｏ１ｙ−３ｉ膜８と同様の工程にて第３の
Ｐ。

１ｙ−３ｉｌｌｌＯを形成する。

そして、第１図（ｆ）に示すように、第２のＰｏ１ｙ−
３ｉ膜８、絶縁膜９、および第３のＰｏ１ｙ−３ｉ膜１
０を選択的に除去して、第１のＰｏ１ｙ−３ｉ膜５と共
にメモリトランジスタＡのフローティングゲートをなす
第２のＰｏ１ｙ−３ｔ膜８ａ、コントロールゲートであ
る第３のＰｏ［ｙ−ｓｔｓｉｏ、およびそれらの間に介
在する絶縁膜９と、選択トランジスタＢのゲートである
第２のＰｏ１ｙ−３ｉ膜８ｂを形成する。そうした上で
イオン注入を行い、メモリトランジスタＡのＮ“型ソー
ス領域１１、選択トランジスタＢのＮ−型ソース領域１
２、ドレイン領域１３を形成する。

第１図（ｆ）に示した構成の等価回路図を第２図に示す
。

そこで、上述のようにして形成されるＥ”ＦＲＯＭによ
ると、トンネル絶縁膜となるＭ４に接する第１のＰｏｔ
ｙ−３ｉ膜５は、その不純物ｍ廣が低濃度であるので、
膜４中に不純物が導入されにくい状態となり、エンデユ
ランス特性、トンネル絶縁膜の絶縁破壊特性を改善する
ことができる。

又、この第１のＰｏ１ｙ−Ｓｔ膜５と共にフロ−ティン
グゲートを構成する第２のＰｏ１ｙ−３ｌ膜８ａの不純
物濃度は高濃度であるので、フローティングゲート表面
を比較的平滑にすることができ、又、フローティングゲ
ートの端部においてもポリオキサイド膜（図示せず）を
良好な状態で形成することができる。その結果、この＠
８ａを熱酸化して形成される絶縁膜９の絶縁耐圧を高め
ることができる。尚、本発明で言う「他の部分」に相当
する第２のＰｏ１ｙ−３ｉ膜８ａは、この膜形成後に熱
酸化により形成される絶縁膜（第１図げ）では絶縁膜９
）に接する部分が高濃度に不純物を有していれば、本実
施例と同様に絶縁耐圧を向上できるものである。

上述の説明において、第２のＰｏ１ｙ−３ｉ膜８ａの不
純物濃度の高濃度の範囲は、第１図（ｅ）を用いて説明
した絶縁膜９の形成（酸化）温度との兼ね合いにより決
定されるものであり、不純物の再分布を考慮してその温
度を例えば９５０℃〜１０５０°Ｃとした場合には、そ
の濃度を約４．　Ｉ　Ｘ　ＩＱ　ｔ　Ｏｃｍ　−１以上
にするのが望ましい。第３図は、第１図（ｆ）に示すよ
うな構成において、第３のＰｏ１ｙ−３ｔ膜１０に正電
圧を印加した際の絶縁膜９の酸化温度Ｔと破壊電圧■と
の関係を表しており、図中、三角プロットは第２のＰｏ
１ｙ−３ｉ膜８ａのリン濃度が２．２　Ｘ　１０　”ｃ
＋ｒ’の試料の特性であり、丸プロットは４．　Ｉ　Ｘ
　１０　”ｃ＋＋＋−”の試料の特性である。尚、Ｐｏ
１ｙＳｉの析出温度は６１０°Ｃであり、耐圧判定電流
値は４　Ｘ　１０−”Ａ／−である、一般には、書き換
え特性を考慮すると、破壊電圧は４　Ｍ　Ｖ　／　ｃｍ
以上であり、前述の不純物４、　ｌ　Ｘ　１０°ｃｍ−
’の値はこの電圧を基準として設定したものである。

第４図は、ＤｒｙＯ，雰囲気中１０００°Ｃにて熱酸化
を行い、絶縁膜９を形成するものについて、第２のＰｏ
１ｙ−３ｉ膜８ａ内のリン濃度Ｃｐと絶縁破壊電圧Ｖと
の関係を表しており、この図から、リン濃度を高くすれ
ば、破壊電圧■が高くなることがわかる。

尚、絶縁１１１９の酸化温度を９５０〜１０５０°Ｃ以
外にする場合には、これら第３図及び第４図を用いて第
２のＰｏ１ｙ−３ｔ膜８ａ内の不純物濃度を設定すれば
良い。

又、第１のＰｏ１ｙ−３ｔ膜５の不純物濃度の低濃度の
範囲は、上述のようにして設定される第２のＰｏ１ｙ−
３ｔ膜８ａの不純物濃度より低濃度であれば、ある程度
効果が期待できるものであるが、この濃度はできるだけ
低濃度であるのが望ましい。

さらに、本実施例によると、トンネル絶縁膜をＵ、Ｓ、
Ｐ、　４．４９０．９００の技術のように窒化酸化膜と
酸化膜との３層構造を有する膜４により構成ｊ７ている
ので、トンネル絶縁膜を通ってＮ＋型拡散領域３と第１
のＰｏ１ｙ−３ｉ膜５との間を行き来する電子がトラッ
プされ難くなり、Ｅ”　ＦＲＯＭのエンデユランス特性
、トンネル絶縁膜の絶縁破壊特性をさらに改善すること
ができる。

尚、Ｕ、Ｓ、　Ｐ、　４．４９０．９００に示されてい
る製造方法によると、トンネル絶縁膜である酸化膜を窒
化する際に、トンネル絶縁膜のみではなくメモリトラン
ジスタの周辺の１５例えば選択トランジスタ等のゲート
酸化膜が同時に窒化されてしまい、その窒化によりゲー
ト酸化膜に導入された固定電荷によると考えられるクー
ロン散乱によりキャリアの移動度が低下し、デバイスの
速度が遅くなってしまうという問題が生じてしまう。第
５図は、ゲート酸化膜の膜厚が４３０人に対してハロゲ
ンランプにより１１５０°ｃＳＮＨ３雰囲気中で窒化を
行った際の窒化時間（ＲＴＮ）と移動度μｍとの関係を
表しており、この図から窒化時間を長くすれば、移動度
が小さくなることが明らかである。

本実施例では、熱酸化膜を窒化して３層構造を有する膜
４を形成した後、部分的に除去してトンネル絶縁膜を形
成しているので、選択トランジスタトンネル絶縁膜のゲ
ート酸化膜（第１図では熱酸化膜７）は窒化されること
がなく、上述のような問題が生じないものである。

尚、上記第１実施例において、トンネル絶縁膜となる膜
４に接する第１のＰｏ１ｙ−Ｓｉ膜５の不純物濃度を低
濃度にする方法としては、上記工程の他に、例えば、不
純物を含まない第１のＰ。

１ｙ−３ｔ膜５を形成し、引き続きイオン注入、または
ガス状不純物源より不純物を拡散することもできる。又
、この場合には、適度な熱処理を施せば第２のＰｏ１ｙ
−３ｉ膜８から不純物が拡散されるため、低濃度に形成
できる。

次に、本発明の第２実施例を第６図及び第７図の断面図
を用いて説明する。第６図、第７図は主にフローティン
グゲートを形成する工程を説明する為の図であり、その
他の工程は周知の工程、あるいは第１実施例の工程を適
用できる。まず第６図に示すように、ゲート絶縁膜２０
、トンネル絶縁膜絶縁膜２１形成後、低濃度のリンを含
むか、または不純物を含まないＰｏ１ｙ−５ｉ膜２２を
形成し、トンネル絶縁ＷＡ２１の上部領域を覆うように
Ｐｏ１ｙ−３ｉ膜２２中に部分的に酸素、窒素イオント
ンネル絶縁膜をイオン注入し、その後熱処理してＰｏ１
ｙ−３ｔ膜２２中に不純物拡散のバリヤー層２３を形成
する。

引き続き、第７図に示すようにｐｏｃｚ、のガス状不純
物源よりＰｏ１ｙ−３ｉ膜２２中にリンを高濃度に拡散
し、トンネル絶縁膜２１近傍の領域２２ａは低濃度不純
物になるようにする。

第８図は、本発明の第３実施例を説明するための断面図
であり、この図に示すように第１のＰ。

Ｉｙ−３ｔ膜３０を形成した後、５ｉＯｚ、５ｔｓＮ４
膜３１トンネル絶縁膜をトンネル絶縁膜３２上に部分的
に形成し、引き続き第２のＰｏ１ｙＳｉ膜３３を形成し
て、上記第２実施例のように高濃度のリンを拡散すれば
第２実施例と同様に形成できる。

次に、本発明の第４、第５実施例をそれぞれ第９図、第
１Ｏ図の断面図を用いて説明する。尚、これらの実施例
においても主にフローティングゲートの形成工程のみを
説明する。

まず、第４実施例においては、第９図に示すようにゲー
ト絶縁膜４０およびトンネル絶縁膜４１の上にＰｏ１ｙ
−３ｉ膜４２を形成する。さらに、このＰｏ１ｙ−３ｔ
膜４２上であってトンネル絶縁膜４１の上部にＳｉＯ□
、Ｓｉ、Ｎ、膜４３等を部分的に形成する。そうした上
で、上記第２実施例のように高濃度のリンを拡散すれば
、５ｔｓＮｉ膜４３の下の領域４４が選択的に低濃度に
不純物を有することになる。この実施例によると、ＰＯ
Ｉｙ−３ｉ膜４２上の平坦部に濃度の低い領域ができ、
上記第１〜第３実施例と比較するとあまり望ましくない
が、エッヂ部は高部になっていて、また工程が単純化す
るために、コスト的に有利となる。

次に、第５実施例においては、第１０図に示すように、
ゲート絶縁膜５０およびトンネル絶縁膜５１の上に低濃
度に不純物を有する第１のＰｏ１ｙ−Ｓｉ膜４２を形成
後、膜厚５〜２０人の酸化膜５３を形成する。この場合
、自然酸化膜、またはＨ，Ｏ□−Ｈｔ　Ｓ　Ｏａ液にて
ボイルした時に形成される酸化膜を利用してもよい。そ
して、高濃度に不純物を有する第２のＰｏ１ｙ−３ｔ膜
５４を形成する。この場合、第２のＰｏ１ｙ−３ｉ膜５
４からの不純物は酸化膜５３により第１のＰｏ１ｙ−３
ｉ膜５２内へ拡散しにくくなる。

尚、この程度の厚さの酸化膜５３は十分に薄いので、電
子は直接トンネル絶縁し、問題は少ない。

次に、本発明の第６実施例を第１１図の断面図を用いて
説明する。まず、第１１図（ａ）に示すようにゲート絶
縁膜６０およびトンネル絶縁膜６１の上にノンドープの
Ｐａｌ−５ｉＪＩｉ６２を形成する。

次に、９００〜１０００°Ｃの温度にて全面に不純物源
ＰＯＣｆ、からリンを拡散するか、イオン注・人により
リン、ヒ素を注入して低い不純物濃度に設定する。そう
した上で、第１１図（ｂ）に示すようにＰｏ１ｙ−３ｉ
膜６２上に膜厚５００〜１０００人のＳｌＯ□膜６３を
ＣＶＤ法または熱酸化法により形成し、引き続き、将来
フローティング領域となる上に部分的にレジスト６４を
形成する。

そして、第１１図（Ｃ）に示すように、このレジスト６
４をマスクとして利用し、Ｐｏ１ｙ−３ｌ々６２および
５ｉＯｚ膜６３を選択的に除去する。引き続き、９００
〜１０００°Ｃの温度にてｐｏｃｚ。

等を不純物源として不純物を高濃度に拡散して高濃度領
域６５を形成する。そして、５ｉＯｚ膜６３を一端除去
した後に、第１１図（ｄ）に示すように、膜厚４００〜
１０００人の眉間絶縁膜６６を形成する。尚、この時、
同時に他のＭＯ３素子等のゲート酸化膜が形成される。

そして、その後の工程は上述した実施例と同様にして形
成される。

そこで本実施例によれば、エンデユランス特性、トンネ
ル絶縁膜の絶縁破壊特性を改善できるという効果に加え
て、特別にマスクを設ける必要がなく、通常のＥ”　Ｆ
ＲＯＭの製造工程を利用できるという効果がある。

次に、本発明の第７実施例を第１２図の断面図を用いて
説明する０本実施例は上記第６実施例の第１１図（ハ）
、（Ｃ）を用いて説明した工程を変更したものであり、
その他の工程は同じである０本実施例ではレジスト７４
をマスクとしてＰｏ１ｙ−３ｉ膜７２およびＳｔＯ，膜
７３を選択的に除去する前に、第１２図（ａ）に示すよ
うに、５１０ｍ膜７３に対して弗酸系のＷｅｔエツチン
グまたは等方性のドライエツチングによりオーバーエツ
チングを行う。そうした上で、第１２図（ロ）に示すよ
うに、Ｐｏ１ｙ−３ｉ膜７２を選択的に除去し、その後
Ｓｉｎ、膜７３をマスクとしてＰｏ１ｙ−３ｉ膜７２内
に不純物を高濃度に導入して高濃度領域７５を形成する
。

本実施例によると、５ｔｏｚｖ、がオーバーエツチング
されているので、Ｐｏ１ｙ−３ｉ膜７２内に不純物が導
入され易くなる。

以上、本発明を上記第１〜第７実施例を用いて説明した
が、本発明はそれらの実施例に限定されることなく、そ
の主旨を逸脱しない限り種々変形可能であり、例えば第
１実施例において形成するトンネル絶縁膜は３層構造を
有する膜でなくとも−ａに用いられるＳｉｎｇ（熱酸化
膜）等でも良い。

〔発明の効果〕

以上述べたように、本発明によるとトンネル絶縁膜に接
するフローティングゲートの不純物濃度を部分的に低濃
度に設定しているので、エンデユランス特性、トンネル
絶縁膜の絶縁破壊特性を改善できる。

又、フローティングゲートの表面に形成される酸化膜に
接する部分の不純物濃度を高濃度に設定すれば、フロー
ティングゲート・コントロールゲート間、の酸化膜の絶
縁耐圧を向上することができるという効果がある。

８ｂ・・・ゲート、９・・・絶縁膜、１０・・・第３の
Ｐｏ１ｙＳｉ膜。

Claims (5)

【特許請求の範囲】
1. （１）メモリトランジスタのドレインとフローティング
   ゲートとの間に一部絶縁膜厚の薄いトンネル絶縁膜が設
   けられた構造の半導体記憶装置において、前記トンネル
   絶縁膜に接する前記フローティングゲートの不純物濃度
   を部分的に低濃度に設定し、前記フローティングゲート
   の他の部分の不純物濃度を前記低濃度よりも高濃度に設
   定したことを特徴とする半導体記憶装置。
2. （２）前記他の部分は、前記フローティングゲートの表
   面に形成される酸化膜に接する部分である請求項１記載
   の半導体記憶装置。
3. （３）半導体基板上のトンネル領域に第１の絶縁膜を形
   成する工程と、 前記第１の絶縁膜に接するように該第１の絶縁膜より厚
   い膜厚の第２の絶縁膜を形成する工程と、前記第１の絶
   縁膜に接する部分には低濃度に不純物を有し、他の部分
   には該第１の絶縁膜に接する部分の濃度よりも高濃度に
   不純物を有するフローティングゲートを形成する工程と
   、 前記フローティングゲート上に第３の絶縁膜を介してコ
   ントロールゲートを形成する工程とを備えることを特徴
   とする半導体記憶装置の製造方法。
4. （４）前記フローティングゲートを形成する工程は、前
   記第１の絶縁膜に接するように低濃度に不純物を有する
   第１の導電膜を形成すると共に、該第１の導電膜を所定
   のパターンにエッチングして前記第１の絶縁膜に接する
   部分とする工程、および該第１の導電膜に接するように
   前記第１の導電膜の濃度よりも高濃度に不純物を有する
   第２の導電膜を形成して、前記他の部分とする工程とを
   備える請求項３記載の半導体記憶装置の製造方法。
5. （５）前記第１の絶縁膜を形成する工程は、前記半導体
   基板を酸化して酸化膜を形成する工程、および該酸化膜
   を窒化して窒化酸化膜を形成する工程とを備える請求項
   ３又は４に記載の半導体記憶装置の製造方法。