JP3029267B2

JP3029267B2 - 半導体装置の製造方法

Info

Publication number: JP3029267B2
Application number: JP1-320654A
Authority: JP
Inventors: 祥隆綱島; 顕司都鳥; 紀久夫山部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-05-02
Filing date: 1989-12-12
Publication date: 2000-04-04
Anticipated expiration: 2015-04-04

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、不純物の導入方法を改良した半導体装置の
製造方法に関する。

（従来の技術）近年、半導体集積回路においては、素子の微細化が進
み、高密度化の一途を辿っている。しかしながら、素子
寸法の微小化も限界に近付きつつあり、単に素子寸法を
微細化するだけでは、さらに高密度化された集積回路の
性能および信頼性を向上するのは困難となってきてい
る。そこで、半導体基板表面に溝を掘ったり、半導体
層、絶縁層、金属層等を積層し立体的な構造の素子を形
成する方法がとられている。

例えば、ダイナミックRAM（DRAM）の構成要素であるM
OSキャパシタにおいては、シリコン基板表面に溝を掘
り、この構内にキャパシタを形成することにより、占有
面積を増大させることなく実質的に容量の増大をはかる
という方法が検討されている。しかし、キャパシタの経
時破壊に対する信頼性を向上させるため、上部電極の電
位を0V,5Vとすることによってメモリ内容を区別する必
要があり、シリコン基板表面に基板と反対導電型の10×
10¹⁸cm^-3以上の濃度を有する不純物拡散層を形成すると
いう方法がとられている。

ところで、DRAMの場合、多数個のセルが配列されてい
るため、高密度化に際し、溝間の距離が短くなるに従
い、構内に形成したキャパシタの不純物拡散層間の分離
耐圧が低下するという問題がある。

この問題を解決するため、例えばｐ型基板上の溝表面
にｎ型の不純物拡散層を形成する場合、この溝表面の不
純物拡散層の下に、基板濃度よりやや濃度の高いｐ型の
不純物拡散層を形成し、二重拡散層すなわちいわゆるHi
C構造にするという方法がとられている。このHiC構造
は、容量が小さくなった場合のソフトエラー耐性が強い
ということもわかっている。

しかしながら、溝の表面に二重の拡散層を精度よく形
成するのは極めて困難であり、ドーピング技術として、
一般的なイオン注入法では、溝の底部と側壁部の濃度の
均一性を確保するのが難しく、また、ドープトガラスと
呼ばれる不純物を含有する酸化シリコン膜からの拡散に
おいては、底部と側壁部との濃度の均一性を確保するの
は容易であるが、拡散する不純物毎に成膜、拡散剥離工
程を繰りかえさねばならず、工程数が大幅に増大してし
まうという問題があった。

また、複数の不純物を含むドープトガラスを形成して
おき、このドープトガラスから不純物拡散を行う技術で
はプロセスの簡略化が期待できるが、現在の技術レベル
では、同時に複数の不純物を制御性良く所望のプロファ
イルに拡散することは極めて困難であり、未だ実用化に
は至っていない。

さらには、上述したような複数の不純物を含むドープ
トガラスを用いた場合のみならず、ドープトガラスから
の不純物拡散技術は、現実的には制御性のない方法と見
なされている。

このため、溝表面に二重拡散層を有する半導体装置を
形成するのは不可能であるとされている。

（発明が解決しようとする課題）このように、溝表面に二重の拡散層を制御性良く形成
するのは実用上不可能であった。

また、DRAMの例に限らず、複数の不純物を含む酸化シ
リコンからの不純物拡散技術は、現在まで、制御性のな
い方法であるとされていた。

本発明は、前記実情に鑑みてなされたもので、不純物
を含む酸化シリコン層から半導体層への不純物の拡散に
際し、容易に制御性よく、拡散層を形成する方法を提供
することを目的とする。

［発明の構成］（課題を解決するための手段）そこで本発明では、不純物を含む酸化シリコン層から
半導体層への不純物の拡散に際し、拡散雰囲気を制御す
ることにより、特定の不純物を酸化あるいは還元するよ
うにし、酸化シリコン層中での不純物の拡散係数を制御
するようにしている。

（作用）ところで、拡散源と呼ばれるドープトガラスは、通常
CVD法あるいは回転塗布（いわゆるSOG）法等により形成
するが、含まれる不純物は形成方法や形成条件により、
さまざまな化学的状態となっていると考えられる。この
ようなドーパント不純物の化学的状態は、ガラス中での
そのドーパントの拡散挙動に大きく影響を与えることに
なる。

例えばドーパント不純物として、ヒ素を用い、ヒ素の
ドープトガラス中での拡散挙動を調べてみた。この結
果、ヒ素が酸化シリコンネットワーク中の酸素原子と結
合した酸化状態ではドープトガラス中での拡散が非常に
速く、逆に還元された状態では、ドープトガラス中での
拡散が非常に遅くなることがわかった。

この現象は、ヒ素に限らず、他のドーパント不純物の
場合でも同様の現象が見られることが分かった。さら
に、これらの不純物は基板界面に到達してからの基板中
を拡散する速度はその種類によってあまり変わらない事
も判った。

本発明は、この点に着目してなされたもので、熱処理
時の拡散雰囲気を制御することによって、ドープトガラ
ス中でのドーパントを還元するか或は酸化することによ
り、その拡散挙動をコントロールし、所望の濃度及び深
さに正確に制御性して、半導体層中にドーパントを導入
することが可能となる。

また、複数の不純物を含むドープトガラスを用いた場
合、拡散雰囲気を選択することにより、その中の特定の
ドーパント不純物の拡散だけを選択的に促進させ、他の
ドーパント不純物の拡散を抑制することが可能となる。

また、熱処理時の拡散雰囲気を途中で変化させること
により特定のドーパントの拡散をある時間だけ促進さ
せ、その後のある時間は抑制させることあるいはその逆
のプロセスも可能となり、特定の濃度プロファイルを有
する拡散層の形成も可能となる。

（実施例）以下、本発明の実施例について図面を参照しつつ詳細
に説明する。

第１図（ａ）乃至第１図（ｄ）は、本発明に係る実施
例の方法を用いてMOSFETのソース・ドレイン領域として
極めて薄いn⁺，n^-型拡散層を形成する場合の製造工程を
示す工程断面図である。

まず、第１図（ａ）に示すように、比抵抗10Ω・cmの
ｐ型（100）シリコン基板１内に、通常のLOCOS法により
素子分離絶縁膜２を形成し、さらに、熱酸化法により、
膜厚10nmの酸化シリコン層および膜厚300nmの多結晶シ
リコン膜を堆積し、フォトリソ法および反応性イオンエ
ッチング法によってこれらをパターニングし、ゲート絶
縁膜３およびゲート電極４を形成する。

この後、第１図（ｂ）に示すように、窒化シリコン膜
を基板表面全体に成膜し、さらにレジスト膜を塗布し通
常のパターニング工程により、素子分離領域のみにエッ
チングマスクとしてのレジスト膜６を残置した後、反応
性イオンエッチングにより、レジスト膜６に覆われた部
分の窒化シリコン膜5aとゲート電極側壁部分の窒化シリ
コン膜5bを除く他の領域の窒化シリコン膜を除去する。
そしてレジスト膜６を除去し、LPCVD（減圧CVD）法によ
り膜厚100nmのヒ素を６×10²⁰cm^-3添加したドープトガ
ラス８を堆積する。そして、第１図（ｃ）に示すよう
に、ランプを用いた加熱装置を使用し、10％の水素を含
む窒素雰囲気中で1000℃,60分間の熱処理を行った後、
さらに100％窒素雰囲気中で1200℃,2分間の急速加熱処
理（RTA:Rapid Thermal Annealing）を行い、前記ドー
プトガラス８からヒ素をシリコン中に極めて浅く拡散
し、n^-拡散層９およびn⁺拡散層10からなるLDD構造のソ
ース・ドレイン領域を形成する。ここで、やや低温で長
時間還元雰囲気中で熱処理を行うことにより、酸化シリ
コン膜中からのヒ素の拡散を抑制し、低濃度にやや深め
にヒ素を拡散しn^-拡散層９を形成する。そしてこの後、
シリコン中のヒ素の固溶濃度の高い高温の熱処理を利用
することにより、シリコン表面に濃度の高いヒ素拡散層
を形成することにより、ヒ素濃度１×10²⁰cm^-3、ヒ素拡
散深さ0.07μｍの高濃度でかつ浅いn⁺拡散層10と、ヒ素
濃度１×10¹⁸cm^-3、ヒ素拡散深さ0.1μｍの比較的低濃
度で深いn^-拡散層９とを階段状に形成することが可能と
なる。

この後、ヒ素を添加したドープトガラス８を希釈弗酸
によってエッチング除去し、層間絶縁膜11を堆積した
後、配線用のコンタクト孔を形成する。

この後、第１図（ｄ）に示すように、既知の方法によ
ってバリアメタル12および引き出し配線13を形成してMO
Sトランジスタが完成する。

このようにして形成されたn^-拡散層およびn⁺拡散層の
ヒ素の濃度プロファイルを第２図（ａ）に示す。比較の
為に、従来例の方法で窒素雰囲気中で1200℃、２分の高
速加熱処理を行ない、リンおよびヒ素を含む酸化シリコ
ン層からシリコン基板中へ、このリンおよびヒ素を拡散
したときのn^-拡散層（リン）およびn⁺拡散層（ヒ素）中
のリンおよびヒ素の濃度プロファイルを第２図（ｂ）に
示す。

これらの比較から明らかなように、本発明の実施例に
よれば、より浅いn^-拡散層およびn⁺拡散層を形成するこ
とが可能となる。

また、第３図に、ドープトガラス中のヒ素の化学結合
状態をＸ線励起電子分光分析（XPS）で測定した結果を
示す。図中、横軸は結合エネルギーを示す。曲線ａは、
1000℃の窒素雰囲気中で４時間の熱処理を行った場合の
ヒ素の化学結合状態を示し、曲線ｂは、1000℃の10％の
水素を含む窒素雰囲気中で１時間の熱処理を行った場合
のヒ素の化学結合状態を示す。この図からわかるよう
に、曲線ａの場合はヒ素は酸化状態のままであるのに対
し、曲線ｂの場合はヒ素は還元状態になっていることが
わかる。

なお、前記実施例では、シリコン基板内に不純物を導
入する場合について説明したが、シリコン基板に限定さ
れることはなく、基板、薄膜、単結晶、多結晶あるいは
アモルファスシリコンの如何を問わず、また、シリコン
以外の半導体でよいことはいうまでもない。

また、前記実施例では、水素を含む雰囲気中で拡散す
る場合について説明したが、所望の不純物を還元できる
雰囲気であれば水素を含む雰囲気中に限定されるもので
もない。

さらに、前記実施例では、不純物としてヒ素のみを用
いて階段状の濃度プロファイルを持つ拡散層を形成する
ようにしたが、ヒ素以外の不純物にも適用可能であり、
また複数種の不純物を組み合わせて用いるようにしても
よい。

次に、本発明の第２の実施例として、シリコン基板内
にHiC構造のトレンチ型MOSキャパシタを形成する場合に
ついて説明する。

第４図（ａ）乃至第４図（ｄ）は、本発明実施例の方
法を用いてトレンチ型MOSキャパシタを形成する場合の
製造工程を示す工程断面図である。

まず、第４図（ａ）に示すように、比抵抗10Ω・cmの
ｐ型（100）シリコン基板21内に、通常のLOCOS法により
素子分離絶縁膜22を形成し、さらに、CVD法により、溝
形成時のマスクとなる酸化シリコン層23を堆積した後、
フォトリソ法および反応性イオンエッチング法によって
これらをパターニングし、この酸化シリコン層をマスク
として四塩化炭素CC1₄を主成分とするエッチングガスを
用いた反応性イオンエッチングにより溝24を形成する。

この後、第４図（ｂ）に示すように、前記マスク用酸
化シリコン層23を希釈弗酸によってエッチング除去し、
例えば、LPCVD（減圧CVD）法により膜厚100nmのボロン
およびヒ素をそれぞれ２×10²⁰cm^-3、６×10²⁰cm^-3添加
したドープトガラス25を堆積する。そして、通常の熱拡
散炉を使用し、10％の水素を含む窒素雰囲気中で1000
℃,60分間の熱処理を行い、前記ドープトガラス25中の
ヒ素を還元し、その拡散を抑制し、ドープトガラス中に
とどめ、還元されないボロンだけを選択的にドープトガ
ラスからシリコン基板中に拡散させ、P^-領域26を表面に
形成する。

さらに、第４図（ｃ）に示すように、温度を900℃に
すると共に雰囲気を酸素を10％含む窒素に切り替えるこ
とによって前記ドープトガラス25中のヒ素を再び酸化さ
せ拡散し易い状態にして、その後、さらに温度を1000℃
に上げ、窒素雰囲気に切り替えて30分間熱処理すること
によって、ヒ素およびボロンを同時にドープトガラスか
らシリコン基板中に拡散させ、n⁺領域27およびP^-領域26
の二重拡散層を形成する。

さらに、第４図（ｄ）に示すように、ヒ素およびボロ
ン添加のドープトガラス25を希釈弗酸によってエッチン
グ除去したのち、アルゴンガス希釈された50％の乾燥雰
囲気中で900℃に加熱し、キャパシタ絶縁膜としての膜
厚10nmの酸化シリコン膜28を形成し、さらにこの上層に
リン添加の多結晶シリコン層からなるプレート電極29を
形成して、トレンチ型MOSキャパシタが完成する。

このようにしてトレンチ型MOSキャパシタが形成され
るが、10％の水素を含む窒素雰囲気中で1000℃,60分間
の熱処理を行い、前記ドープトガラス25中のヒ素を還元
し、その拡散を抑制し、ドープトガラス中にとどめ、ボ
ロンだけを選択的にドープトガラスからシリコン基板中
に拡散させた（第４図（ｂ））ときのヒ素およびボロン
の濃度プロファイルを第５図（ａ）に示す。また第５図
（ｂ）は、窒素雰囲気に切り替えて30分間熱処理した後
（第４図（ｃ））のドーパント不純物プロファイルを示
す。これらにおいて第５図（ａ）の不純物プロファイル
から、10％の水素を含む窒素雰囲気中でドープトガラス
25中のヒ素が還元されて、その拡散が抑制され、ドープ
トガラス中にとどめ、ボロンだけが選択的にドープトガ
ラスからシリコン基板中に拡散させられていることがわ
かる。また、第５図（ｂ）のドーパント不純物プロファ
イルから、酸素を含む雰囲気中での熱処理によって再び
ヒ素が酸化され、その後の窒素雰囲気中での熱処理によ
り、ボロンと共にシリコン基板21中に拡散されてn⁺領域
27およびP^-領域26の良好な二重拡散層が形成される。

本発明の方法により、単純なプロセスで複雑な形状の
複数のドーパント不純物の拡散層を制御性良く形成する
ことができることがわかる。

なお、この実施例では、不純物を還元する雰囲気、不
純物を酸化する雰囲気、不純物を還元しない雰囲気の順
に切り替えるようにしたが、これらの順序は必要に応じ
て適宜変更可能である。

次に第６図（ａ）〜（ｄ）は本発明の第３の実施例方
法にかかわるトレンチキャパシターの製造工程を示す断
面図である。まず、第６図（ａ）に示す如く、周知の工
程でｐ型単結晶シリコン基板１にトレンチ溝をほる。続
いて第６図（ｂ）に示すごとく、TEOS（テトラエトキシ
シラン）及びTEB（トリエチルボレート）を原料として7
00℃において低圧化学気相成長法（LPCVD）により、そ
の表面上にボロンを含有したシリコングラス（BSG:B濃
度＝６×10^19atoms／cm³）膜8₁を形成する。この際BSG
膜8₁が3nmの厚さになった時点でTEOA（トリエトキシア
ルシン）を原料として砒素も含有せしめ（BAsSG:B濃度
＝６×10^19atoms／cm³）、As濃度＝５×10^20atoms／c
m³）、る事によってこの膜上にBAsSG膜8₂を100nmまで重
ねて堆積する。

次にシリコン基板１内にドーパントを拡散するが、ま
ずシリコン酸化膜中のAsの拡散を抑制しＢを拡散するた
め、900℃で１時間水素添加不活性ガス中でアニールしA
sを還元した後、水素添加不活性ガス中において1000℃
で４時間拡散する。次に、Asを拡散させるため酸化性雰
囲気中にて900℃で１時間酸化した後、窒素中において
再び1000℃で20分間の拡散を行う。これらの拡散工程に
よって、BSG膜8₁の厚さを薄くでき、シリコン基板１内
のAsの表面濃度の低下を防ぐことができる。以上の方法
によりシリコン基板１内にn⁺ドーパント（As）層10、p^-
ドーパント（Ｂ）層26を形成できる。この後BSG膜8₁及
びBAsSG膜8₂を弗酸等で剥離する。（第６図（ｃ））。

その後、周知の方法でONO膜３をトレンチ内表面に形
成し電極４を埋め込み、パターニングすることによっ
て、キャパシタが完成する（第６図（ｄ））。

以上の拡散方法により形成した。キャパシタの不純物
プロファイルを第７図（ｂ）に示す。この図から明らか
な様に、Ｂは500mmの深い所まで拡散しているにも拘わ
らず、Asは80mmの浅い所までしか拡散していないといっ
た理想的なプロファイルを実現している。比較のために
BAsSG膜一層からシリコン基板中にＢ及びAsを同様に拡
散した際の不純物プロファイルを第７図（ａ）に示す。
この図から、一層からの拡散ではＢの拡散深さが足り
ず、またAsは表面から100mmより深く形成されてしまい
結果として、ＢとAsの拡散深さの差が少なくなって理想
的にはならない。

また第７図（ｃ）は、第３の実施例の熱拡散条件を変
えてキャパシタを形成した場合の不純物プロファイルを
示す。第３の実施例と異なる点は、H₂添加雰囲気中での
熱処理時間を４時間から2.5時間（実線で表わした）
に、変えた事にある。先ず、熱処理時間を４時間にした
第７図（ｂ）のＢに対し、2.5時間にした第７図（ｃ）
のＢの深さを比較した結果、このH₂添加雰囲気中での熱
処理時間を短くする事によりＢの拡散のみを浅く制御で
きる事が判った。また、熱処理時間に加えBSG膜を3mmか
ら2mmに条件を変えた場合のプロファイルを第７図
（ｃ）中に破線で重ねて表わした。この図から、BSG膜
を薄くする事によってAsの拡散深さを深く制御できる事
が判った。これは、AsがSi基板までに達する時間が遅く
なったためである。以上の事から、Ｂ及びAsの各不純物
の拡散深さを、Ｂは還元性雰囲気中で行う熱処理時間を
変える事により、またAsはBSG膜の厚みを変える事によ
って夫々独立して制御する事ができる事が判明した。

尚、上記のBAsSG膜とBSG膜の組み合わせをAsSG膜とBS
G膜の組み合わせに変えてもよい。また、本実施例で
は、ＢとAsの場合であるが、その他のドーパント例えば
Ｐ、Sb等でもよい。また、本実施例では二種類のドーパ
ントを導入する例を示したが、三種類以上のドーパント
を含むものでもかまわない。また二層だけでなく、三層
以上の積層膜を使用してもよい。

以上詳述したように本実施例によれば、固相拡散源膜
を多層化することによって複数のシリコン基板へ拡散し
たドーパント拡散層の厚さをそれぞれ一度に制御するこ
とが可能になる。このことにより、半導体装置の高信頼
性化、及び製造過程の簡略化に有効である。

本発明は、上記実施例に限られるものではなく以下の
様にしても良い。

上述した実施例の如く、ドープトガラス中のドーパン
ト不純物を還元或は酸化するために、熱拡散中にも還元
性或は酸化性雰囲気にドープトガラス表面を晒しても良
いが、還元或は酸化した後、この雰囲気を除去してから
このドープトガラス表面を窒素又は不活性ガス中に晒し
た状態で改めて熱拡散工程を行っても構わない。この様
な工程によってもドーパント不純物を還元或は酸化でき
る。

それぞれの雰囲気での熱処理は１回づつであるが、何
回行ってもよい。

上述の実施例では、同一の装置内で雰囲気を変える場
合について説明したが、雰囲気を変える度毎に別の装置
を用いるようにしてもよい。

還元性雰囲気には、H₂に限らず他の水素原子を含む物
質例えばシラン，ジボランや或いはこれらとN₂やAr等の
不活性ガスとの混合ガスでも良い。

酸化性雰囲気には、O₂の他、酸素を含む物質例えばH₂
Oの単体或はこれらとN₂やAr等の不活性ガスとの混合ガ
スでも良い。

基板はSiに限るものではなく、他のIV族半導体例えば
ダイアモンド、Ge或は化合物半導体例えばGaAs,InP等、
さらには、SOSやSOI基板にも適用できる。

［発明の効果］以上説明してきたように、本発明の方法によれば、不
純物を含む酸化シリコン層から半導体層への不純物の拡
散に際し、特定の不純物を酸化あるいは還元する事によ
って、酸化シリコン層中での不純物の拡散係数を制御す
るようにしているため、極めて制御性良く所望の不純物
プロファイルを有する拡散層の形成が可能となる。

【図面の簡単な説明】

第１図（ａ）乃至第１図（ｄ）は本発明実施例のMOSFET
の製造工程を示す図、第２図（ａ）は第１図に示した方
法で形成されたMOSFETの不純物拡散層の不純物プロファ
イルを示す図、第２図（ｂ）は従来例の方法で形成され
たMOSFETの不純物拡散層の不純物プロファイルを示す
図、第３図はドープトガラス中のヒ素の化学結合状態を
Ｘ線励起電子分光分析で測定した結果を示す図、第４図
（ａ）乃至第４図（ｄ）は本発明の第２の実施例のMOS
キャパシタの製造工程を示す図、第５図（ａ）は第４図
（ｂ）に示した工程で形成された拡散層の不純物プロフ
ァイルを示す図、第５図（ｂ）は第４図（ｃ）に示した
工程で形成された拡散層の不純物プロファイルを示す
図、第６図は本発明の第３の実施例を示す図、第７図は
本発明の第３の実施例を説明する図である。１…ｐ型のシリコン基板、２…素子分離絶縁膜、３…ゲ
ート絶縁膜、４…ゲート電極、5a,5b…窒化シリコン
膜、６…レジスト膜、８…ドープトガラス、９…n^-拡散
層、10…n⁺拡散層、11…層間絶縁膜、12…バリアメタ
ル、13…配線層、21…シリコン基板、22…素子分離絶縁
膜、23…酸化シリコン層、24…溝、ドープトガラス、26
…p^-領域、27…n⁺領域、28…酸化シリコン膜、29…プレ
ート電極。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 27/108 29/78 (56)参考文献特開昭56−118331（ＪＰ，Ａ) 特開昭50−117374（ＪＰ，Ａ) 特開昭63−226920（ＪＰ，Ａ) 特開昭49−42431（ＪＰ，Ａ) 特開昭59−28332（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/225 H01L 21/336 H01L 21/822 H01L 27/04 H01L 29/78

Claims

(57)【特許請求の範囲】

【請求項１】不純物を含む酸化シリコン層から半導体層
への不純物の拡散工程を含む半導体装置の製造方法にお
いて、前記拡散工程が、前記酸化シリコン層中の特定の不純物
を酸化する酸化雰囲気下での熱処理工程、前記特定の不
純物を還元する還元雰囲気下での熱処理工程、及び、前
記特定の不純物を酸化還元しない非酸化非還元雰囲気下
での熱処理工程のうち少なくとも２つの工程を個別に行
うことを特徴とする半導体装置の製造方法。
【請求項２】前記拡散工程で用いられる酸化シリコン層
が、複数の不純物を含むことを特徴とする請求項（１）
記載の半導体装置の製造方法。