JPH0558257B2 - - Google Patents
Info
- Publication number
- JPH0558257B2 JPH0558257B2 JP58247135A JP24713583A JPH0558257B2 JP H0558257 B2 JPH0558257 B2 JP H0558257B2 JP 58247135 A JP58247135 A JP 58247135A JP 24713583 A JP24713583 A JP 24713583A JP H0558257 B2 JPH0558257 B2 JP H0558257B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- boron
- semiconductor substrate
- gate electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052796 boron Inorganic materials 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- -1 composed of aluminum Chemical compound 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-BJUDXGSMSA-N Boron-10 Chemical compound [10B] ZOXJGFHDIHLPTG-BJUDXGSMSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はｎ形半導体基板にｐ形のソース、ドレ
イン領域を有する絶縁ゲート型電界効果トランジ
スタ（以下MISFETと記す）の製造方法に関す
る。
イン領域を有する絶縁ゲート型電界効果トランジ
スタ（以下MISFETと記す）の製造方法に関す
る。
この種の技術としては、従来第１図ａ乃至ｄに
示すような製造方法によるのが一般的であつた。
すなわち、第１図ａは、素子形成領域を除くシリ
コン基板１表面を選択的に厚いフイールド酸化膜
２で被つた後ゲート酸化膜３および多結晶シリコ
ンゲート電極４からなるゲート電極部を形成する
工程、第１図ｂは、フイールド酸化膜２とゲート
電極部とをマスクとして熱拡散法もしくは、イオ
ン注入法により、ソース、ドレイン領域部にほう
素１０を注入する工程、第１図ｃは、化学的気相
成長法（以下CVD法と記す）による層間酸化膜
を堆積するとともに、第１図ｂに示した工程で注
入したほう素を熱的に活性化し、拡散させてソー
ス、ドレイン領域６１，６２を形成する工程、第
１図ｄは、ソース、ドレイン領域上にコンタクト
ホールを開孔した後、アルミニウム、もしくはア
ルミニウムを主成分とする合金により配線７を形
成する工程とプラズマCVD窒化膜から成るパツ
シベーシヨン膜８を堆積する工程とである。上記
の方法で問題となるのは、第１図ｂに示したシリ
コン基板へのほう素の注入工程である。熱拡散法
においては拡散表面濃度は拡散温度でのほう素の
シリコンへの固溶限に達するので、温度のばらつ
きに左右されやすい点や析出や欠陥の発生を伴い
やすいという欠点がある。また、イオン注入法で
は、表面濃度やその均一性を極めて良く制御で
き、浅い接合も可能であるという利点をもつ反
面、注入による損傷を回復しきれず、多数の表面
欠陥が発生するという問題がある。ただ、この損
傷の回復は高温長時間のアニールでかなりの程度
可能であるが、イオン注入法の特徴である浅い接
合が損われてしまうという新たな問題点が起つて
いる。
示すような製造方法によるのが一般的であつた。
すなわち、第１図ａは、素子形成領域を除くシリ
コン基板１表面を選択的に厚いフイールド酸化膜
２で被つた後ゲート酸化膜３および多結晶シリコ
ンゲート電極４からなるゲート電極部を形成する
工程、第１図ｂは、フイールド酸化膜２とゲート
電極部とをマスクとして熱拡散法もしくは、イオ
ン注入法により、ソース、ドレイン領域部にほう
素１０を注入する工程、第１図ｃは、化学的気相
成長法（以下CVD法と記す）による層間酸化膜
を堆積するとともに、第１図ｂに示した工程で注
入したほう素を熱的に活性化し、拡散させてソー
ス、ドレイン領域６１，６２を形成する工程、第
１図ｄは、ソース、ドレイン領域上にコンタクト
ホールを開孔した後、アルミニウム、もしくはア
ルミニウムを主成分とする合金により配線７を形
成する工程とプラズマCVD窒化膜から成るパツ
シベーシヨン膜８を堆積する工程とである。上記
の方法で問題となるのは、第１図ｂに示したシリ
コン基板へのほう素の注入工程である。熱拡散法
においては拡散表面濃度は拡散温度でのほう素の
シリコンへの固溶限に達するので、温度のばらつ
きに左右されやすい点や析出や欠陥の発生を伴い
やすいという欠点がある。また、イオン注入法で
は、表面濃度やその均一性を極めて良く制御で
き、浅い接合も可能であるという利点をもつ反
面、注入による損傷を回復しきれず、多数の表面
欠陥が発生するという問題がある。ただ、この損
傷の回復は高温長時間のアニールでかなりの程度
可能であるが、イオン注入法の特徴である浅い接
合が損われてしまうという新たな問題点が起つて
いる。
従つて、従来のほう素注入技術で形成したソー
ス、ドレイン領域は、その接合を浅く形成する
と、接合を横切る欠陥のためにもれ電流が増大し
たり、欠陥の発生を押えるために注入量を低減す
るとコンタクト抵抗が増加するという欠点があつ
た。
ス、ドレイン領域は、その接合を浅く形成する
と、接合を横切る欠陥のためにもれ電流が増大し
たり、欠陥の発生を押えるために注入量を低減す
るとコンタクト抵抗が増加するという欠点があつ
た。
本発明は、上記の欠点を除去し、極めて高い表
面濃度や浅い接合を有することも可能なソース、
ドレイン領域を、ゲート電極によつて自己整合的
に形成し、しかも接合のもれ電流が少なく、低い
コンタクト抵抗の得られるMISFETの製造方法
を提供することを目的とする。
面濃度や浅い接合を有することも可能なソース、
ドレイン領域を、ゲート電極によつて自己整合的
に形成し、しかも接合のもれ電流が少なく、低い
コンタクト抵抗の得られるMISFETの製造方法
を提供することを目的とする。
本発明はｎ形の半導体基板の主表面の所定の領
域に絶縁膜を介してゲート電極を、他の所定の領
域に絶縁層をそれぞれ形成し、低温で半導体基板
の主表面を水素で希釈したB2H6ガスの低圧で、
放電電圧10W以下でプラズマに曝すことによりほ
う素薄膜を堆積し、この薄膜の拡散源としてゲー
ト電極および絶縁層をマスクとしてほう素拡散領
域よりなる高い表面濃度で浅いソース、ドレイン
領域を高温かつ短時間で形成することにより上記
の目的を達成する。
域に絶縁膜を介してゲート電極を、他の所定の領
域に絶縁層をそれぞれ形成し、低温で半導体基板
の主表面を水素で希釈したB2H6ガスの低圧で、
放電電圧10W以下でプラズマに曝すことによりほ
う素薄膜を堆積し、この薄膜の拡散源としてゲー
ト電極および絶縁層をマスクとしてほう素拡散領
域よりなる高い表面濃度で浅いソース、ドレイン
領域を高温かつ短時間で形成することにより上記
の目的を達成する。
以下、図を引用して本発明の実施例を説明す
る。第２図ａ乃至ｄは本発明の一実施例の工程を
示す断面図であり、ゲート電極として多結晶シリ
コンを用いた例である。第２図ａは、ｎ形シリコ
ン基板１のフイールド部に1μm程度の厚い酸化膜
２を、素子領域には、300Åのゲート酸化膜３を
形成した後、厚さ5000Åの多結晶シリコンから成
るゲート電極４を堆積し、ゲート電極４をマスク
としてゲート酸化膜３をゲート電極４下にのみ残
す工程である。第２図ｂの工程が本発明の適用工
程であり、上記半導体基板１の表面上にほう素イ
オンを含むプラズマを利用してほう素薄膜５を形
成した後、ゲート電極４とフイールド酸化膜２と
をマスクとしてソース、ドレイン領域６１，６２
に浅いほう素注入領域を形成する工程である。具
体的には、上記半導体基板１を300℃の陰極板の
上に配置し、チヤンバー内に水素で100ppmに希
釈したB2H6ガスを導入してガス圧力2Torr、直
流印加電圧500V、放電電力7.6Wでプラズマを発
生させ、ほう素薄膜５を堆積させる。この際注意
しなければならないことは、放電電力を10W以上
に上げるとほう素薄膜が形成されず、プラズマか
ら直接基板内にほう素イオンが注入されてしまう
ことである。堆積時間60分で約500Åのほう素薄
膜５が堆積される。その後900℃、10分の熱処理
を施こすと、深さ0.5μm、表面濃度１×1021cm-3
以上の接合が形成される。ほう素薄膜５はそのま
ま残存させ保護膜として使用する。第２図ｃに示
す工程では、厚さ5000AのCVD酸化膜７をほう
素薄膜５の上に被着させる。第２図ｄは周知の工
程であり、ソース、ドレイン領域６１，６２上に
コンタクトホールを開孔し、金属配線例えば5000
Å厚のアルミニウム・シリコン合金膜配線８を形
成した後、1μm厚のプラズマ窒化膜９でパツシベ
ーシヨンを施こす工程である。
る。第２図ａ乃至ｄは本発明の一実施例の工程を
示す断面図であり、ゲート電極として多結晶シリ
コンを用いた例である。第２図ａは、ｎ形シリコ
ン基板１のフイールド部に1μm程度の厚い酸化膜
２を、素子領域には、300Åのゲート酸化膜３を
形成した後、厚さ5000Åの多結晶シリコンから成
るゲート電極４を堆積し、ゲート電極４をマスク
としてゲート酸化膜３をゲート電極４下にのみ残
す工程である。第２図ｂの工程が本発明の適用工
程であり、上記半導体基板１の表面上にほう素イ
オンを含むプラズマを利用してほう素薄膜５を形
成した後、ゲート電極４とフイールド酸化膜２と
をマスクとしてソース、ドレイン領域６１，６２
に浅いほう素注入領域を形成する工程である。具
体的には、上記半導体基板１を300℃の陰極板の
上に配置し、チヤンバー内に水素で100ppmに希
釈したB2H6ガスを導入してガス圧力2Torr、直
流印加電圧500V、放電電力7.6Wでプラズマを発
生させ、ほう素薄膜５を堆積させる。この際注意
しなければならないことは、放電電力を10W以上
に上げるとほう素薄膜が形成されず、プラズマか
ら直接基板内にほう素イオンが注入されてしまう
ことである。堆積時間60分で約500Åのほう素薄
膜５が堆積される。その後900℃、10分の熱処理
を施こすと、深さ0.5μm、表面濃度１×1021cm-3
以上の接合が形成される。ほう素薄膜５はそのま
ま残存させ保護膜として使用する。第２図ｃに示
す工程では、厚さ5000AのCVD酸化膜７をほう
素薄膜５の上に被着させる。第２図ｄは周知の工
程であり、ソース、ドレイン領域６１，６２上に
コンタクトホールを開孔し、金属配線例えば5000
Å厚のアルミニウム・シリコン合金膜配線８を形
成した後、1μm厚のプラズマ窒化膜９でパツシベ
ーシヨンを施こす工程である。
本発明によれば、接合形成のための不純物導入
を、プラズマ生成ほう素薄膜を拡散源として行う
もので、イオン注入のような表面欠陥が生ぜず、
非常に浅く、しかも極めて高表面濃度で表面欠陥
のない、また均一性のよい拡散接合が形成でき、
接合のもれ電流が少く、低いコンタクト抵抗の得
られる充分な不純物注入量も有するソース、ドレ
イン領域を、ゲート電極により自己整合的に形成
することが可能となつた。しかも拡散源として用
いたほう素薄膜は堅牢で、耐酸性、耐アルカリ性
を示す膜であり、有用な保護膜として使用でき
る。
を、プラズマ生成ほう素薄膜を拡散源として行う
もので、イオン注入のような表面欠陥が生ぜず、
非常に浅く、しかも極めて高表面濃度で表面欠陥
のない、また均一性のよい拡散接合が形成でき、
接合のもれ電流が少く、低いコンタクト抵抗の得
られる充分な不純物注入量も有するソース、ドレ
イン領域を、ゲート電極により自己整合的に形成
することが可能となつた。しかも拡散源として用
いたほう素薄膜は堅牢で、耐酸性、耐アルカリ性
を示す膜であり、有用な保護膜として使用でき
る。
第１図は従来の絶縁ゲート型電界効果トランジ
スタの製造工程を示す断面図、第２図は、本発明
の一実施例の工程を示す断面図である。 １……ｎ形シリコン基板、２……フイールド酸
化膜、３……ゲート酸化膜、４……多結晶シリコ
ンゲート電極、５……ほう素膜、６１，６２……
ソース、ドレイン領域。
スタの製造工程を示す断面図、第２図は、本発明
の一実施例の工程を示す断面図である。 １……ｎ形シリコン基板、２……フイールド酸
化膜、３……ゲート酸化膜、４……多結晶シリコ
ンゲート電極、５……ほう素膜、６１，６２……
ソース、ドレイン領域。
Claims (1)
- １ ｎ形の半導体基板の主表面の所定の領域に絶
縁膜を介してゲート電極を、他の所定の領域に絶
縁層をそれぞれ形成する工程と、低温で前記半導
体基板の前記主表面を水素で希釈したB2H6ガス
の低圧で、放電電圧10W以下でプラズマに曝すこ
とによりほう素薄膜を堆積する工程と、該薄膜を
拡散源とし前記ゲート電極および絶縁層をマスク
としてほう素拡散領域よりなる高い表面濃度で浅
いソース、ドレイン領域を高温かつ短時間で形成
する工程とを含むことを特徴とする絶縁ゲート電
界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24713583A JPS60138974A (ja) | 1983-12-27 | 1983-12-27 | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24713583A JPS60138974A (ja) | 1983-12-27 | 1983-12-27 | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60138974A JPS60138974A (ja) | 1985-07-23 |
| JPH0558257B2 true JPH0558257B2 (ja) | 1993-08-26 |
Family
ID=17158950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24713583A Granted JPS60138974A (ja) | 1983-12-27 | 1983-12-27 | 絶縁ゲ−ト型電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60138974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082247A (ja) * | 2009-10-05 | 2011-04-21 | Tokyo Ohka Kogyo Co Ltd | 拡散剤組成物、不純物拡散層の形成方法、および太陽電池 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6358823A (ja) * | 1986-08-29 | 1988-03-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07120635B2 (ja) * | 1986-12-26 | 1995-12-20 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH06105694B2 (ja) * | 1987-08-13 | 1994-12-21 | 富士電機株式会社 | ボロンの固相拡散方法 |
| JPH0644559B2 (ja) * | 1987-09-04 | 1994-06-08 | 株式会社東芝 | 半導体集積回路の製造方法 |
| US5183777A (en) * | 1987-12-30 | 1993-02-02 | Fujitsu Limited | Method of forming shallow junctions |
| JPH02132823A (ja) * | 1987-12-30 | 1990-05-22 | Fujitsu Ltd | 浅い接合を形成する方法及びその浅い接合を有する半導体装置 |
| JP4375387B2 (ja) | 2006-11-10 | 2009-12-02 | トヨタ自動車株式会社 | 内燃機関 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137481A (ja) * | 1974-04-18 | 1975-10-31 | ||
| JPS5642336A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Manufacturing method of semiconductor device |
-
1983
- 1983-12-27 JP JP24713583A patent/JPS60138974A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50137481A (ja) * | 1974-04-18 | 1975-10-31 | ||
| JPS5642336A (en) * | 1979-09-14 | 1981-04-20 | Fujitsu Ltd | Manufacturing method of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082247A (ja) * | 2009-10-05 | 2011-04-21 | Tokyo Ohka Kogyo Co Ltd | 拡散剤組成物、不純物拡散層の形成方法、および太陽電池 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60138974A (ja) | 1985-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139467B1 (en) | Method of manufacturing an insulated-gate field-effect transistor | |
| JPS6312168A (ja) | Ｌｄｄｍｉｓ型電界効果トランジスタ | |
| JP2509518B2 (ja) | チタニウムシリサイドコンタクト製造方法 | |
| US4349395A (en) | Method for producing MOS semiconductor device | |
| JPH0558257B2 (ja) | ||
| US4948744A (en) | Process of fabricating a MISFET | |
| JPS6133253B2 (ja) | ||
| JPH0748562B2 (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JPS6041876B2 (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH03209834A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS5933255B2 (ja) | 半導体装置の製造方法 | |
| JPH0127589B2 (ja) | ||
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPS60138973A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0227769A (ja) | 半導体装置 | |
| JP2528660B2 (ja) | 化合物半導体導電層の形成方法 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| JPH0712085B2 (ja) | 絶縁ゲート型電界効果半導体装置の作製方法 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPS63244884A (ja) | 半導体装置およびその製造方法 | |
| JPH0283928A (ja) | 半導体装置の製造方法 | |
| JP2707436B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS63307778A (ja) | 半導体装置の製造方法 | |
| JPH04354328A (ja) | 半導体装置の製造方法 |