JP3069866B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3069866B2 JP3069866B2 JP3010092A JP1009291A JP3069866B2 JP 3069866 B2 JP3069866 B2 JP 3069866B2 JP 3010092 A JP3010092 A JP 3010092A JP 1009291 A JP1009291 A JP 1009291A JP 3069866 B2 JP3069866 B2 JP 3069866B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- concentration
- impurity
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものである。
関するものである。
【０００２】
【従来の技術】図３、図４の工程順断面図により従来技
術を説明する。図３（ａ）において、２０１はＮ型半導
体シリコン基板又はＮ型不純物より成るＮウエル、２０
２は高濃度のＰ型不純物から成る高濃度Ｐ型不純物層、
２０３は化学的気相成長法（以下、ＣＶＤ法と略す。）
により形成されたＳｉＯ2 層を示す。２０４は、後に高
濃度Ｐ型不純物層とアルミのコンタクト部になるコンタ
クト穴である。ＳｉＯ2 層２０３を光露光及びエッチン
グにより、このコンタクト穴は形成される。２０５は厚
み数百オングストロームの多結晶シリコンである。この
多結晶シリコン２０５は、この後堆積されるタングステ
ンシリサイド（以後、ＷＳｉｘと略す。）の密着性を良
くするためのものである。
術を説明する。図３（ａ）において、２０１はＮ型半導
体シリコン基板又はＮ型不純物より成るＮウエル、２０
２は高濃度のＰ型不純物から成る高濃度Ｐ型不純物層、
２０３は化学的気相成長法（以下、ＣＶＤ法と略す。）
により形成されたＳｉＯ2 層を示す。２０４は、後に高
濃度Ｐ型不純物層とアルミのコンタクト部になるコンタ
クト穴である。ＳｉＯ2 層２０３を光露光及びエッチン
グにより、このコンタクト穴は形成される。２０５は厚
み数百オングストロームの多結晶シリコンである。この
多結晶シリコン２０５は、この後堆積されるタングステ
ンシリサイド（以後、ＷＳｉｘと略す。）の密着性を良
くするためのものである。
【０００３】次に図３（ｂ）に示す様に、コンタクト部
２０４へ高濃度のＰ型不純物（ボロン又はＢＦ2 ）を補
給するために、ボロンイオン（以後、Ｂ+ と略す。）又
はＢＦ2 イオン（以後、ＢＦ2 + と略す。）をイオン注
入する。２０６は光露光技術によって形成したレジスト
を示す。コンタクト穴部２０４の上部は、レジストは被
っていない。２０７はＢ+ 又はＢＦ2 + のイオン注入を
表している。このイオン注入は、後に堆積されるシリサ
イド中へ、あらかじめ形成されていた高濃度Ｐ型不純物
層中のボロンが熱工程により上方拡散し、コンタクト部
２０４のコンタクト抵抗を高くすることを防ぐために行
われる。金属シリサイド中の不純物拡散は非常に早く、
あらかじめシリコン半導体中に形成された高濃度Ｐ型不
純物２０２は、熱工程により大量に金属シリサイド中へ
拡散してしまう。イオン注入後、レジスト２０６は除去
される。
２０４へ高濃度のＰ型不純物（ボロン又はＢＦ2 ）を補
給するために、ボロンイオン（以後、Ｂ+ と略す。）又
はＢＦ2 イオン（以後、ＢＦ2 + と略す。）をイオン注
入する。２０６は光露光技術によって形成したレジスト
を示す。コンタクト穴部２０４の上部は、レジストは被
っていない。２０７はＢ+ 又はＢＦ2 + のイオン注入を
表している。このイオン注入は、後に堆積されるシリサ
イド中へ、あらかじめ形成されていた高濃度Ｐ型不純物
層中のボロンが熱工程により上方拡散し、コンタクト部
２０４のコンタクト抵抗を高くすることを防ぐために行
われる。金属シリサイド中の不純物拡散は非常に早く、
あらかじめシリコン半導体中に形成された高濃度Ｐ型不
純物２０２は、熱工程により大量に金属シリサイド中へ
拡散してしまう。イオン注入後、レジスト２０６は除去
される。
【０００４】次に図３（ｃ）に示す様に、厚さ数千オン
グストロームのＷＳｉｘが堆積される。この後、図４
（ａ）に示す様に、厚み１０００オングストローム程度
のＳｉＯ2 層２０９、厚み５０００〜７０００オングス
トロームのＢＰＳＧ層２１０、厚み３０００〜４０００
オングストロームのＰＳＧ層が次々に堆積される。ボロ
ンとリンが多量に含まれるＢＰＳＧ層２１０の堆積後及
びリンが多量に含まれるＰＳＧ層２１１の堆積後、それ
ぞれにおいて膜の緻密化のために８００〜１０００℃程
度の熱工程が加えられる。特に、ＢＰＳＧ層は水分を吸
いやすいために、ＢＰＳＧ層の堆積後速やかに熱工程を
加えなければならない。このため、ＢＰＳＧ層堆積後の
熱工程を省略し、ＢＰＳＧ層２１０とＰＳＧ層２１１の
緻密化のための熱工程をＰＳＧ層２１１の堆積後１回だ
けで行うことは、ＢＰＳＧ膜が水分を吸収し、膜質が劣
化することから採用できない。
グストロームのＷＳｉｘが堆積される。この後、図４
（ａ）に示す様に、厚み１０００オングストローム程度
のＳｉＯ2 層２０９、厚み５０００〜７０００オングス
トロームのＢＰＳＧ層２１０、厚み３０００〜４０００
オングストロームのＰＳＧ層が次々に堆積される。ボロ
ンとリンが多量に含まれるＢＰＳＧ層２１０の堆積後及
びリンが多量に含まれるＰＳＧ層２１１の堆積後、それ
ぞれにおいて膜の緻密化のために８００〜１０００℃程
度の熱工程が加えられる。特に、ＢＰＳＧ層は水分を吸
いやすいために、ＢＰＳＧ層の堆積後速やかに熱工程を
加えなければならない。このため、ＢＰＳＧ層堆積後の
熱工程を省略し、ＢＰＳＧ層２１０とＰＳＧ層２１１の
緻密化のための熱工程をＰＳＧ層２１１の堆積後１回だ
けで行うことは、ＢＰＳＧ膜が水分を吸収し、膜質が劣
化することから採用できない。
【０００５】次に図４（ｂ）に示す様に、後に堆積する
アルミとＷＳｉｘを接続するためのコンタクト穴２１２
を光露光とエッチングにより形成する。コンタクト穴形
成後、コンタクト穴の上部エッジ部２１３を滑らかにす
るため、８００〜９００℃の熱工程を加える。そして最
後に図４（ｃ）に示す様に、最終金属層であるアルミ２
１４を堆積する。
アルミとＷＳｉｘを接続するためのコンタクト穴２１２
を光露光とエッチングにより形成する。コンタクト穴形
成後、コンタクト穴の上部エッジ部２１３を滑らかにす
るため、８００〜９００℃の熱工程を加える。そして最
後に図４（ｃ）に示す様に、最終金属層であるアルミ２
１４を堆積する。
【０００６】以上、説明した従来技術では高濃度Ｐ型不
純物層２０２に同種のＰ型不純物を補給するためのイオ
ン注入２０７から最終金属層であるアルミ２１４の堆積
迄に３回もの熱工程が加えられている。この結果、せっ
かくイオン注入により補給したＰ型不純物であるボロン
が上方へも拡散し、コンタクト抵抗を決める２０４部の
コンタクト穴での不純物濃度を低下させ、コンタクト抵
抗を非常に高くしてしまう欠点を有していた。
純物層２０２に同種のＰ型不純物を補給するためのイオ
ン注入２０７から最終金属層であるアルミ２１４の堆積
迄に３回もの熱工程が加えられている。この結果、せっ
かくイオン注入により補給したＰ型不純物であるボロン
が上方へも拡散し、コンタクト抵抗を決める２０４部の
コンタクト穴での不純物濃度を低下させ、コンタクト抵
抗を非常に高くしてしまう欠点を有していた。
【０００７】
【発明が解決しようとする課題】半導体ＩＣが微細化さ
れればされる程コンタクト穴は小さくなり、それだけで
もコンタクト抵抗は高くなる。又、特にシリコン半導体
中の高濃度不純物層とシリサイドが直接コンタクトを形
成する場合、シリコン半導体中の高濃度不純物は、熱工
程によりシリサイドを通して上方へ多量に拡散し、コン
タクト抵抗を高くする。本発明は、コンタクト穴が小さ
い場合に対しても、又シリコン半導体中の高濃度不純物
層がシリサイドとコンタクト形成されている場合にも、
コンタクト抵抗が高くならない様にすることを目的とし
たものである。
れればされる程コンタクト穴は小さくなり、それだけで
もコンタクト抵抗は高くなる。又、特にシリコン半導体
中の高濃度不純物層とシリサイドが直接コンタクトを形
成する場合、シリコン半導体中の高濃度不純物は、熱工
程によりシリサイドを通して上方へ多量に拡散し、コン
タクト抵抗を高くする。本発明は、コンタクト穴が小さ
い場合に対しても、又シリコン半導体中の高濃度不純物
層がシリサイドとコンタクト形成されている場合にも、
コンタクト抵抗が高くならない様にすることを目的とし
たものである。
【０００８】
【課題を解決するための手段】コンタクト抵抗が高くな
るのを防ぐために、シリコン半導体中の高濃度不純物層
にある不純物と同種の不純物をイオン注入又は化学的気
相成長によりシリコン半導体中の高濃度不純物層中へ補
給する工程を、最終金属層の堆積前でかつコンタクト穴
を形成するための絶縁物のエッチング工程後に行う。
るのを防ぐために、シリコン半導体中の高濃度不純物層
にある不純物と同種の不純物をイオン注入又は化学的気
相成長によりシリコン半導体中の高濃度不純物層中へ補
給する工程を、最終金属層の堆積前でかつコンタクト穴
を形成するための絶縁物のエッチング工程後に行う。
【０００９】
【作用】ＢＰＳＧ膜、ＰＳＧ膜等の絶縁膜の堆積後にそ
れらの膜の緻密化のための熱工程を行うが、それらの熱
工程後に、イオン注入等により不純物を補給するため、
その不純物が受ける熱工程はコンタクトエッチング後の
熱工程のみとなり、高濃度不純物層に補給された不純物
が上方へ拡散する量が少量に抑えられる。このため、コ
ンタクト抵抗が高くなることを防ぐことができる。
れらの膜の緻密化のための熱工程を行うが、それらの熱
工程後に、イオン注入等により不純物を補給するため、
その不純物が受ける熱工程はコンタクトエッチング後の
熱工程のみとなり、高濃度不純物層に補給された不純物
が上方へ拡散する量が少量に抑えられる。このため、コ
ンタクト抵抗が高くなることを防ぐことができる。
【００１０】
【実施例】以下、図面を参照し本発明の詳細を説明す
る。図１（ａ）において、１０１はＮ型半導体シリコン
基板又はＮ型不純物より成るＮウエル、１０２は高濃度
のＰ型不純物から成る高濃度Ｐ型不純物層、１０３はＣ
ＶＤ法により形成されたＳｉＯ2 層を示す。１０４は後
に高濃度Ｐ型不純物層とアルミのコンタクト部になるコ
ンタクト穴である。ＳｉＯ2 層１０３を光露光及びエッ
チングにより、このコンタクト穴は形成される。１０５
は厚み数百オングストロームの多結晶シリコンである。
る。図１（ａ）において、１０１はＮ型半導体シリコン
基板又はＮ型不純物より成るＮウエル、１０２は高濃度
のＰ型不純物から成る高濃度Ｐ型不純物層、１０３はＣ
ＶＤ法により形成されたＳｉＯ2 層を示す。１０４は後
に高濃度Ｐ型不純物層とアルミのコンタクト部になるコ
ンタクト穴である。ＳｉＯ2 層１０３を光露光及びエッ
チングにより、このコンタクト穴は形成される。１０５
は厚み数百オングストロームの多結晶シリコンである。
【００１１】次に図１（ｂ）に示す様に、厚さ数千オン
グストロームのＷＳｉｘ１０６が堆積される。この後、
厚み１０００オングストローム程度のＳｉＯ2 層１０
７、厚み５０００〜７０００オングストロームのＢＰＳ
Ｇ層１０８がＣＶＤ法により次々に堆積される。ＢＰＳ
Ｇ層堆積後８００〜１０００℃の熱工程を加え、ＳｉＯ
2 層とＢＰＳＧ層の緻密化を行う。
グストロームのＷＳｉｘ１０６が堆積される。この後、
厚み１０００オングストローム程度のＳｉＯ2 層１０
７、厚み５０００〜７０００オングストロームのＢＰＳ
Ｇ層１０８がＣＶＤ法により次々に堆積される。ＢＰＳ
Ｇ層堆積後８００〜１０００℃の熱工程を加え、ＳｉＯ
2 層とＢＰＳＧ層の緻密化を行う。
【００１２】次に図１（ｃ）に示す様に、厚み３０００
〜４０００オングストロームのＰＳＧ層が堆積される。
レジスト１１０をつけ、露光及び現像を行い、高濃度Ｐ
型不純物層１０２の上部のレジストを切る。次に図２
（ａ）に示す様に、高濃度Ｐ型不純物層１０２の上部の
ＰＳＧ層１０９、ＢＰＳＧ層１０８、ＳｉＯ2 層１０７
をエッチングして、コンタクト穴１１１を形成する。こ
のエッチング後レジスト層１１０を消去する。
〜４０００オングストロームのＰＳＧ層が堆積される。
レジスト１１０をつけ、露光及び現像を行い、高濃度Ｐ
型不純物層１０２の上部のレジストを切る。次に図２
（ａ）に示す様に、高濃度Ｐ型不純物層１０２の上部の
ＰＳＧ層１０９、ＢＰＳＧ層１０８、ＳｉＯ2 層１０７
をエッチングして、コンタクト穴１１１を形成する。こ
のエッチング後レジスト層１１０を消去する。
【００１３】次に図２（ｂ）に示す様に、フォトリソグ
ラフィ工程により、既に塗布したレジスト１１２の高濃
度Ｐ型不純物層１０２の上部部分を除去する。その後、
Ｐ型不純物であるＢ+ 又はＢＦ2 + をイオン注入１１３
を行い、高濃度Ｐ型不純物層１０２中に高濃度のボロン
を補給する。この時レジスト１１２は、高濃度Ｎ型不純
物層の上のコンタクト穴部は被覆している。この後レジ
スト１１２を除去し、コンタクト穴のエッジ部１１４を
滑らかにするため、８００〜９００℃のアニールを行
う。
ラフィ工程により、既に塗布したレジスト１１２の高濃
度Ｐ型不純物層１０２の上部部分を除去する。その後、
Ｐ型不純物であるＢ+ 又はＢＦ2 + をイオン注入１１３
を行い、高濃度Ｐ型不純物層１０２中に高濃度のボロン
を補給する。この時レジスト１１２は、高濃度Ｎ型不純
物層の上のコンタクト穴部は被覆している。この後レジ
スト１１２を除去し、コンタクト穴のエッジ部１１４を
滑らかにするため、８００〜９００℃のアニールを行
う。
【００１４】ところで、本発明では図１（ｃ）に示すレ
ジスト１１０を除去後、Ｂ+ 又はＢＦ2 + のイオン注入
１１３を行う前に、コンタクト穴のエッジ部１１４を滑
らかにするためのアニールを行っても良い。次に図２
（ｃ）に示す様に、最終金属層であるアルミ１１５を堆
積する。
ジスト１１０を除去後、Ｂ+ 又はＢＦ2 + のイオン注入
１１３を行う前に、コンタクト穴のエッジ部１１４を滑
らかにするためのアニールを行っても良い。次に図２
（ｃ）に示す様に、最終金属層であるアルミ１１５を堆
積する。
【００１５】
【発明の効果】図１、図２に示した本発明の半導体装置
の製造方法は、あらかじめシリコン半導体中に形成され
ている高濃度Ｐ型不純物層中へのＰ型不純物の補給を、
シリコン半導体中の高濃度Ｐ型不純物層と最終金属膜層
との電気的接続をとるための最終の絶縁膜のエッチング
工程後、かつ最終金属膜の堆積前に行うことを特徴とす
る。このことは、あらかじめシリコン半導体中に形成さ
れている高濃度Ｐ型不純物層中へのＰ型不純物の補給を
絶縁膜の緻密化のための熱工程後に行うことを意味して
いる。
の製造方法は、あらかじめシリコン半導体中に形成され
ている高濃度Ｐ型不純物層中へのＰ型不純物の補給を、
シリコン半導体中の高濃度Ｐ型不純物層と最終金属膜層
との電気的接続をとるための最終の絶縁膜のエッチング
工程後、かつ最終金属膜の堆積前に行うことを特徴とす
る。このことは、あらかじめシリコン半導体中に形成さ
れている高濃度Ｐ型不純物層中へのＰ型不純物の補給を
絶縁膜の緻密化のための熱工程後に行うことを意味して
いる。
【００１６】この結果、図３、図４に示した従来の製造
方法に比べ、イオン注入等で補給したＰ型不純物が金属
シリサイドを介して上方へ拡散してしまう量を少なく抑
えることができる。何故なら、本発明の製造方法ではＰ
型不純物の補給のためのイオン注入後の熱工程が、従来
の製造方法に比べ１回〜２回減少するからである。図２
（ｃ）において、薄い多結晶シリコン膜１０５と金属シ
リサイド１０６の境界１１６におけるＰ型不純物濃度が
コンタクト抵抗の高低を決める。本発明の製造方法にお
いては、この境界１１６におけるＰ型不純物濃度は従来
の製造方法におけるその値よりもかなり高く、低いコン
タクト抵抗が得られる。このため、本発明の半導体装置
の製造方法により作成された半導体ＩＣは、スピードが
速く、信頼性が高い性質を有する。
方法に比べ、イオン注入等で補給したＰ型不純物が金属
シリサイドを介して上方へ拡散してしまう量を少なく抑
えることができる。何故なら、本発明の製造方法ではＰ
型不純物の補給のためのイオン注入後の熱工程が、従来
の製造方法に比べ１回〜２回減少するからである。図２
（ｃ）において、薄い多結晶シリコン膜１０５と金属シ
リサイド１０６の境界１１６におけるＰ型不純物濃度が
コンタクト抵抗の高低を決める。本発明の製造方法にお
いては、この境界１１６におけるＰ型不純物濃度は従来
の製造方法におけるその値よりもかなり高く、低いコン
タクト抵抗が得られる。このため、本発明の半導体装置
の製造方法により作成された半導体ＩＣは、スピードが
速く、信頼性が高い性質を有する。
【００１７】上記の説明においては、最終の金属層と半
導体シリコン中の高濃度Ｐ型不純物層の間の電気的接続
は、それらの間に金属シリサイド層が介している場合に
ついて説明したが、必ずしも金属シリサイド層を介さな
くとも良い。最終金属層と半導体シリコン中の高濃度Ｐ
型不純物層が直接電気的に接続している場合にも、本発
明の効果はそのまま保持できる。
導体シリコン中の高濃度Ｐ型不純物層の間の電気的接続
は、それらの間に金属シリサイド層が介している場合に
ついて説明したが、必ずしも金属シリサイド層を介さな
くとも良い。最終金属層と半導体シリコン中の高濃度Ｐ
型不純物層が直接電気的に接続している場合にも、本発
明の効果はそのまま保持できる。
【００１８】以上詳細に説明した様に、本発明の半導体
装置の製造方法によれば、最終金属層とシリコン半導体
中の高濃度Ｐ型不純物の間のコンタクト抵抗を低く抑え
ることができ、スピードの速いしかも高信頼性を有する
半導体ＩＣを作成できる優れた性質を有する。
装置の製造方法によれば、最終金属層とシリコン半導体
中の高濃度Ｐ型不純物の間のコンタクト抵抗を低く抑え
ることができ、スピードの速いしかも高信頼性を有する
半導体ＩＣを作成できる優れた性質を有する。
【図１】本発明の半導体装置の製造方法を示す工程順断
面図である。
面図である。
【図２】本発明の半導体装置の製造方法を示す工程順断
面図である。
面図である。
【図３】従来の半導体装置の製造方法を示す工程順断面
図である。
図である。
【図４】従来の半導体装置の製造方法を示す工程順断面
図である。
図である。
１０１ Ｎ型シリコン基板又はＮウエル １０２ 高濃度Ｐ型不純物層 １０６ タングステンシリサイド １０７ ＳｉＯ2 １０８ ＢＰＳＧ １０９ ＰＳＧ １１１ コンタクト穴 １１５ アルミ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−229737（ＪＰ，Ａ) 特開 昭62−213277（ＪＰ，Ａ) 特開 昭62−210669（ＪＰ，Ａ) 特開 昭57−126147（ＪＰ，Ａ) 特開 昭57−167676（ＪＰ，Ａ) 特開 平３−104219（ＪＰ，Ａ) 特開 平１−217908（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/768
Claims (2)
- 【請求項１】 表面に局所的に高濃度不純物層を設けた
シリコン半導体基板に、エッチングにより前記高濃度不
純物層と金属層とのコンタクト部になる第１のコンタク
ト穴を形成した酸化膜を設け、 次に前記酸化膜上及び前記コンタクト穴に多結晶シリコ
ン膜を設け、 次に前記多結晶シリコン膜上に金属シリサイド層を設
け、 次に緻密化熱処理を行った多層の酸化膜層を設け、この
多層の酸化膜層に、前記金属シリサイド層表面に達し、
かつ前記コンタクト穴と重なる位置にエッチングにより
第２のコンタクト穴を設け、 次に少なくとも前記第２のコンタクト穴部に、不純物を
イオン注入し、 次に前記多層の酸化膜層及び前記第２のコンタクト穴の
前記多結晶シリコン膜及び金属シリサイド層上に金属膜
を形成 することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記高濃度不純物層の不純物と前記イオ
ン不純物はＰ型不純物である請求項１記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010092A JP3069866B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3010092A JP3069866B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245427A JPH04245427A (ja) | 1992-09-02 |
| JP3069866B2 true JP3069866B2 (ja) | 2000-07-24 |
Family
ID=11740691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3010092A Expired - Lifetime JP3069866B2 (ja) | 1991-01-30 | 1991-01-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3069866B2 (ja) |
-
1991
- 1991-01-30 JP JP3010092A patent/JP3069866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04245427A (ja) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| EP0383610B1 (en) | Manufacturing method of semiconductor device | |
| JPH0969496A (ja) | 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法 | |
| US5077238A (en) | Method of manufacturing a semiconductor device with a planar interlayer insulating film | |
| JP2000082682A (ja) | 半導体―絶縁層の製造方法及びそれを有する素子の製造方法 | |
| JP2001351973A (ja) | 半導体装置の製造方法 | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| US6211046B1 (en) | Method of manufacturing a semiconductor device | |
| US6171950B1 (en) | Method for forming a multilevel interconnection with low contact resistance in a semiconductor device | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JP2828438B2 (ja) | 半導体素子のポリサイド層形成方法 | |
| US7232751B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP3069866B2 (ja) | 半導体装置の製造方法 | |
| JPH08316474A (ja) | 半導体装置の製造方法 | |
| JPH07273326A (ja) | 半導体装置とその製造方法 | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| JPH10163430A (ja) | 半導体装置およびその製造方法 | |
| EP0454055B1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JP3265593B2 (ja) | 半導体装置の製造方法 | |
| KR0165489B1 (ko) | 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0637108A (ja) | 半導体装置の製造方法 | |
| JP2003218224A (ja) | 半導体装置及びその製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |