KR0165489B1 - 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법 - Google Patents

폴리사이드를 이용한 반도체 소자의 층간 접촉 방법 Download PDF

Info

Publication number
KR0165489B1
KR0165489B1 KR1019950045821A KR19950045821A KR0165489B1 KR 0165489 B1 KR0165489 B1 KR 0165489B1 KR 1019950045821 A KR1019950045821 A KR 1019950045821A KR 19950045821 A KR19950045821 A KR 19950045821A KR 0165489 B1 KR0165489 B1 KR 0165489B1
Authority
KR
South Korea
Prior art keywords
layer
silicide
polysilicon
polyside
forming
Prior art date
Application number
KR1019950045821A
Other languages
English (en)
Other versions
KR970030362A (ko
Inventor
김영필
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950045821A priority Critical patent/KR0165489B1/ko
Publication of KR970030362A publication Critical patent/KR970030362A/ko
Application granted granted Critical
Publication of KR0165489B1 publication Critical patent/KR0165489B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

저온 공정인 플라즈마 화학 기상 증착 공정에 의하여 캡핑층을 형성하는 반도체 소자의 층간 접촉 방법에 대해 기재되어 있다. 이는 반도체 기판 전면 상에 제1 절연막을 도포하고, 불순물이 도핑된 제1 폴리실리콘층, 제1 실리사이드층 및 플라즈마 화학 기상 증착 공정에 의해 캡핑층을 순차적으로 형성시킨다. 이후, 실리사이드층 및 캡핑층으로 구성된 적층 구조의 일부 영역을 선택적으로 제거하여 제1 산화막 상부면이 부분적으로 노출되도록 제1폴리사이드 도전층을 형성한후, 그 전면 상에 층간 절연층을 도포하고, 이로써 형성된 층간 절연층과 플라즈마 산화막을 선택적으로 제거함으로써, 제1 실리사이드층의 중앙 상부면이 부분적으로 노출되도록 접촉 개구부를 형성한다. 이어서, 그 전면 상에 걸쳐 순차적으로 적층되게 불순물이 도핑된 제1 폴리실리콘층과 제2 실리사이드층을 형성한 후, 배선 패턴을 형성함으로써 폴리사이드를 이용한 층간 접촉 구조가 완성된다. 이러한 방법에 의한 층간 접촉 구조를 이용하여 배선을 형성하면, 그 접촉저항이 증가하는 것을 방지할 수 있다.

Description

폴리사이드를 이용한 반도체 소자의 층간 접촉 방법
제1도 내지 제4도는 종래 방법에 의한 반도체 소자의 층간 접촉 방법을 순차적으로 설명하기 위하여 도시한 단면도들이다.
제5도 내지 제8도는 본 발명의 일 실시예에 의한 반도체 소자의 층간 접촉 방법을 순차적으로 설명하기 위하여 도시한 단면도들이다.
제9도는 본 발명에 의하여 개선된 반도체 소자의 층간 접촉 저항 및 그 분포를 나타낸 그래프이다.
본 발명은 반도체 소자의 층간 접촉 방법에 있어서, 특히 접촉 저항을 개선시키도록 폴리사이드를 이용한 반도체 소자의 층간 접촉방법에 관한 것이다. 반도체 소자에 있어서, 워드선과 비트선은 일반적으로 불순물이 도핑된 폴리 실리콘을 이용하여 형성하고 있다. 이는 DRAM 같은 고온 공정을 필요로 하는 소자에 있어서는 후속 열처리에도 안정된 막의 특성을 유지할 수 있기 때문이다. 그러나, 반도체 소자가 고집적화 및 고속화되어 감에 따라, 그 배선폭이 감소하여 저항이 증가하게 된다. 따라서, 저저항의 배선 재료가 필요하게 되었다. 이에 부응하기 위하여, 예컨대 고융점 금속을 이용한 폴리사이드를 이용하여 접촉을 형성하고 있다. 폴리사이드 구조는 텅스텐(W), 코발트(Co) 및 티타늄(Ti) 등의 고융점 금속을 이용한 실리사이드를 폴리실리콘 상에 형성시킨 것으로, 이는 폴리실리콘에 비하여 그 접촉 저항이 낮아 전압을 강하시키지 않으면서 전도할 수 있는 길이가 상대적으로 길다. 따라서, 이러한 폴리사이드 구조는 반도체 메모리 소자의 워드선이나 비트선에 널리 이용되고 있다. 전술한 폴리사이드에 대한 많은 연구가 진행되어 왔으며, 특히 B.L.Crowder 와 S.Zirinsky 가 1979년에 IEEE Trans, Electron Devices ED-26,369에 발표한 논문이 그 대표적인 예이다. B.L.Crowder 등의 논문에 의하면, 폴리사이드 구조는 폴리실리콘과 캡핑층(이미 형성된 폴리사이드층을 보호하는 보호막 역할을 한다)간의 계면의 우수한 안정성과, 실리사이드에 의해 낮은 저항을 제공한다는 것을 알 수 있다. 그러나, 폴리사이드 구조에도 문제점이 있다. 즉, 폴리사이드 형성 후 어닐 공정시에, 실리사이드 위에 캡핑층이 형성되는데, 상기의 캡핑층은 그 하부에 위치한 불순물이 도핑된 폴리실리콘에서 실리콘 소오스를 공급받아 형성되므로, 폴리사이드 또는 캡핑층과의 계면 및 이 계면 근처의 폴리사이드에 도핑되어 있는 불순물이 재분포하게 된다. 불순물 재분포 현상에 관한 이론은 H.J.Geipel 등이 1980년에 IEEE Trans, Electron Devices ED-27, 1417에 발표한 논문 및 H.Hayashida 등이 1989년 VLSI에서 발표한 논문[Dopant Redistrobution in Dual Gate W-Polycide CMOS and Its Improvement by RTA]에 상세하게 설명되고 있다. 상기 논문들에 의하면, 예컨대 붕소(B), 비소(As)또는 인(P)이 각각 도핑된 폴리실리콘층들 사이에 실리사이드층이 개재된 적층 구조를 고온에서 어닐링하면, 폴리실리콘층에 도핑된 불순물이 실리사이드층으로 확산되어 상기의 적층 구조의 내부는 새로운 불순물 분포를 갖게됨을 알 수 있다. 특히, 붕소를 도핑 불순물로 이용한 경우에는 그 확산의 정도가 더 크다. 상기 전술한 불순물의 재분포 현상은 폴리실리콘층에서의 불순물 농도를 낮춤으로써, 폴리실리콘층의 전도성을 저하시키며, 폴리실리콘층과 실리사이드층 사이의 접촉 저항을 커지게 한다.
이하, 첨부 도면을 참조하여 종래 반도체 소자의 층간 접촉 방법에 대하여 설명하고 전술한 불순물 재분포 이론들을 토대로 하여 종래의 층간 접촉 방법이 갖는 문제점을 살펴보기로 한다. 첨부 도면 제1도 내지 제4도는 종래의 반도체 소자의 층간 접촉 방법을 순차적으로 설명하기 위하여 도시한 단면도들이다. 반도체 기판(10) 상에, 예컨대 이산화실리콘(SiO2)과 같은 산화물로 된 제1 절연막(15)을 형성한 후, 그 상부에 불순물이 도핑된 제1 폴리실리콘층(20), 제1 실리사이드층(25) 및 캡핑층(29)을 순차적으로 적층시킨다. 이때, 상기 캡핑층(29)은 고온의 저압 화학 기상 증착방식에 의하여 형성된 산화막을 이용함이 일반적이다(제1도). 이어서, 상기의 결과물을 패터닝함으로써, 그 상부에 캡핑층(29)이 덮혀있는 상기 제1 폴리실리콘층 및 제1 실리사이드층으로 된 제1 폴리사이드 도전층(27)을 형성한다(제2도). 상기 제1폴리사이드 도전층(27)이 형성되어 있는 결과물의 전면에, 예컨대 BPSG(Boro-Phosphors Silicate Glass)를 도포하여 층간절연층(30)을 형성한 후, 상기 제1 실리사이드층(25)의 일 표면이 노출되도록 제1 폴리사이드 도전층(27) 상부의 층간 절연층(30)과 캡핑층(29)의 일부를 제거하여 접촉 개구부(35)를 형성한다(제3도).
이어서, 상기 접촉 개구부(35)가 형성된 결과물 전면에 불순물이 도핑된 제2 폴리실리콘층(40) 및 제2 실리사이드층(45)을 순차적으로 적층한 후, 이를 패터닝하여 제2 폴리사이드 도전층을 형성한다(제4도). 전술한 종래의 방법에 의한 반도체 소자의 층간 접촉 방법은 후속되는 고온 열처리 공정에 의하여 불순물 재분포가 발생함으로써 그 접촉 저항이 증가하게 된다. 본 발명은 종래의 폴리사이드로 된 층간 접촉이 갖는 문제점을 해결할 수 있는, 즉 그 접촉 저항이 증가되는 것을 방지할 수 있도록 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법을 제공함에 그 목적이 있다. 본 발명의 상기 목적을 달성하기 위한 폴리사이드를 이용한 반도체소자의 층간 접촉 방법에 있어서, 반도체 기판 상에 불순물이 도핑된 제1 폴리실리콘층 및 제1 실리사이드층을 순차적으로 적층하는 제1 단계; 상기 제1 실리사이드층 전면 상에 저온 증착된 캡핑층을 형성하는 제 2단계; 상기 제1 폴리실리콘층, 제1 실리사이드층 및 저온 증착된 캡핑층을 패터닝함으로써 상기 캡핑층으로 덮혀진 상기 제1 실리사이드층과 제1 폴리실리콘층으로 제1 폴리사이드 도전층을 형성하는 제3 단계;
상기 결과물의 전면 상에 층간 절연층을 형성하는 제4 단계;
상기 층간 절연층과 상기 캡핑층을 선택적으로 제거시킴으로써 상기 제1 실리사이드층을 부분적으로 노출시킨 접촉 개구부를 형성하는 제5단계; 및 상기 접촉 개구부의 내주면 및 상기 층간 절연층의 상부면에 불순물이 도핑된 제2 폴리실리콘층과 제2 실리사이드층을 순차적으로 적층함으로써 상기 제2 실리사이드층과 제2 폴리실리콘층으로 된 제2 폴리사이드 도전층을 형성하는 제6단계를 포함하는 것을 특징으로 하는 반도체 소자의 층간 접촉 방법을 제공한다. 본 발명의 상기 목적은 다음의 여러 가지에 의해서도 바람직하게 달성될 수 있다. 상기 제1 및 제2 실리사이드층은 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 몰리브덴 실리사이드(MoSi2) 및 탄탈실리사이드(TaSi2)중 어느 하나의 물질로 형성될 수 있다. 상기 텅스텐 실리사이드(WSi2)는 텅스텐플로라이드(WF6)와 규화수소(SiH4)로 된 소오스 군 및 텅스텐플로라이드(WF6)와 디클로로-디하이드로 실리콘(SiH2Cl2)로 된 소오스 군 중에서 선택된 하나를 플라즈마 화학 기상 증착 공정의 소오스로 이용하여 형성될 수 있다. 상기 캡핑층은 규화수소(SiH4)를 소오스로 이용한 플라즈마 화학 기상 증착 공정으로 형성될수 있다. 본 발명에 의한 층간 접촉 방법에 의하면, 상기 캡핑층은 상대적으로 저온 공정, 예컨대 플라즈마 화학 기상 증착 공정에 의하여 형성함으로써, 층간 접촉 저항이 감소되며 결과적으로 반도체 소자의 전기적 특성을 개선시킬 수 있다. 이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명하기로 한다. 첨부 도면 제5도 내지 제8도는 본 발명의 일 실시예에 의한 층간 접촉 방법에 대하여 순차적으로 설명하기 위하여 도시한 단면도들이다. 제 5도는 반도체 기판(110)상에 제1 절연막(115), 제1 폴리실리콘층(120), 제1 실리사이드층(125) 및 캡핑층(130)이 형성되어 있는 것을 도시한 단면도로서, 이는 반도체 기판(110)상에, 예컨대 이산화규소 (SiH2)와 같은 산화막을 도포하여 제1 절연막(115)을 형성하는 제1공정, 상기 제1 절연막(115)상에 불순물이 도핑된 제1 폴리실리콘층(120) 및 제1 실리사이드층(125)을 순차적으로 적층하는 제2공정 및 상기 제1 실리사이드층(125)상에 캡핑층(130)을 형성하는 제3공정으로 형성된다. 이때, 상기 제1 폴리실리콘층(120)은 N형 또는 P형의 불순물로 도핑시키는데, POCl3분위기에서 열처리를 통한 불순물 확산 방법이나 이미 도핑이 된 폴리실리콘(In-situ doped poly-Si)을 바로 적층하는 방법을 사용할 수 있다. 상기 제 1실리사이드층(125)은 WF6와 SiH4나 WF6와 SiH2Cl2등을 소오스로 이용하는 저온 공정, 예컨대 플라즈마 화학기상 증상 공정에 의하여 형성하는 것이 바람직하다. 한편, 상기 캡핑층(130) SiH4를 소오스로 이용하여 플라즈마 화학기상 증착 공정에 의하여 형성하는 것이 바람직하다.
종래의 방법인 고온 저압 화학 기상 증착 방식에 의해 형성하는 고온 산화막(HTO)으로 캡핑층(130)을 형성하는 것에 비해 상대적으로 저온 조건에서 진행되는 플라즈마 화학 기상 증착 방식에 의해 캡핑층을 형성하는 것이 후속 공정에서의 열처리에 의해 접촉 저항이 증가하는 것을 억제할 수 있다. 이에 대한 메카니즘은 명확하게 규명되고 있지는 않지만, 실험적인 결과(제9도)를 통해서 전술한 효과가 있음을 알 수 있다. 제6도는 상기의 결과물을 패터닝함으로서 그 상부에 캡핑층(13)이 덮혀진 상기의 제1 폴리실리콘층(120)과 제1 실리사이드층(125)으로 된 제1 폴리사이드 도전층(127)을 형성된 것을 도시한 단면도로서, 이는 사진 감광막(도시되지 아니함)을 캡핑층(제5도의 130)상의 전면에 도포한 후, 이를 선택적으로 사진 현상시키는 제1공정, 상기 사진 현상된 감광막을 패터닝하여 식각 개구부(도시되지 아니함)을 형성하는 제2공정 및 상기 식각 개구부(도시되지 아니함)을 통하여 상기 제1 절연막(115)의 상부가 노출되도록 상기 제1 실리사이드층(125) 및 제1 폴리실리콘층(120)제거하는 제3공정으로 진행된다. 이때, 상기 3층(130, 125 및 120)의 선택적 제거는 동시에 진행하거나, 상기 캡핑층(130)을 먼저 제거한 후 사진 감광막(도시되지 아니함)을 제거하여 노출된 상기 캡핑층(130)을 마스크로하여 상기 제1 실리사이드층(125)과 제1 폴리실리콘층(120)을 순차적으로 진행될 수 있다.
제7도는 상기 제1 실리사이드층(125)의 일부를 노출시키는 접촉 개구부(140)가 형성되어 있는 것을 도시한 단면도로서, 이는 상기의 결과물의 전면에 층간 절연층(135)을 도포하는 제1공정, 상기 층간 절연층(135)의 상부 전면에 사진 감광막(도시되지 아니함)을 도포시키는 제2공정 및 상기 감광막(도시되지 아니함)을 선택적으로 사진 현상한 후 패터닝함으로써 상기 접촉 개구부(140)를 형성하는 제3공정으로 형성된다. 이때, 상기 접촉 개구부(140)는, 예컨대 RIE(Reactive Ion Etch)와 같은 이방성 식각을 행함으로서 형성될 수 있다.
제8도는 상기 제1 폴리사이드 도전층(127)은 상기 접촉 개구부(140)을 통하여 상기 제2 폴리실리콘층 및 제2 실리사이드층으로 이루어진 제2 폴리사이드 도전층(153)과 접촉이 형성된 것을 도시한 단면도로서, 이는 제8도의 결과물의 전면에 불순물이 도핑된 상기 제2 폴리실리콘층(145) 및 제2 실리사이드층(150)을 순차적으로 적층하는 제1공정, 상기 제2 실리사이드층(150)상의 전면에 사진 감광막(도시되지 아니함)을 도포하는 제2공정 및 상기 감광막(도시되지 아니함)을 사진 형상한 후 패터닝함으로서 상기 제2 폴리사이드 도전층(153)을 형성하는 제3공정으로 진행된다. 상기에서 살펴본 바와 같이, 제1 폴리사이드 도전층과 제2 폴리사이드 도전층 간의 접촉 구조를 형성함에 있어서, 폴리사이드 상부에 SiH4를 소오스로 이용한 저온 공정, 예컨대 플라즈마 화학 기상 증착에 의하여 캡핑층을 형성하면 접촉 저항이 증가되는 것을 방지할 수 있으며, 이는 실험 결과(제9도)로부터 명백하게 알 수 있다. 일반적으로 캡핑층은 예컨대 HTO나 BPSG 등과 같은 절연막이 많이 이용되는데, 상기 제9도의 실험 결과에 의하면 HTO보다는 본 발명에 의한 SiH4를 소호스로 형성되는 플라즈마 산화막을 이용하면 접촉 저항이 현저하게 감소됨을 알 수 있다.
제9도는 본 발명에 의한 반도체 소자의 층간 접촉 구조에서의 접촉 저항 특성을 나타낸 그래프로서, 여기에서 조건 A 내지 D는 아래의 [도표1]에 주어져 있다.
상기 제9도의 그래프에 의하면, 폴리사이드 도전층간의 접촉 저항이 종래의 방법에 의한 폴리사이드 도전층 간의 접촉 저항에 비하여 월등하게 낮으면서, 또한 그 신뢰성이 높음을 알 수 있다. 즉, 종래의 방법에서의 접촉 저항이 1,000Ω이상의 값을 가지면서 그 분포가 넓어 소자의 균일성이 낮다(조건 A 및 B). 그러나, 본 발명의 방법에 의해 제조되는 반도에 소자는 그 접촉 저항이 200Ω정도로 저하되고 아울러 높은 균일성을 갖게됨을 알 수 있다. 결과적으로 본 발명에 의하여 반도체 소자의 층간 접촉(조건 C 및 D)을 이루면 소자의 전기적 특성이 향상된다. 따라서, 본 발명에 의한 반도체 소자의 폴리사이드 도전층 간의 접촉 방법에 의하면, 층간 접촉 저항을 저하시켜, 소자의 전기적 특성을 향상시킨다. 본 발명은 상기 실시예에 한정되지 아니하며, 많은 변형이 본 발명이 속한 기술적 사상 내에서, 당 분야에 통상의 지식을 가진 자에 의해 가능함은 명백하다.

Claims (4)

  1. 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법에 있어서, 반도체 기판 상에 불순물이 도핑된 제1 폴리실리콘층 및 제1 실리사이드층을 순차적으로 적층하는 제1단계; 상기 제1 실리사이드층 전면 상에 저온 증착된 캡핑층을 형성하는 제2단계; 상기 제1 폴리실리콘층, 제1 실리사이드층 및 저온 증착된 캡핑층을 패터닝함으로써 상기 캡핑층으로 덮혀진 상기 제1 실리사이드층과 제1 폴리실리콘층으로 된 제1 폴리사이드 도전층을 형성하는 제3단계; 상기 결과물의 전면 상에 층간 절연층을 형성하는 제4단계; 상기 층간 절연층과 상기 캡핑층을 선택적으로 제거시킴으로써 상기 제1 실리사이드층을 부분적으로 노출시킨 접촉 개구부를 형성하는 제5단계; 및 상기 접촉 개구부의 내부면 및 상기 층간 절연층의 상부면에 불순물이 도핑된 제2 폴리실리콘층과 제2 실리사이드층을 순차적으로 적층함으로써 상기 제2 실리사이드층과 제2 폴리실리콘층으로 된 제2 폴리사이드 도전층을 형성하는 제6단계를 포함하는 것을 특징으로 하는 반도체 소자의 층간 접촉 방법.
  2. 제1항에 있어서, 상기 제1 및 제2 실리사이드층을 텅스텐 실리사이드(WSi2), 티타늄 실리사이드(TiSi2), 몰리브덴 실리사이드(MoSi2) 및 탄탈실리사이드(TaSi2)중 어느 하나의 물질로 형성되는 것을 특징으로 하는 반도체 소자의 층간 접촉 방법.
  3. 제2항에 있어서, 상기 텅스텐 실리사이드(WSi2)는 텅스텐플로라이드(WF6)와 규화수소(SiH4)로 된 소오스 군 및 텅스텐플로라이드(WF6)와 디클로로-디하이드로 실리콘(SiH2Cl2)로 된 소오스 군 중에서 선택된 하나를 플라즈마 화학 기상 중착 공정의 소오스로 이용하여 형성되는 것을 특징으로 하는 반도체 소자의 층간 접촉 방법.
  4. 제1항에 있어서, 상기 저온 공정에 의해 형성된 캡핑층은 규화수소(SiH4)를 소오스로 이용한 플라즈마 화학 기상 증착 공정으로 형성되는 것을 특징으로 하는 반도체 소자의 층간 접촉 방법.
KR1019950045821A 1995-11-30 1995-11-30 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법 KR0165489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045821A KR0165489B1 (ko) 1995-11-30 1995-11-30 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045821A KR0165489B1 (ko) 1995-11-30 1995-11-30 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법

Publications (2)

Publication Number Publication Date
KR970030362A KR970030362A (ko) 1997-06-26
KR0165489B1 true KR0165489B1 (ko) 1999-02-01

Family

ID=19437188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045821A KR0165489B1 (ko) 1995-11-30 1995-11-30 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법

Country Status (1)

Country Link
KR (1) KR0165489B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100662967B1 (ko) * 2004-12-15 2006-12-28 동부일렉트로닉스 주식회사 실리사이드를 이용한 반도체 배선 형성방법

Also Published As

Publication number Publication date
KR970030362A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JP3017064B2 (ja) 選択窒化物酸化物エッチングを使用するプラグ・ストラップの製造方法
US6492217B1 (en) Complementary metal gates and a process for implementation
US5874353A (en) Method of forming a self-aligned silicide device
US5173450A (en) Titanium silicide local interconnect process
EP0517368B1 (en) Local interconnect for integrated circuits
EP0704883A2 (en) Refractory metal silicide cap for protecting multi-layer polycide structure
US5073510A (en) Fabrication method of contact window in semiconductor device
US4693925A (en) Integrated circuit structure having intermediate metal silicide layer
US4822754A (en) Fabrication of FETs with source and drain contacts aligned with the gate electrode
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
JP3102405B2 (ja) 半導体装置の製造方法
GB2077993A (en) Low sheet resistivity composite conductor gate MOS device
US6613670B2 (en) Method for forming tungsten bit line and devices including the same
KR0138308B1 (ko) 층간접촉구조 및 그 방법
US5804506A (en) Acceleration of etch selectivity for self-aligned contact
US6383859B2 (en) Method of forming semiconductor device including patterning lower electrode of capacitor and gate electrode of transistor with same resist
KR0161379B1 (ko) 반도체 소자의 다층배선 및 그 제조방법
US5773344A (en) Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing same
KR0165489B1 (ko) 폴리사이드를 이용한 반도체 소자의 층간 접촉 방법
JP3259535B2 (ja) Ｎｍｏｓトランジスタとｐｍｏｓトランジスタとを有する半導体装置の製造方法
US6184113B1 (en) Method of manufacturing a gate electrode in a semiconductor device
JPH0831931A (ja) 半導体装置およびその製造方法
JPH08316474A (ja) 半導体装置の製造方法
KR100291415B1 (ko) 반도체장치의콘택형성방법
JP2000022095A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090914

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee