JPS6125209B2 - - Google Patents

Info

Publication number
JPS6125209B2
JPS6125209B2 JP7470380A JP7470380A JPS6125209B2 JP S6125209 B2 JPS6125209 B2 JP S6125209B2 JP 7470380 A JP7470380 A JP 7470380A JP 7470380 A JP7470380 A JP 7470380A JP S6125209 B2 JPS6125209 B2 JP S6125209B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
silicon oxide
oxide layer
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7470380A
Other languages
English (en)
Other versions
JPS571226A (en
Inventor
Yoshihiro Tsunoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7470380A priority Critical patent/JPS571226A/ja
Publication of JPS571226A publication Critical patent/JPS571226A/ja
Publication of JPS6125209B2 publication Critical patent/JPS6125209B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 本発明は、シリコン単結晶でなり且つ所定の導
電型を有する半導体基板本体を有し、その半導体
基板本体内の所定の領域に、その主面側から、N
型の埋込拡散層が形成され、また、このように埋
込拡散層が形成されている半導体基板本体の主面
上に、所定の導電型を有する半導体層が形成され
ているという構成を具備する、埋込拡散層を有す
る半導体基板の製法の改良に関する。シリコン単
結晶でなり且つ所定の導電型を有する半導体基板
本体を有し、その半導体基板本体内の所定の領域
に、その主面側から、N型の埋込拡散層が形成さ
れ、また、このように埋込拡散層が形成されてい
る半導体基板本体の主面上に、所定の導電極を有
する半導体層が形成されているという構成を具備
する、埋込拡散層を有する半導体基板は、種々の
集積化半導体装置を構成するのに広く利用されて
いる。
このような埋込拡散層を有する半導体基板の製
法として、従来、予め得られた、シリコン単結晶
でなり且つ所定の導電型を有する半導体基板本体
内の所定の領域に、その主面側から、砒素、アン
チモンなどのN型の不純物を、所謂ボツクス法に
よつて拡散させて、半導体基板本体内の所定の領
域に、N型の埋込拡散層を形成する工程と、その
工程後、半導体基板本体の主面上に、エピタキシ
ヤル成長法によつて、所定の、導電型を有する半
導体層を形成する工程とを有して、目的とする埋
込拡散層を有する半導体基板を得るという製法が
提案されている。
しかしながら、このような従来の製法の場合、
半導体基板内の所定の領域に埋込拡散層を形成す
る工程が、所謂ボツクス法による工程であるた
め、その工程に複雑な操作を必要とし、また、危
険を伴うなどの欠点を有していた。
また、従来、上述した埋込拡散層を有する半導
体基板の製法として、予め得られた、シリコン単
結晶でなり且つ所定の導電型を有する半導体基板
本体の主面上の所定の領域に、砒素、アンチモン
などのN型不純物がドープされている酸化物層を
形成する工程と、その工程後、熱処理によつて、
半導体基板本体のN型不純物のドープされている
酸化物層下の領域に、その酸化物層から、それに
ドープされているN型不純物を拡散させて、半導
体基板本体の酸化物層下の領域に、N型の埋込拡
散層を形成する工程と、その工程後、酸化物層を
半導体基板本体上から除去して後、その半導体基
板本体の主面上に、エピタキシヤル成長法によつ
て、所定の導電型を有する半導体層を形成する工
程とを有して、目的とする埋込拡散層を有する半
導体基板を得るという製法も提案されている。
しかしながら、このような従来の製法の場合、
半導体基板本体の主面上の所定の領域に、N型不
純物のドープされている酸化物層を形成する工程
において、その酸化物層を、制御された所期のN
型不純物のドープ量を以つてN型不純物がドープ
されている酸化物層として形成するのに、とく
に、酸化物層が広い範囲に分布している場合、困
難を伴う。
また、半導体基板本体のN型不純物がドープさ
れている酸化物層下の領域に、埋込拡散層を形成
する工程が、熱処理を伴う工程であるため、その
工程において、N型不純物がドープされている酸
化物層に所謂膜荒れを生ぜしめる懼れを有するな
どのため、埋込拡散層を、所期の比抵抗を有し且
つ均質性を有するものとして形成するな困難を伴
うなどの欠点を有していた。
さらに、従来、上述した埋込拡散層を有する半
導体基板の製法として、予め得られた、シリコン
単結晶でなり且つ所定の導電型を有する半導体基
板本体の主面上の所定の領域上に、多結晶シリコ
ン層を形成する工程と、その工程後、砒素、アン
チモンなどのN型不純物イオンの注入処理によつ
て、多結晶シリコン層内に、N型不純物を注入す
る工程と、その工程後、熱処理によつて、半導体
基板本体の多結晶シリコン層下の領域に、多結晶
シリコン層内に注入しているN型不純物を拡散さ
せて、半導体基板本体の多結晶シリコン層下の領
域に、N型の埋込拡散層を形成するとともに、多
結晶シリコン層が酸化されている酸化多結晶シリ
コン層を形成する工程と、その工程後、酸化多結
晶シリコン層を、半導体基板本体上から除去して
後、その半導体基板本体の主面上に、エピタキシ
ヤル成長法によつて、所定の導電型を有する半導
体層を形成する工程とを有して、目的とする埋込
拡散層を有する半導体基板を得る、という製法も
提案されている。
しかしながら、このような従来の製法の場合、
多結晶シリコン層内にN型不純物を注入する工程
が、N型不純物イオンの注入処理による工程であ
るため、多結晶シリコン層を、均一な不純物濃度
を以つてN型不純物が注入されている多結晶シリ
コン層として、容易に得ることができ、従つて、
半導体基板本体の多結晶シリコン層下の領域に形
成される埋込拡散層を、所期の比抵抗を有し且つ
均質性を有するものとして、比較的容易に形成す
ることができる。
しかしながら、酸化多結晶シリコン層を半導体
基板本体上から除去する工程において、その半導
体基板本体の主面に、多量の積層欠陥や、転位が
発生し、このため、半導体基板本体の主面上にエ
ピタキシヤル成長法によつて形成される半導体層
が、転位を伴なつたものとして得られる欠点を有
していた。
また、このため、上述した製法において、酸化
多結晶シリコン層を半導体基板本体上から除去し
て後、半導体基板本体の主面上にエピタキシヤル
成長法によつて半導体層を形成するまでの間にお
いて、酸化多結晶シリコン層の得られる工程での
熱処理時の温度に比し高い温度での熱処理を行
い、上述した積層欠陥や、転位を消滅させる、と
いう提案がなされている。
しかしながら、このようにしても、半導体基板
本体の主面上にエピタキシヤル成長法によつて形
成される半導体層が、転位を伴なつたものとして
得られるとする、その転位の量が、ある程度少く
なるとしても、それには一定の限度を有してい
た。
一方、本発明者は、種々の実験の結果、シリコ
ン単結晶でなる半導体基板本体の主面上に、熱酸
化処理によつて、比較的薄い酸化シリコン層を形
成し、次に、その酸化シリコン層上に、多結晶シ
リコン層を形成し、次に、その多結晶シリコン層
内に、砒素でなるN型不純物を、イオン注入処理
によつて注入し、次に、熱酸化処理によつて、多
結晶シリコン層が酸化されてなる酸化多結晶シリ
コン層を形成し、次に、今述べた酸化多結晶シリ
コン層を形成する場合の熱酸化処理時に比し高い
温度での熱処理を行なつて、半導体基板本体内
に、多結晶シリコン層内に注入している砒素であ
るN型不純物を、酸化シリコン層を通じて、拡散
させて、半導体基板本体内に、N型の不純物拡散
層を形成し、次に、酸化シリコン層及びその上の
酸化多結晶シリコン層を、半導体基板本体上から
除去し、次に、N型の不純物拡散層上に、エピタ
キシヤル成長法によつて、半導体層を形成したと
ころ、多結晶シリコン層内に、N型不純物をイオ
ン注入処理によつて注入する工程において、多結
晶シリコン層内に注入されるN型不純物の濃度
を、比較的容易に均一に得ることができるため、
N型の不純物拡散層を、所期の比抵抗を有し且つ
均質性を有するものとして比較的容易に形成する
ことができること、半導体基板本体上に形成され
た酸化シリコン層上で、N型不純物の注入された
多結晶シリコン層の酸化されてなる酸化多結晶シ
リコン層が形成され、次に、熱処理によつて、半
導体基板本体内に、酸化シリコン層を通じて、N
型不純物が拡散されて、N型の不純物拡散層が形
成され、次に、酸化シリコン層及び酸化多結晶シ
リコン層が、半導体基板本体上から除去されて
後、その半導体基板本体の主面上に、エピタキシ
ヤル成長法によつて、半導体層が形成されるた
め、その半導体層を、欠陥乃至転位の殆んどない
ものとして得ることができることを確認するに至
つた。
以上にもとずき、本発明者は、ここに、本発明
を提案するに至つたもので、以下、第1図を伴な
つて本発明の実施例を詳述することろから明らか
となるであろう。
第1図Aに示すように、シリコン単結晶でなり
且つ例えばボロンでなる不純物が導入されてP型
を呈している半導体基板本体1を、予め用意す
る。この場合、半導体基板本体1は、10Ω・cm以
上の比抵抗を呈し且つ(111)面でなる平らな主
面2を有する。
そして、その半導体基板本体1の主面2上に、
第1図Bに示すように、窓3を有し且つ比較的厚
い厚さを有する酸化シリコン層4を、それ自体は
公知の方法、例えば熱酸化処理法によつて、例え
ば0.7μmの厚さに形成する。
次に、例えば乾いた酸素雰囲気中での、温度を
例えば950℃、時間を例えば40分とする熱酸化処
理によつて、第1図Cに示すように、半導体基板
本体1の主面2上の酸化シリコン層4の窓3に臨
む領域に、例えば300〜350Å程度の比較的薄い酸
化シリコン層5を形成する。
次に、第1図Dに示すように、酸化シリコン層
4及び5上に連結延長している不純物のドープさ
れていない多結晶シリコン層6を、例えばそれ自
体は公知の減圧気相法によつて、例えば3000Åの
厚さに形成する。
次に、第1図Eに示すように、砒素でなる、例
えば100KeVに加速されたN型不純物イオン7
を、例えば5×1015cm-2の密度で注入するという
N型不純物イオンの注入処理によつて、多結晶シ
リコン層6内に、砒素であるN型不純物(図示せ
ず)を注入させる。
次に、例えば湿つた酸素雰位気中での、温度を
例えば1050℃、時間を例えば3時間とする熱酸化
処理によつて、第1図Fに示すように、多結晶シ
リコン層6がその全厚さを通じて酸化されている
酸化多結晶シリコン層8を形成する。この場合、
多結晶シリコン層6内に注入されていた砒素でな
るN型の不純物が、偏析効果によつて、酸化多結
晶シリコン層8の酸化シリコン層5側に集積す
る。
次に、上述した酸化多結晶シリコン層8を形成
する工程における熱酸化処理時の温度に比し高
い、例えば1200℃の温度での熱処理によつて、半
導体基板本体1の酸化シリコン層5下の領域に、
酸化シリコン層5を通じて、酸化多結晶シリコン
層8内に存在する砒素であるN型不純物を拡散さ
せて、第1図Gに示すように、半導体基板本体1
の酸化シリコン層5下の領域に、例えば30Ω/□
のシート抵抗を有するN型乃至N+型の埋込拡散
層9を形成する。
この場合、この場合の熱処理を、酸素雰囲気中
で行なえば酸化多結晶シリコン層8に存在する砒
素でなるN型不純物を、酸化シリコン層5を通じ
て、半導体基板本体1の酸化シリコン層5下の領
域に、ゲツタリング拡散の効果を伴なつて拡散さ
せることができるが、その酸素雰囲気中での熱処
理を長時間行なえば、酸化多結晶シリコン層8及
び酸化シリコン層5が過剰酸化し、さらには半導
体基板本体1の酸化シリコン層5下の表面が過剰
酸化することによつて、半導体基板本体1の酸化
シリコン層5下の表面、従つて、埋込拡散層9の
表面に欠陥を生ぜしめるおそれを有し、また、熱
処理を窒素雰囲気中で行なつても、酸素雰囲気中
での熱処理を行う場合と同様に、N型不純物をゲ
ツタリング効果を伴なつて半導体基板本体1内に
拡散させることができるが、砒素でなるN型不純
物が、一般に酸化シリコン層に拡散する速度が速
いことから、酸化シリコン層4の厚さによつて
は、酸化多結晶シリコン層8に存在する砒素でな
るN型不純物が、酸化シリコン層4を通じて、半
導体基板本体1の酸化シリコン層4下の領域にも
拡散するおそれを有するので、上述した熱処理
を、酸素雰囲気中での、時間録を例えば1時間と
した熱処理と、続く窒素雰囲気中での、時間を例
えば30分とした熱処理とを、同じ上述した温度で
行なうことによつて、前者の熱処理によつて、主
として、砒素でなるN型不純物を半導体基板本体
1内に拡散させ、後者の熱処理によつて、主とし
て、ゲツタリング拡散をさせるのを可とする。
次に、酸化シリコン層4及び5、及び酸化多結
晶シリコン層8を、第1図Hに示すように、例え
ば弗酸によるエッチヤントを用いて、半導体基板
本体1上から全く除去し、そして、その半導体基
板本体1に、新たな主面2′を得る。
次に、半導体基板本体1の主面2′上に、第1
図Iに示すように、それ自体は公知のエピタキシ
ヤル成長法によつて、例えばシリコンでなるN型
の半導体層10を形成する。
以上のようにして、シリコン単結晶でなるP型
の半導体基板本体1を有し、その半導体基板本体
1内の所定の領域に、その主面2′側からN型の
埋込拡散層9が形成され、また、このように埋込
拡散層9が形成されている半導体基板本体1の主
面2′上に、N型の半導体層10が形成されてい
る構成を具備する、目的の埋込拡散層9を有する
半導体基板11を得る。
以上が、本発明による埋込拡散層を有する半導
体基板の製法の実施例である。
このような本発明の製法によれば、冒頭で前述
したところから明らかなように、多結晶シリコン
層6内に、砒素によるN型不純物を、イオン抽入
処理によつて注入する工程(第1図E)におい
て、多結晶シリコン層6に注入されるN型不純物
の濃度を、容易に均一に得ることができるため、
埋込拡散層9を、とくに、その埋込拡散層が広い
範囲に分布している場合でも、所期の比抵抗を有
し且つ均質性を有するものとして、容易に形成す
ることができる。
また、半導体基板本体1上に形成された酸化シ
リコン層5上で、N型不純物の注入された多結晶
シリコン層6の酸化されてなる酸化多結晶シリコ
ン層8が形成され(第1図F)、次に、熱処理に
よつて、半導体基板本体1内に、酸化シリコン層
5を通じて、N型不純物が拡散されて埋込拡散層
9が形成され(第1図G)、次に、酸化シリコン
層4及び5、及び酸化多結晶シリコン層8が、半
導体基板本体1上から除去され(第1図H)て
後、その半導体基板本体1の主面2′に、エピタ
キシヤル成長法によつて、半導体層10が形成さ
れるので、その半導体層10を、欠陥乃至転位の
実質的に存在しないものとして得ることができる
などの特徴を有する。
因みに、上述した本発明の実施例によつて半導
体層10を形成した場合(ただし、埋込拡散層9
を形成する工程(第1図G)における熱処理を、
上述した酸素雰囲気中での熱処理とそれに続く窒
素雰囲気中での熱処理とよりなる熱処理とし
た)、その半導体層10を、実質的に転位の存在
しないものとして得ることができた。これに対
し、酸化シリコン層5を形成せず、従つて、酸化
シリコン層5を介することなしに、直接、酸化多
結晶シリコン層8から、半導体基板本体1に、N
型不純物を拡散させて、埋込拡散層9を形成する
ようにしたことを除いて、上述した本発明の実施
例と同様の方法によつて半導体層10を形成した
ところ、その半導体層10を、102個/cm2以下の
転位を有するものとして得ることができなかつ
た。また、埋込拡散層9を形成する工程における
熱処理を、酸素雰囲気中での熱処理のみとした場
合(ただし、酸化多結晶シリコン層8及び酸化シ
リコン層5が過剰酸化しない範囲での)でも、ま
た、窒素雰囲気中での熱処理のみとした場合(た
だし、砒素でなるN型不純物が酸化シリコン層4
を通じて半導体基板本体1の酸化シリコン層4下
の陽域に拡散しない範囲での)でも、半導体層1
0を、同様に実質的に転位の存在しないものとし
て得ることができた。
なお、上述においては、本発明による埋込拡散
層を有する半導体基板の製法の1つの実施例を示
したに留まり、例えば半導体層10をP型を有す
るものとして、また、ある場合は、半導体基板本
体1をN型を有するものとして得ることもでき、
その他、本発明の精神を脱することなしに、種々
の変型、変更をなし得るであろう。
【図面の簡単な説明】
第1図A〜Iは、本発明による埋込拡散層を有
する半導体基板の製法の実施例を示す順次の工程
における略線的断面図である。 1……半導体基板本体、3……窓、4,5……
酸化シリコン層、6……多結晶シリコン層、7…
…砒素でなるN型不純物イオン、8……酸化多結
晶シリコン層、9……埋込拡散層、10……半導
体層。

Claims (1)

  1. 【特許請求の範囲】 1 シリコン単結晶でなり且つ所定の導電型を有
    する半導体基板本体上に、窓を有し且つ比較的厚
    い厚さを有する第1の酸化シリコン層を形成する
    第1の工程と、 上記第1の工程後、熱酸化処理によつて、上記
    半導体基板本体上の上記窓に臨む領域に、比較的
    薄い第2の酸化シリコン層を形成する第2の工程
    と、 上記第2の工程後、上記第1及び第2の酸化シ
    リコン層上に延長している多結晶シリコン層を形
    成する第3の工程と、 上記第3の工程後、砒素でなるN型不純物イオ
    ンの注入処理によつて、上記多結晶シリコン層内
    に、砒素でなるN型不純物を注入する第4の工程
    と、 上記第4の工程後、熱酸化処理によつて、上記
    多結晶シリコン層が酸化されている酸化多結晶シ
    リコン層を形成する第5の工程と、 上記第5の工程後、上記第5の工程おける熱酸
    化処理時の温度に比し高い温度での熱処理よつ
    て、上記半導体基板本体の上記第2の酸化シリコ
    ン層下の領域に、上記酸化多結晶シリコン層内に
    存在している砒素でなるN型不純物を、上記第2
    の酸化シリコン層を通じて拡散させて、上記半導
    体基板本体の上記第2の酸化シリコン層下の領域
    に、N型の埋込拡散層を形成する第6の工程と、 上記第6の工程後、上記第1及び第2の酸化シ
    リコン層及び上記酸化多結晶シリコン層を、上記
    半導体基板本体上から除去する第7の工程と、 上記第7の工程後、上記半導体基板本体上に、
    エピタキシヤル成長法によつて、所定の導電型を
    有する半導体層を形成する第8の工程とを有する
    ことを特徴とする埋込拡散層を有する半導体基板
    の製法。
JP7470380A 1980-06-03 1980-06-03 Manufacture of semiconductor substrate with buried diffusion layer Granted JPS571226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7470380A JPS571226A (en) 1980-06-03 1980-06-03 Manufacture of semiconductor substrate with buried diffusion layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7470380A JPS571226A (en) 1980-06-03 1980-06-03 Manufacture of semiconductor substrate with buried diffusion layer

Publications (2)

Publication Number Publication Date
JPS571226A JPS571226A (en) 1982-01-06
JPS6125209B2 true JPS6125209B2 (ja) 1986-06-14

Family

ID=13554845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7470380A Granted JPS571226A (en) 1980-06-03 1980-06-03 Manufacture of semiconductor substrate with buried diffusion layer

Country Status (1)

Country Link
JP (1) JPS571226A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184738A (ja) * 1982-03-30 1983-10-28 レイセオン カンパニ− 半導体製造方法
JPS61208829A (ja) * 1985-03-14 1986-09-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6248041A (ja) * 1985-08-28 1987-03-02 Nec Corp 半導体集積回路装置
JPH01100967A (ja) * 1987-10-13 1989-04-19 Nec Corp 半導体装置の製造方法
JPH04237118A (ja) * 1991-01-22 1992-08-25 Canon Inc 半導体装置の製造方法
JP6233033B2 (ja) * 2014-01-14 2017-11-22 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS571226A (en) 1982-01-06

Similar Documents

Publication Publication Date Title
KR100642627B1 (ko) 다결정 실리콘 구조물의 제조 방법
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
US4597159A (en) Method of manufacturing SiO2 -Si interface for floating gate semiconductor device
US4137103A (en) Silicon integrated circuit region containing implanted arsenic and germanium
JPH0640582B2 (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
JPH0469814B2 (ja)
JP3199452B2 (ja) Pnp装置用p埋め込み層の製造方法
US3725145A (en) Method for manufacturing semiconductor devices
JPS6125209B2 (ja)
JPS6351379B2 (ja)
JPS6227727B2 (ja)
JPH0648690B2 (ja) 半導体装置の製造方法
JPH0547987B2 (ja)
JPH01243582A (ja) 半導体装置およびその製造方法
JPS5895868A (ja) 半導体装置の製造方法
JPH0137856B2 (ja)
JPH02278766A (ja) 半導体装置の製造方法
JPH01165156A (ja) 半導体装置
JPS60137072A (ja) 接合型電界効果トランジスタの製造方法
JPS6072271A (ja) 半導体装置の製造方法
JPH046090B2 (ja)
JPS63157470A (ja) 半導体装置の製造方法
JPH0684816A (ja) 半導体装置の製造方法
JPS6152972B2 (ja)
JPH0547702A (ja) 不純物ドープト半導体膜製造方法