JPS63157470A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に係わり、特にバイポ
ーラトランジスタのベース、エミッタの形成及びエミッ
タ電極付けの改良を図った半導体装置の製造方法に関す
る。

（従来の技術） 従来、バイポーラトランジスタのエミッタの電極付けに
は、広く導電型不純物を導入した多結晶シリコン又は多
結晶シリコン上ｌこ金属層又は、金属硅化物層を積層さ
せる方法が採用されている。

その大きな理由は、多結晶シリコンに導入された一導電
型不純物が、熱工程後、下層の異なる導電型不純物導入
シリコン層に拡散し、Ｎ／Ｐ又はＰ”／Ｎ接合が形成さ
れ、エミッタとその電極付けが同時に行なえるためであ
る。多結晶シリコン上に金属又は、金属硅化物層を積層
させる場合は。

エミッタを形成後に引出し配線の低抵抗化のため貼りつ
けが行なわれる。しかしながら、多結晶シリコンをエミ
ッタ上に隣接させて用いる場合、多結晶シリコンの結晶
粒径が導電型不純物の濃度によって変化する。低抵抗化
のために高濃度不純物を導入すると、結晶粒径が大きく
なり粒界密度が減少することにより、少数電荷担体の再
結合が起こりにくくなり、エミッタ飽和電流及びベース
電流が、低下しエミッタ注入効率が増加する。

又過剰に導入された不純物が多結晶シリコンの結晶粒界
に析出すると粒界における電位ポテンシャル障壁高さが
低下し、ベース定流が低下するという現象がある。一方
多結晶シリコン／単結晶シリコン基板界回の自然酸化膜
の存在は現象をより双雑化させ、適当な厚み（数１ＯＡ
）の自然酸化膜の存在は、少数キャリアに対するトンネ
リング障壁となり、ベース電流を低下せしめるが、それ
以上の厚みになると、エミッタ／電極間のコンタクト抵
抗が増加する効果が大きく、エミッタ抵抗が１桁以上増
加し、電流増幅率は低下し、又エミッタとベースの接合
が不均一になる。従って多結晶シリコンをエミッタ電極
とする場合、単結晶Ｓｉとの界面に存在する自然酸化膜
厚及び多結晶シリコンのドーピング状態によって、ベー
ス電流レベルは大きく変化し、従って電流増幅率（コレ
クタ電流／ベース電流）は、それに伴って大きくばらつ
いてしまうという問題が生ずる。一方、Ｐ型ベースを形
成する際、従来のようにＢ又はＢＦ、イオン注入を用い
て、ボロンを導入する方法ではボロンの原子半径が小さ
いため千ヤネリングティルを引き、０□１μｍ以下にベ
ース／コレクタ接合を設定することが困難である。

チャネリングティルを抑制するためには、基板Ｓｉをあ
らかじめＳｌ　　注入などで非晶質化する方法があるが
、ボロン分布より深くまでダメージが形成されると、そ
の後の熱処理でも十分な回復が起こラス、ベース／コレ
クタ接合リークの原因となる。又ボロン分布よりわずか
に浅いダメージ領域を形成すると接合リークの問題を回
避できるがボロンのチャネリングティルのはみだし部分
の深さを制御するのが困難である。

（発明が解決しようとする問題点） このように従来方法では、均一な高電流増幅率を有する
バイポーラトランジスタを形成すること　・が、゛困難
であった。本発明はこのような事情を考慮してなされた
もので、その目的とするところはバイポーラトランジス
タにおいて、薄いベース、浅いエミッタ及びエミッタへ
の低抵抗電極っけを形成する半導体装置の製造方法を提
供することにある。

〔発明の構成〕

（問題点を解決するための手段） 本発明の骨子は、ベースの薄層化のため基板加熱のもの
でベースに相当するシリコン層を不純物尋人を行ないな
がら形成することと、もう１つはエミッタ電極として、
最終的に決まる金属硅化物正規組成よりシリコンを多く
含む金属−シリコン合金に不純物を添加したものを形成
し、熱処理により不純物が混入したシリコンがベース上
に析出させることによってエミッタを形成する方法であ
る。

（作用） 上記の方法であれば、コレクタ／ベースの深さを浅くし
、１ｏｏｏｉ以下の幅のベース領域を形成する事が、極
めて容易に行なえ、かつ薄いベースに適した浅いエミッ
タの形成することができベース幅が狭くなる事ｌこより
、少数電荷担体の再結合頻度が減少するため電流増幅率
が高く、またばらつきの小さいバイポーラトランジスタ
の形成が実現される。

（実施例） 以下本発明の詳細を図示の実施例によって説明する。第
１図（ａ）〜（Ｃ）は本発明の一実施例に係わる半導体
装置の製造工程を示す断面図である。

まず第１図（ａ）に示す如（，８ｉ基板１０の上に５Ｘ
１０　ｃｒｓ　　のｓｂを導入した８層１１を設け１次
いでＡｓを１０口　添加した８層１２を０．８μｍ形成
し、ＬＰＣＶＤ法で０．３　μｍの酸化ｇ１３を形成し
ベース領域形成のための窓あけを行なった後、真空中に
てクヌードセンセルを用いて、ボロンヲ混入させながら
電子ビームを用いて５ｉ１４を３００人堆積する。基板
温度は５００℃であり、堆積開始前の真空度は５×１Ｏ
ＴＯｒｒである。堆積前に基板のＳｉ露出部は真空加熱
クリーニングを行なった。このようにして基板露出部上
にＰ型Ｓｉは工ピタキシャル成長させる。次いで８１図
（ｂ）のようＩｃ　Ｏ，３μｍの酸化膜１５をＬＰＧＶ
Ｄで形成し、エミツタ窓あけを行なった後、ＷＳｔ、と
いう成分比の２０００ＡＷ−８ｉ合金１６を被着する。

Ａｓ　　を１ｏｏＫｅＶで５Ｘ１０ｃｍ　注入しこの後
９００℃３０分の熱処理を行なうと第１図（Ｃ）のよう
に１６００Ａ　（Ｊ）　Ｗ　Ｓ　ｒ　ｚ層１７の下にＡ
ｓ　　ドープのＳｉ層が、３５０Ａ析出したＮ層１８が
形成される。析出Ｎ＋層のＡＳａ度は界面付近で１〜２
Ｘ１０　ｃｍ　　であった。以上の工、ＩＨこよりベー
ス＠３００ＡのＮＰＮバイポーラトランジスタが形成さ
れた。

尚、金属膜はＷ−８＋合金以外にＴｉ−８ｉ、Ｚｒ−８
ｉ、Ｍｏ−８７，Ｔａ−８ｊ、Ｎｂ−８ｉ合金でも同様
な効果が得られる。又、ＮＰＮ以外にＰＮＰ　）ランジ
スタも同様に形成が可能である。

〔発明の効果〕

以上詳述したように本発明によれば、０．１μｍ以下の
幅のベース形成及び薄いベースｌこ見合った極めて浅い
エミッタ及び低抵抗電極配線が実現可能となる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係わる半導体装置の製造
工程を示す断面図である。 １０・・・Ｓｉ基板、１１・・・埋込コレクタＮ　（Ｐ
　）層（高濃度層）、１２・・・埋込コレクタＮ＋（Ｐ
＋）層（低濃度層）、１３．１５・・・酸化膜、１４・
・・ベースＰ（５）層、１６・・・金属−８ｉ合金膜、
１７・・・金属硅化物層、１８・・・エミッタＮ　（Ｐ
　）層（Ｓｉ析出層）。 代理人　弁理士　則　近　憲　佑 同　　　　竹　花　喜久男

Claims (2)

【特許請求の範囲】
1. （１）バイポーラトランジスタのベース及びエミッタを
   形成するに際し、コレクタである１導電型のシリコン上
   に加熱堆積法を用いて所望の厚みの反対導電型のシリコ
   ン層を堆積させることによりベースを形成し、さらに絶
   縁膜を堆積してこの絶縁膜にエミッタ用の窓あけを行な
   った後、１導電形式を与える不純物を混入した金属シリ
   コン合金膜を堆積し、熱処理を行なうことによりエミッ
   タを形成することを特徴とする半導体装置の製造方法。
2. （２）金属−シリコン合金膜の組成が、熱処理後形成さ
   れる金属硅化物正規組成よりシリコン成分を多く含むこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。