JPH0684926A - バイポーラトランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】高電流増幅率でエミッタ拡散深さが浅くプラグ
効果が無いコンプリメンタリーバイポーラのエミッタ形
成のための工程数を低減する。 【構成】エミッタに、１０ｎｍ程度の非常に薄い非晶質
Ｓｉ膜を加熱により結晶化した多結晶Ｓｉ膜９と、不純
物拡散速度の大きな膜、例えば多結晶Ｇｅ膜１０の２層
膜を用いる。 【効果】エミッタ形成のための工程数を従来技術の場合
の約１／１．５に低減できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はバイポーラトランジスタ
に関し、特に半導体集積回路、例えば、超高速動作に好
適なデジタルＩＣ及びアナログＩＣに関する。

【０００２】

【従来の技術】従来技術による、バイポーラトランジス
タのエミッタおよびその製造方法に関しては、１９９１
シンポジウム オン ブイ・エル・エス・アイ テク
ノロジー 第６５頁から第６６頁（１９９１ Ｓｙｍｐ
ｏｓｉｕｍ ｏｎ ＶＬＳＩＴｅｃｈｎｏｌｏｇｙ ｐ
ｐ６５−６６）に述べられている。すなわち本技術にお
けるエミッタは、図４に示すように一層の導電性の多結
晶Ｓｉ膜９及びその下に形成された不純物拡散層５より
なっており、その形成は、ベース層上への非晶質Ｓｉ膜
の堆積と同時に不純物を膜中に添加した後、７００℃〜
８００℃の低温で加熱することにより膜を多結晶化する
とともに不純物を基板に拡散するという方法を用いてい
る。

【０００３】本技術によると不純物が高濃度で均一に分
布した多結晶Ｓｉ膜から低い温度で拡散するため、本方
法よりさらに以前に用いられていた多結晶Ｓｉ膜への不
純物イオン打ち込み法と比較して、エミッタ拡散層を大
幅に浅くすることが可能となっている。また、この多結
晶Ｓｉ膜への不純物イオン打ち込み法では、エミッタ寸
法が小さくなった場合、多結晶Ｓｉ膜がエミッタ孔を埋
めてしまい、エミッタ拡散層が不均一になるエミッタプ
ラグ効果という問題点が生じていたが、本方法ではこれ
をを解決することが可能となっている。

【０００４】さらに、非晶質Ｓｉ膜を加熱することによ
り結晶化した多結晶Ｓｉ膜では、結晶粒の〈１１１〉軸
が基板に対して垂直方向に優先的に配向し、また膜中に
引っ張り応力すなわち結晶粒の〈１１１〉軸に垂直な応
力が発生する。この応力による結晶構造の変化が原因
で、多結晶Ｓｉ膜と基板の界面のバンド構造が図５に示
すように変化して、少数キャリアすなわちベース電流に
対するポテンシャル障壁が生じる。結晶粒の配向性が
〈１１１〉軸以外の場合には、応力によるバンド構造変
化の様子が異なりこのようなポテンシャル障壁は発生し
ない。本技術ではこのポテンシャル障壁の発生によって
電流増幅率が増大しトランジスタの高速化が可能となる
という利点も生じている。

【０００５】

【発明が解決しようとする課題】従来技術は、上述のよ
うにバイポーラトランジスタの寸法微細化及び高速化に
対し大きな利点を持っているが、以下に示す不利な点も
持ち合わせている。

【０００６】すなわち、エミッタの多結晶Ｓｉ膜への不
純物の添加は、膜の堆積時に不純物原子を含んだガスを
成膜原料ガスに混合することによって行なわれているた
め、Ｎ型とＰ型の多結晶Ｓｉエミッタを同時に形成する
ことは不可能である。従って、同一の基板上にＮＰＮ型
とＰＮＰ型の両方のバイポーラトランジスタを形成する
（コンプリメンタリーバイポーラ）場合には、エミッタ
窓開け、多結晶Ｓｉ膜パターニングを含んだエミッタ形
成工程をＮ型とＰ型とで別々にする必要がある。そのた
め、エミッタ形成工程においてイオン打ち込みによって
不純物を添加する方法と比べて約１．５倍の工程数が必
要になるという問題があった。

【０００７】従って、本発明の目的とするところは、多
結晶Ｓｉ膜をエミッタに用いたコンプリメンタリーバイ
ポーラトランジスタにおいて、不純物を添加した非晶質
Ｓｉ膜を加熱し多結晶化する従来方法によってエミッタ
を形成した場合の高電流増幅率、高速動作といった特長
を失うことなしに、そのエミッタ形成工程数を大幅に低
減することが可能なトランジスタ構造および製造方法を
実現することにある。

【０００８】

【課題を解決するための手段】まず、ベース層上に厚さ
１００Å程度の非晶質Ｓｉの薄膜を堆積し、加熱によっ
てその膜を結晶化して、多結晶Ｓｉ膜とする。次にその
上に非晶質Ｇｅ膜もしくは多結晶Ｇｅ膜を堆積する。こ
の膜が非晶質のＳｉＧｅ化合物膜、もしくは多結晶のＳ
ｉＧｅ化合物膜、もしくは多結晶Ｓｉ膜であってもよ
い。

【０００９】次にイオン打ち込みにより、その非晶質Ｇ
ｅもしくは非晶質のＳｉＧｅ化合物もしくは多結晶Ｇｅ
もしくは多結晶のＳｉＧｅ化合物の膜中もしくは多結晶
Ｓｉ膜に不純物原子を添加する。

【００１０】次に、７００℃〜８００℃程度の低温での
加熱によってその不純物原子を下地の多結晶Ｓｉ膜およ
びベース層に拡散させる。

【００１１】

【作用】図２（ａ）、（ｂ）に、ＧｅおよびＳｉ中の不
純物の拡散定数を比較する。これから、同一温度におい
てＧｅ中の方が、ＰおよびＡｓでは５桁〜７桁程度、Ｂ
では３桁程度Ｓｉ中よりも大きくなっていることが理解
できる。

【００１２】従って、Ｓｉ基板上に堆積した非晶質Ｇｅ
膜もしくは多結晶Ｇｅ膜中にイオン打ち込みによりこれ
らの不純物原子を添加して７００℃程度の低温で加熱し
た場合、この拡散定数の違いにより不純物原子をＳｉ基
板中にほとんど拡散させることなしに、多結晶化したＧ
ｅ膜中にほぼ均一に分布するように拡散させることが可
能である。すなわち、この均一に不純物が分布した多結
晶Ｇｅ膜からＳｉ中への不純物の拡散は、従来技術の項
で述べた、堆積時に均一に不純物が添加された膜からの
拡散と同等となる。従って、多結晶Ｓｉ膜への不純物イ
オン打ち込み法と比較して大幅に浅いエミッタ不純物拡
散層をプラグ効果を起こすことなくＳｉ中に形成するこ
とができる。

【００１３】また本発明では多結晶Ｇｅ膜と基板のベー
ス層との間に、非晶質Ｓｉ膜から結晶化させた１００Å
程度の非常に薄い多結晶Ｓｉ膜が挿入されている。この
膜多結晶Ｓｉ膜も従来技術の場合と同じく結晶粒の〈１
１１〉軸が基板に対して垂直方向に優先的に配向しさら
に引っ張り応力を持つため基板との界面に従来技術の場
合と同様なバンド構造の変化が起こっている。従って多
結晶Ｇｅ膜からこの多結晶Ｓｉ膜およびその下のＳｉ基
板に不純物を拡散してエミッタを形成すると、従来技術
の場合と同様に高電流増幅率のトランジスタが形成でき
る。

【００１４】すなわち、本発明では、従来技術の場合と
同様な構造および特性、すなわちエミッタ拡散深さが浅
くプラグ効果が無くかつ高電流増幅率のトランジスタを
形成する場合、従来技術とは異なってエミッタ不純物の
導入をイオン打ち込みによって行うため、ＮＰＮ型トラ
ンジスタとＰＮＰ型トランジスタのエミッタ膜を同時に
形成することが出来、コンプリメンタリーバイポーラの
場合に従来技術の場合と比較して製造工程を大幅に簡略
化することが可能である。

【００１５】Ｇｅ膜の代わりにＳｉＧｅ膜もしくは多結
晶Ｓｉ膜を用いた場合には、結晶Ｓｉとの不純物拡散定
数の差が小さくなるためエミッタ拡散層の深さを浅くす
ることはやや難しくなるが、応力を持った極薄の多結晶
Ｓｉ膜が挿入されているために電流増幅率はＧｅ膜を用
いた場合と同様に高くすることが可能である。

【００１６】また、Ｇｅ膜もしくはＳｉＧｅ膜に不純物
をイオン打ち込みした場合、その膜が非晶質である場合
不純物は７００℃程度の低温での加熱によってほぼ完全
に活性化するが、多結晶である場合には一部しか活性化
しない。従って、Ｇｅ膜またはＳｉＧｅ膜は非晶質で堆
積し、不純物のイオン打ち込み後に加熱により多結晶化
した方が、エミッタ抵抗の低減のためには有利である。

【００１７】

【実施例】図１に本発明の第一の実施例のバイポーラト
ランジスタの断面図を示す。１はＰ型Ｓｉ基板、２はＮ
型不純物埋込層、３は低濃度Ｎ型エピタキシャル層、４
はＰ型不純物拡散層、５はＮ型不純物拡散層、６は素子
分離用のＳｉＯ２膜、７はＰ型の多結晶Ｓｉ膜、８はＳ
ｉＯ₂膜である。９は薄層（〜１００Å）のＮ型多結晶
Ｓｉ膜で結晶粒の〈１１１〉軸が基板に対して垂直方向
に優先的に配向している。１０は多結晶Ｇｅ膜、１１、
１２、１３はそれぞれベース、エミッタ、コレクタとし
ての金属電極である。Ｎ型不純物拡散層５とＮ型多結晶
Ｓｉ膜９と多結晶Ｇｅ１０膜とがエミッタ、Ｐ型不純物
拡散層４がベース、低濃度Ｎ型エピタキシャル層３とＮ
型不純物埋込層２とがコレクタ、Ｐ型多結晶Ｓｉ膜７が
ベース引出し電極としてはたらく。本実施例はＮＰＮ型
バイポーラトランジスタであるが、各部の不純物のタイ
プを逆にしてＰＮＰ型バイポーラトランジスタとするこ
ともできる。また、１０の多結晶Ｇｅ膜の代わりに多結
晶のＳｉＧｅ膜、もしくは多結晶Ｓｉ膜を用いることも
可能である。

【００１８】次に図３によって本実施例の製造方法を説
明する。図３は本実施例の各主要工程ごとの断面図であ
る。但し本図ではコレクタの引出しの部分は省略してあ
る。ベース引出し電極７およびベース層４の形成までの
工程は従来技術と同じ方法によっている（図３
（ａ））。

【００１９】ベース層４の表面を覆う絶縁膜を除去した
後、通常の減圧気相成長（減圧ＣＶＤ）法によって薄層
（１００Å程度）の非晶質Ｓｉ膜を堆積する。更にその
後、窒素雰囲気中で７００℃程度の温度で加熱すること
により非晶質Ｓｉ膜を結晶化し多結晶Ｓｉ膜９とする
（図３（ｂ））。

【００２０】次に同じく減圧ＣＶＤ法によって厚さ１０
００Å程度の非晶質Ｇｅ膜を堆積する。その後、イオン
打ち込みの方法によりＮＰＮ型トランジスタの場合はＡ
ｓもしくはＰを、ＰＮＰ型トランジスタの場合はＢを、
非晶質Ｇｅ膜中に打ち込む。更にその後、窒素雰囲気中
で７００℃程度の温度で加熱することにより、非晶質Ｇ
ｅ膜を結晶化して多結晶Ｇｅ膜１０とすると同時に、不
純物を多結晶Ｓｉ膜９およびベース層領域４に拡散させ
極浅のエミッタ拡散層５を形成する（第３図（ｃ））。

【００２１】次に従来技術の場合と同じ方法により、多
結晶Ｓｉ膜９と多結晶Ｇｅ膜１０の２層膜をパターニン
グし、最後に金属電極１１、１２を形成する（図３
（ｄ））。

【００２２】かかる本実施例によれば、非晶質Ｓｉ膜か
ら結晶化させた薄い多結晶Ｓｉ膜９の〈１１１〉軸方向
配向性と内部応力によって基板との界面に図５に示すよ
うなバンド構造の変化が起こっており、また不純物の拡
散速度の大きな多結晶Ｇｅ膜１０に不純物を導入し低温
加熱によりその下の薄層多結晶Ｓｉ膜９およびＳｉ基板
に拡散してエミッタを形成するため、従来技術の場合と
同様に高電流増幅率でエミッタ拡散深さが浅くプラグ効
果が無いトランジスタが実現できる。特に本実施例で
は、エミッタ不純物の導入をイオン打ち込みによって行
なうため、ＮＰＮ型トランジスタとＰＮＰ型トランジス
タのエミッタ膜を同時に形成することが出来、コンプリ
メンタリーバイポーラの場合に従来技術の場合と比較し
て製造工程を大幅に簡略化することが可能である。ま
た、イオン打ち込みされた不純物はその後の７００℃程
度での加熱によってほぼ完全に活性化するためエミッタ
抵抗は十分低くすることが可能である。

【００２３】

【発明の効果】同一の基板上に高電流増幅率でエミッタ
拡散深さが浅くプラグ効果が無いＮＰＮ型とＰＮＰ型の
両方のバイポーラトランジスタを形成する（コンプリメ
ンタリーバイポーラ）場合に、エミッタ形成のための工
程数を従来技術の場合の約１／１．５に低減できる。

【図面の簡単な説明】

【図１】本発明の第一の実施例のバイポーラトランジス
タの断面図である。

【図２】ＧｅおよびＳｉ中の不純物の拡散定数の温度依
存性を比較した図である。

【図３】本発明の第一の実施例の各主要工程ごとの断面
図である。

【図４】従来技術によるバイポーラトランジスタの断面
図である。

【図５】従来技術によるバイポーラトランジスタのエミ
ッタにおける多結晶Ｓｉ膜と基板の界面のバンド構造図
である。

【符号の説明】

１…Ｐ型Ｓｉ基板、２…Ｎ型不純物埋込層、３…低濃度
Ｎ型エピタキシャル層、４…Ｐ型不純物拡散層、５…Ｎ
型不純物拡散層、６…ＳｉＯ２膜、７…Ｐ型多結晶Ｓｉ
膜、８…ＳｉＯ２膜、９…薄層（〜１００Å）Ｎ型多結
晶Ｓｉ膜、１０…多結晶Ｇｅ膜、１１、１２、１３…金
属電極。

Claims (5)

【特許請求の範囲】
1. 【請求項１】エミッタが多結晶Ｓｉと多結晶Ｇｅの二層
   膜を含むことを特徴としたバイポーラトランジスタ。
2. 【請求項２】エミッタが多結晶Ｓｉと多結晶のＳｉＧｅ
   化合物の二層膜を含むことを特徴としたバイポーラトラ
   ンジスタ。
3. 【請求項３】エミッタが二層の多結晶Ｓｉ膜を含むこと
   を特徴としたバイポーラトランジスタ。
4. 【請求項４】本発明の請求項１から請求項３における、
   エミッタの２層膜のうちの下層の多結晶Ｓｉ膜の結晶粒
   の〈１１１〉軸が、基板に対して垂直方向に優先的に配
   向していることを特徴とするバイポーラトランジスタ。
5. 【請求項５】基板のベース層上に非晶質Ｓｉの薄膜を堆
   積する工程と、 加熱によってその膜を結晶化して多結晶膜とする工程
   と、 その上にさらに非晶質Ｇｅ膜もしくは非晶質のＳｉＧｅ
   化合物膜もしくは多結晶Ｇｅ膜もしくは多結晶のＳｉＧ
   ｅ化合物膜もしくは多結晶Ｓｉ膜を堆積する工程と、 イオン打ち込みによりこれらの膜中に不純物原子を添加
   する工程と、 加熱によってその不純物原子を下地の多結晶Ｓｉ膜およ
   び基板ベース層に拡散させる工程とを含むことを特徴と
   したバイポーラトランジスタの製造方法。