JP3191346B2 - 貼り合わせ基板の製造方法 - Google Patents
貼り合わせ基板の製造方法Info
- Publication number
- JP3191346B2 JP3191346B2 JP27802391A JP27802391A JP3191346B2 JP 3191346 B2 JP3191346 B2 JP 3191346B2 JP 27802391 A JP27802391 A JP 27802391A JP 27802391 A JP27802391 A JP 27802391A JP 3191346 B2 JP3191346 B2 JP 3191346B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- manufacturing
- bonded
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＳＯＩデバイス等の製造
に用いられる半導体基板同士を貼り合わせた貼り合わせ
基板の製造方法に関する。
に用いられる半導体基板同士を貼り合わせた貼り合わせ
基板の製造方法に関する。
【０００２】
【従来の技術】絶縁基体上にシリコン薄膜を形成し、そ
のシリコン薄膜にデバイスを形成するＳＯＩ技術は、素
子の高速化や低消費電力等の利点を有することから広く
研究されている。
のシリコン薄膜にデバイスを形成するＳＯＩ技術は、素
子の高速化や低消費電力等の利点を有することから広く
研究されている。
【０００３】ところで、このＳＯＩ技術の１つとして、
シリコン基板の貼り合わせによるＳＯＩ基板の作製技術
がある。この基板同士の貼り合わせ法では、一対のシリ
コン基板を水素結合力を利用して貼り合わせた後、熱処
理によって貼り合わせ強度の強化がなされ、次いで一方
のシリコン基板の研削や研磨によって薄膜の単結晶シリ
コン層が他方のシリコン基板上に形成される。この貼り
合わせ法では、直接単結晶のシリコン基板を薄膜化する
ために、シリコン薄膜の結晶性に優れることになり、形
成するデバイスの特性は他のレーザー再結晶化法等に比
べて安定し易くなる。
シリコン基板の貼り合わせによるＳＯＩ基板の作製技術
がある。この基板同士の貼り合わせ法では、一対のシリ
コン基板を水素結合力を利用して貼り合わせた後、熱処
理によって貼り合わせ強度の強化がなされ、次いで一方
のシリコン基板の研削や研磨によって薄膜の単結晶シリ
コン層が他方のシリコン基板上に形成される。この貼り
合わせ法では、直接単結晶のシリコン基板を薄膜化する
ために、シリコン薄膜の結晶性に優れることになり、形
成するデバイスの特性は他のレーザー再結晶化法等に比
べて安定し易くなる。
【０００４】
【発明が解決しようとする課題】この基板同士の貼り合
わせの際には、貼り合わせの雰囲気ガスとして、窒素や
酸素、あるいはアルゴン等が使用される。これらのガス
は、熱処理時に貼り合わせ基板が変質しないように保つ
ために流される。
わせの際には、貼り合わせの雰囲気ガスとして、窒素や
酸素、あるいはアルゴン等が使用される。これらのガス
は、熱処理時に貼り合わせ基板が変質しないように保つ
ために流される。
【０００５】ところが、一般に貼り合わせは１０００℃
以上の高温で行われるため、金属汚染が発生した場合で
は、図９に模式的に示すように、シリコン基板９１，９
２中に容易に金属９３が拡散し、その結果、結晶欠陥が
発生する。このような結晶欠陥が生じた場合では、半導
体中の電子や正孔のライフタイムを低下させ、デバイス
を作製した時では、そのデバイスの電気的な特性が劣化
する。
以上の高温で行われるため、金属汚染が発生した場合で
は、図９に模式的に示すように、シリコン基板９１，９
２中に容易に金属９３が拡散し、その結果、結晶欠陥が
発生する。このような結晶欠陥が生じた場合では、半導
体中の電子や正孔のライフタイムを低下させ、デバイス
を作製した時では、そのデバイスの電気的な特性が劣化
する。
【０００６】特に貼り合わせ基板の場合では、一対の基
板同士の貼り合わせ面９４の近傍に歪みが多いため、金
属のゲッタリングシンクとなる。従って、貼り合わせ面
の近くに金属が集中し易くなり、且つ貼り合わせ面近傍
をデバイスの動作領域とする場合が多いため、デバイス
特性を良好に保つことが困難となっていた。
板同士の貼り合わせ面９４の近傍に歪みが多いため、金
属のゲッタリングシンクとなる。従って、貼り合わせ面
の近くに金属が集中し易くなり、且つ貼り合わせ面近傍
をデバイスの動作領域とする場合が多いため、デバイス
特性を良好に保つことが困難となっていた。
【０００７】そこで、本発明は上述の技術的な課題に鑑
み、基板同士の貼り合わせの際の熱処理における金属汚
染を防止するような貼り合わせ基板の製造方法の提供を
目的とする。
み、基板同士の貼り合わせの際の熱処理における金属汚
染を防止するような貼り合わせ基板の製造方法の提供を
目的とする。
【０００８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明の貼り合わせ基板の製造方法は、貼り合わ
せられた複数の半導体基板を直接或いは少なくとも１枚
の薄膜化の後に塩化水素を含む雰囲気中で熱処理するこ
とを特徴とする。
めに、本発明の貼り合わせ基板の製造方法は、貼り合わ
せられた複数の半導体基板を直接或いは少なくとも１枚
の薄膜化の後に塩化水素を含む雰囲気中で熱処理するこ
とを特徴とする。
【０００９】上記塩化水素を含む雰囲気としては、例え
ば窒素や酸素或いはアルゴン等に加えて塩化水素ガスを
含む雰囲気であり、一例として塩化水素の濃度は０．１
〜３％程度で行われる。この熱処理には通常の熱処理炉
が用いれば良い。上記薄膜化のための加工は、研削や研
磨或いはエッチング等の加工が行われる。複数の半導体
基板の貼り合わせ面は、シリコン等の半導体基板同士を
貼り合わせる構造でも良く、シリコン酸化膜やポリシリ
コン膜等を介在させて貼り合わせられる構造でも良い。
ば窒素や酸素或いはアルゴン等に加えて塩化水素ガスを
含む雰囲気であり、一例として塩化水素の濃度は０．１
〜３％程度で行われる。この熱処理には通常の熱処理炉
が用いれば良い。上記薄膜化のための加工は、研削や研
磨或いはエッチング等の加工が行われる。複数の半導体
基板の貼り合わせ面は、シリコン等の半導体基板同士を
貼り合わせる構造でも良く、シリコン酸化膜やポリシリ
コン膜等を介在させて貼り合わせられる構造でも良い。
【００１０】
【作用】熱処理を塩化水素を含む雰囲気中で行うこと
で、金属不純物は基板内で拡散するよりも金属ハロゲン
を生成して、ガス雰囲気中に蒸発するようになる。この
ため半導体基板の特に貼り合わせ面近傍に対するゲッタ
リング効果が緩和され、金属不純物による結晶欠陥等が
防止される。
で、金属不純物は基板内で拡散するよりも金属ハロゲン
を生成して、ガス雰囲気中に蒸発するようになる。この
ため半導体基板の特に貼り合わせ面近傍に対するゲッタ
リング効果が緩和され、金属不純物による結晶欠陥等が
防止される。
【００１１】
【実施例】本発明の好適な実施例を図面を参照しながら
説明する。
説明する。
【００１２】〔第１の実施例〕先ず、図１に示すよう
に、一対の単結晶のシリコン基板１，２を用意する。シ
リコン基板１の貼り合わせ面にはシリコン酸化膜３を形
成する。
に、一対の単結晶のシリコン基板１，２を用意する。シ
リコン基板１の貼り合わせ面にはシリコン酸化膜３を形
成する。
【００１３】次に、図２に示すように、一対のシリコン
基板１，２を貼り合わせる。シリコン基板１の貼り合わ
せ面には、シリコン酸化膜３が形成されているため、該
シリコン酸化膜３を介して一対のシリコン基板１，２は
接着する。この段階で、各シリコン基板１，２中には、
金属不純物４が存在するが、次の工程で除去されること
になる。
基板１，２を貼り合わせる。シリコン基板１の貼り合わ
せ面には、シリコン酸化膜３が形成されているため、該
シリコン酸化膜３を介して一対のシリコン基板１，２は
接着する。この段階で、各シリコン基板１，２中には、
金属不純物４が存在するが、次の工程で除去されること
になる。
【００１４】貼り合わせ後、熱処理炉内に貼り合わせた
一対のシリコン基板１，２を載置し、貼り合わせ強度を
強化するための熱処理を行う。この熱処理は、塩化水素
を含むガス雰囲気で行われ、塩化水素と、窒素や酸素或
いはアルゴン等のガスとの混合ガスが一対のシリコン基
板１，２を囲むことになる。塩化水素の濃度は、一例と
して、０．１％〜３％程度であり、加熱温度は１０００
℃以上であって、１０５０〜１１５０℃が最適温度とさ
れる。また、その加熱時間は３０分〜３時間程度とされ
る。
一対のシリコン基板１，２を載置し、貼り合わせ強度を
強化するための熱処理を行う。この熱処理は、塩化水素
を含むガス雰囲気で行われ、塩化水素と、窒素や酸素或
いはアルゴン等のガスとの混合ガスが一対のシリコン基
板１，２を囲むことになる。塩化水素の濃度は、一例と
して、０．１％〜３％程度であり、加熱温度は１０００
℃以上であって、１０５０〜１１５０℃が最適温度とさ
れる。また、その加熱時間は３０分〜３時間程度とされ
る。
【００１５】塩化水素を含む雰囲気で一対のシリコン基
板１，２を熱処理することにより、図３に示すように、
シリコン基板１，２中の金属不純物４と塩素が結合し
て、蒸気圧の高いハロゲン化合物となる。このため金属
不純物４はシリコン基板１，２中に拡散するよりもガス
雰囲気中に蒸発する方が多くなり、結果として、シリコ
ン酸化膜３の界面近傍に金属不純物４が集中するような
現象を防止することができる。
板１，２を熱処理することにより、図３に示すように、
シリコン基板１，２中の金属不純物４と塩素が結合し
て、蒸気圧の高いハロゲン化合物となる。このため金属
不純物４はシリコン基板１，２中に拡散するよりもガス
雰囲気中に蒸発する方が多くなり、結果として、シリコ
ン酸化膜３の界面近傍に金属不純物４が集中するような
現象を防止することができる。
【００１６】図４は熱処理後のシリコン基板１，２の様
子を示す断面である。シリコン酸化膜３の近傍のシリコ
ンでは、その金属汚染が低減され、素子として利用した
場合に特性の良好なものが製造されることになる。
子を示す断面である。シリコン酸化膜３の近傍のシリコ
ンでは、その金属汚染が低減され、素子として利用した
場合に特性の良好なものが製造されることになる。
【００１７】〔第２の実施例〕本実施例は、シリコン基
板の薄膜化を図った後に、塩化水素を含む雰囲気で熱処
理する例であり、図５〜図８を参照しながら説明する。
板の薄膜化を図った後に、塩化水素を含む雰囲気で熱処
理する例であり、図５〜図８を参照しながら説明する。
【００１８】まず、図５に示すように、一対のシリコン
基板１１，１２をシリコン酸化膜１３を介して貼り合わ
せる。この段階では、シリコン基板１１，１２中に、金
属不純物１４が含まれる。
基板１１，１２をシリコン酸化膜１３を介して貼り合わ
せる。この段階では、シリコン基板１１，１２中に、金
属不純物１４が含まれる。
【００１９】次いで、図６に示すように、シリコン基板
１１の薄膜化が行われる。この薄膜化の前に面取り加工
を施しても良い。シリコン基板１１の薄膜化は、研削加
工及び研磨加工を経て行われる。この薄膜化によって、
シリコン酸化膜１３上には、シリコン基板１１を薄膜化
したシリコン薄膜１５が形成されることになる。
１１の薄膜化が行われる。この薄膜化の前に面取り加工
を施しても良い。シリコン基板１１の薄膜化は、研削加
工及び研磨加工を経て行われる。この薄膜化によって、
シリコン酸化膜１３上には、シリコン基板１１を薄膜化
したシリコン薄膜１５が形成されることになる。
【００２０】シリコン基板の薄膜化の後、図７に示すよ
うに、塩化水素を含む雰囲気で熱処理を行い、シリコン
基板１２及びシリコン薄膜１５中の金属不純物１４をハ
ロゲン化合物化し、蒸発させて除去する。熱処理の条件
は、第１の実施例とほぼ同様であり、塩化水素の濃度
は、一例として、０．１％〜３％程度であり、加熱温度
は１０００℃以上であって、１０５０〜１１５０℃が最
適温度とされる。また、その加熱時間は３０分〜３時間
程度とされる。
うに、塩化水素を含む雰囲気で熱処理を行い、シリコン
基板１２及びシリコン薄膜１５中の金属不純物１４をハ
ロゲン化合物化し、蒸発させて除去する。熱処理の条件
は、第１の実施例とほぼ同様であり、塩化水素の濃度
は、一例として、０．１％〜３％程度であり、加熱温度
は１０００℃以上であって、１０５０〜１１５０℃が最
適温度とされる。また、その加熱時間は３０分〜３時間
程度とされる。
【００２１】塩化水素を含む雰囲気で熱処理によって、
金属不純物１４を蒸発させることで、図８に示すような
金属汚染の少ないＳＯＩ構造の貼り合わせ基板が得られ
ることになる。特にＳＯＩ構造では、シリコン酸化膜１
３の近傍がＴＦＴ（薄膜トランジスタ）の活性領域とさ
れるため、その界面近傍の金属不純物を低減すること
で、形成すべきＴＦＴ等のデバイス特性が大幅に向上す
ることになり、同時に素子製造の再現性にも優れること
になる。
金属不純物１４を蒸発させることで、図８に示すような
金属汚染の少ないＳＯＩ構造の貼り合わせ基板が得られ
ることになる。特にＳＯＩ構造では、シリコン酸化膜１
３の近傍がＴＦＴ（薄膜トランジスタ）の活性領域とさ
れるため、その界面近傍の金属不純物を低減すること
で、形成すべきＴＦＴ等のデバイス特性が大幅に向上す
ることになり、同時に素子製造の再現性にも優れること
になる。
【００２２】
【発明の効果】本発明の貼り合わせ基板の製造方法で
は、熱処理時に塩化水素を含有する雰囲気下での処理が
行われる。このため半導体基板中の金属不純物を蒸発さ
せて、貼り合わせにかかる基板の清浄化を図ることがで
きる。従って、本発明を適用して貼り合わせ基板を製造
することで、素子特性の良好な素子を貼り合わせ基板上
に形成することができ、同時にその素子製造の再現性に
も優れ、歩留り向上を図ることができる。
は、熱処理時に塩化水素を含有する雰囲気下での処理が
行われる。このため半導体基板中の金属不純物を蒸発さ
せて、貼り合わせにかかる基板の清浄化を図ることがで
きる。従って、本発明を適用して貼り合わせ基板を製造
することで、素子特性の良好な素子を貼り合わせ基板上
に形成することができ、同時にその素子製造の再現性に
も優れ、歩留り向上を図ることができる。
【００２３】
【図１】本発明の貼り合わせ基板の製造方法の一実施例
における貼り合わせにかかる一対のシリコン基板を示す
工程断面図である。
における貼り合わせにかかる一対のシリコン基板を示す
工程断面図である。
【図２】本発明の貼り合わせ基板の製造方法の一実施例
におけるシリコン基板の貼り合わせ工程までの基板断面
を示す工程断面図である。
におけるシリコン基板の貼り合わせ工程までの基板断面
を示す工程断面図である。
【図３】本発明の貼り合わせ基板の製造方法の一実施例
における塩化水素を含む雰囲気での熱処理工程までの基
板断面を示す工程断面図である。
における塩化水素を含む雰囲気での熱処理工程までの基
板断面を示す工程断面図である。
【図４】本発明の貼り合わせ基板の製造方法の一実施例
における前記熱処理後の基板断面を示す工程断面図であ
る。
における前記熱処理後の基板断面を示す工程断面図であ
る。
【図５】本発明の貼り合わせ基板の製造方法の他の一実
施例におけるシリコン基板の貼り合わせ工程までの基板
断面を示す工程断面図である。
施例におけるシリコン基板の貼り合わせ工程までの基板
断面を示す工程断面図である。
【図６】本発明の貼り合わせ基板の製造方法の他の一実
施例におけるシリコン基板の薄膜化工程までの基板断面
を示す工程断面図である。
施例におけるシリコン基板の薄膜化工程までの基板断面
を示す工程断面図である。
【図７】本発明の貼り合わせ基板の製造方法の他の一実
施例における塩化水素を含む雰囲気での熱処理工程まで
の基板断面を示す工程断面図である。
施例における塩化水素を含む雰囲気での熱処理工程まで
の基板断面を示す工程断面図である。
【図８】本発明の貼り合わせ基板の製造方法の他の一実
施例における前記熱処理後の基板断面を示す工程断面図
である。
施例における前記熱処理後の基板断面を示す工程断面図
である。
【図９】従来の貼り合わせ基板の製造方法における熱処
理後の基板断面を示す工程断面図である。
理後の基板断面を示す工程断面図である。
１，２，１１，１２…シリコン基板 ３，１３…シリコン酸化膜 ４，１４…金属不純物 １５…シリコン薄膜
Claims (2)
- 【請求項１】 貼り合わせられた複数の半導体基板を塩
化水素を含む雰囲気中で熱処理することを特徴とする貼
り合わせ基板の製造方法。 - 【請求項２】 複数の半導体基板を貼り合わせた後、該
半導体基板の少なくとも１枚は薄膜化され、次いで塩化
水素を含む雰囲気中で熱処理されることを特徴とする貼
り合わせ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27802391A JP3191346B2 (ja) | 1991-10-24 | 1991-10-24 | 貼り合わせ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27802391A JP3191346B2 (ja) | 1991-10-24 | 1991-10-24 | 貼り合わせ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121282A JPH05121282A (ja) | 1993-05-18 |
| JP3191346B2 true JP3191346B2 (ja) | 2001-07-23 |
Family
ID=17591575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27802391A Expired - Fee Related JP3191346B2 (ja) | 1991-10-24 | 1991-10-24 | 貼り合わせ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191346B2 (ja) |
-
1991
- 1991-10-24 JP JP27802391A patent/JP3191346B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121282A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6251754B1 (en) | Semiconductor substrate manufacturing method | |
| JPS63133650A (ja) | 多結晶シリコン層上にシリサイドの接着層を形成する方法 | |
| JP2856157B2 (ja) | 半導体装置の製造方法 | |
| JPH1140786A (ja) | 半導体基板及びその製造方法 | |
| JP3191346B2 (ja) | 貼り合わせ基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3292545B2 (ja) | 半導体基板の熱処理方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JPS59136926A (ja) | 半導体装置の製法 | |
| JPH03181115A (ja) | 半導体基板の製造方法 | |
| JPH11103064A (ja) | 半導体装置の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH08255882A (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JPH11329972A (ja) | 半導体膜の形成方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH10335617A (ja) | 半導体基板の製造方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JP2000077401A (ja) | 半導体膜の形成方法 | |
| JPH04127437A (ja) | 半導体基板 | |
| JPS61258434A (ja) | 半導体装置の製造方法 | |
| JPH11307451A (ja) | 半導体膜の形成方法 | |
| JPH06140411A (ja) | 半導体装置用シリコン基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| LAPS | Cancellation because of no payment of annual fees |