JPH06140411A - 半導体装置用シリコン基板 - Google Patents
半導体装置用シリコン基板Info
- Publication number
- JPH06140411A JPH06140411A JP28974292A JP28974292A JPH06140411A JP H06140411 A JPH06140411 A JP H06140411A JP 28974292 A JP28974292 A JP 28974292A JP 28974292 A JP28974292 A JP 28974292A JP H06140411 A JPH06140411 A JP H06140411A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- film
- semiconductor device
- single crystal
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】シリコン基板のゲッタリング能力が低下するこ
とを防止する。 【構成】単結晶基板１の裏面にポリシリコン膜２と窒化
シリコン膜３を形成する。
とを防止する。 【構成】単結晶基板１の裏面にポリシリコン膜２と窒化
シリコン膜３を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置用シリコン基
板に関し、特に裏面に重金属汚染をゲッタリングするた
めのポリシリコン膜を設けたシリコン基板に関する。
板に関し、特に裏面に重金属汚染をゲッタリングするた
めのポリシリコン膜を設けたシリコン基板に関する。
【０００２】
【従来の技術】従来、半導体装置の製造に用いられる単
結晶のシリコ基板は、１１〜１３×１０17個／ｃｍ3 の
比較的低酸素濃度のものが用いられている。そしてシリ
コン基板の製造工程中のポリッシュ工程前に、厚さ０．
８〜２．０μｍのポリシリコン膜をシリコン基板の両面
に形成し、その後半導体素子を形成する表面のみをポリ
ッシュ工程で研磨することにより、表面のポリシリコン
膜を除去し、図２に示すように、平坦な単結晶シリコン
面を露出していた。
結晶のシリコ基板は、１１〜１３×１０17個／ｃｍ3 の
比較的低酸素濃度のものが用いられている。そしてシリ
コン基板の製造工程中のポリッシュ工程前に、厚さ０．
８〜２．０μｍのポリシリコン膜をシリコン基板の両面
に形成し、その後半導体素子を形成する表面のみをポリ
ッシュ工程で研磨することにより、表面のポリシリコン
膜を除去し、図２に示すように、平坦な単結晶シリコン
面を露出していた。
【０００３】この従来のポリシリコン膜２Ａが設けられ
たシリコン基板（以下バックシールシリコン基板とい
う）では、低酸素濃度のため、半導体装置の製造工程中
の熱処理による酸素析出物の発生が著しく抑えられるた
め、半導体素子を形成する近傍の領域の無欠陥層の完全
性が高い。一方、酸素析出物のゲッタリング効果が期待
できないが、裏面に形成されたポリシリコン膜２Ａによ
り、十分なゲッタリング効果を得ることができる。
たシリコン基板（以下バックシールシリコン基板とい
う）では、低酸素濃度のため、半導体装置の製造工程中
の熱処理による酸素析出物の発生が著しく抑えられるた
め、半導体素子を形成する近傍の領域の無欠陥層の完全
性が高い。一方、酸素析出物のゲッタリング効果が期待
できないが、裏面に形成されたポリシリコン膜２Ａによ
り、十分なゲッタリング効果を得ることができる。
【０００４】また前述したようにバックシールシリコン
基板は低酸素濃度のため、酸素析出物は発生し難いが、
裏面側のポリシリコン膜によって酸素析出物の発生を抑
える格子間シリコンが吸収されることにより、酸素析出
物が基板の裏面側に偏析することも報告されており、裏
面のポリシリコン膜２ＡによるＥＧ効果と裏面側に偏析
された酸素析出物によりＩＧ効果の２つのゲッタリング
効果が得られることが知られている。その一方で基板表
面の結晶の完全性は保たれているために、結晶欠陥によ
るリーク不良等の半導体装置の不良を低減でき、安定し
て高歩留りが得られる。
基板は低酸素濃度のため、酸素析出物は発生し難いが、
裏面側のポリシリコン膜によって酸素析出物の発生を抑
える格子間シリコンが吸収されることにより、酸素析出
物が基板の裏面側に偏析することも報告されており、裏
面のポリシリコン膜２ＡによるＥＧ効果と裏面側に偏析
された酸素析出物によりＩＧ効果の２つのゲッタリング
効果が得られることが知られている。その一方で基板表
面の結晶の完全性は保たれているために、結晶欠陥によ
るリーク不良等の半導体装置の不良を低減でき、安定し
て高歩留りが得られる。
【０００５】
【発明が解決しようとする課題】この従来のバックシー
ルシリコン基板では、半導体装置の製造工程中にシリコ
ン基板を酸化する工程と酸化膜をエッチングする工程が
幾度か繰り返されるため、裏面のポリシリコン膜も酸化
とエッチング工程により浸食される。特に半導体装置の
製造工程中の素子分離のための０．５〜１．０μｍの厚
い酸化膜を形成する場合、裏面のポリシリコン膜はその
大部分が酸化され、後の酸化膜エッチング工程で取り除
かれてしまい、単結晶のシリコン基板が露出する場合が
生じる。
ルシリコン基板では、半導体装置の製造工程中にシリコ
ン基板を酸化する工程と酸化膜をエッチングする工程が
幾度か繰り返されるため、裏面のポリシリコン膜も酸化
とエッチング工程により浸食される。特に半導体装置の
製造工程中の素子分離のための０．５〜１．０μｍの厚
い酸化膜を形成する場合、裏面のポリシリコン膜はその
大部分が酸化され、後の酸化膜エッチング工程で取り除
かれてしまい、単結晶のシリコン基板が露出する場合が
生じる。
【０００６】従って、単結晶のシリコン基板の裏面に形
成されたポリシリコン膜は、半導体装置製造工程中、し
かも比較的前工程のうちに失われ、ポリシリコン膜によ
るゲッタリング効果は後工程では減少するため、半導体
装置の信頼性及び歩留りが低下するという問題点があ
る。
成されたポリシリコン膜は、半導体装置製造工程中、し
かも比較的前工程のうちに失われ、ポリシリコン膜によ
るゲッタリング効果は後工程では減少するため、半導体
装置の信頼性及び歩留りが低下するという問題点があ
る。
【０００７】
【課題を解決するための手段】本発明の半導体装置用の
シリコン基板は、単結晶シリコン基板の裏面にポリシリ
コン膜と窒化シリコン膜とを備えているものである。
シリコン基板は、単結晶シリコン基板の裏面にポリシリ
コン膜と窒化シリコン膜とを備えているものである。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例の断面図である。
【００１０】図１において、単結晶シリコン基板１の裏
面には厚さ０．８μｍのポリシリコン膜２と厚さ０．１
μｍの窒化シリコン膜３とが設けられている。
面には厚さ０．８μｍのポリシリコン膜２と厚さ０．１
μｍの窒化シリコン膜３とが設けられている。
【００１１】ポリシリコン膜２は、単結晶シリコン基板
１のラッピング工程終了後のエッチング工程終了の後、
６００℃前後の減圧ＣＶＤ法により形成する。次で７０
０℃前後の減圧ＣＶＤ法により窒化シリコン膜３を形成
する。その後通常のポリッシュ工程を行い、表面の窒化
シリコン膜及びポリシリコン膜を取り除き、平坦な単結
晶シリコン表面を露出させる。
１のラッピング工程終了後のエッチング工程終了の後、
６００℃前後の減圧ＣＶＤ法により形成する。次で７０
０℃前後の減圧ＣＶＤ法により窒化シリコン膜３を形成
する。その後通常のポリッシュ工程を行い、表面の窒化
シリコン膜及びポリシリコン膜を取り除き、平坦な単結
晶シリコン表面を露出させる。
【００１２】半導体装置を製造する場合、仮に０．６μ
ｍの酸化膜を得るための酸化工程が２度あるとすると、
０．６μｍの酸化膜を形成するために必要な単結晶シリ
コン膜の厚さは０．３μｍ弱であり、ポリシリコン膜の
厚さは約０．４５μｍである。従って従来のバックシー
ルシリコン基板では上述した酸化膜形成工程を二度経る
と、基板裏面のポリシリコン膜２は完全に酸化され、そ
の後の酸化膜エッチング工程でその酸化膜も除去されて
しまう。
ｍの酸化膜を得るための酸化工程が２度あるとすると、
０．６μｍの酸化膜を形成するために必要な単結晶シリ
コン膜の厚さは０．３μｍ弱であり、ポリシリコン膜の
厚さは約０．４５μｍである。従って従来のバックシー
ルシリコン基板では上述した酸化膜形成工程を二度経る
と、基板裏面のポリシリコン膜２は完全に酸化され、そ
の後の酸化膜エッチング工程でその酸化膜も除去されて
しまう。
【００１３】これに対して図１に示した本実施例によれ
ば、ポリシリコン膜２上の窒化シリコン膜３は緻密な膜
質で、酸素，水蒸気等の酸化種を透過させない性質を持
っているため、０．６μｍの酸化膜を形成する工程を二
度経ても裏面のポリシリコン膜はほとんど酸化されな
い。また窒化シリコン膜３は弗酸等の酸化膜のエッチン
グ液でのエッチレートも小さいため、その後の酸化膜エ
ッチング工程後も残存する。
ば、ポリシリコン膜２上の窒化シリコン膜３は緻密な膜
質で、酸素，水蒸気等の酸化種を透過させない性質を持
っているため、０．６μｍの酸化膜を形成する工程を二
度経ても裏面のポリシリコン膜はほとんど酸化されな
い。また窒化シリコン膜３は弗酸等の酸化膜のエッチン
グ液でのエッチレートも小さいため、その後の酸化膜エ
ッチング工程後も残存する。
【００１４】このように本実施例のシリコン基板を用い
れば、半導体装置の製造過程で厚い酸化膜を形成する工
程を経ても、裏面のポリシリコン膜が失われることな
く、永続的にゲッタリング効果を得ることができる。
れば、半導体装置の製造過程で厚い酸化膜を形成する工
程を経ても、裏面のポリシリコン膜が失われることな
く、永続的にゲッタリング効果を得ることができる。
【００１５】図３は従来のバックシールシリコン基板と
実施例のシリコン基板に対して、０．６μｍの酸化膜を
得るための酸化工程を二度行った後に酸化膜を弗酸溶液
で除去し、次で銅を含む純水を基板上に均一に塗布して
意図的に汚染し、更に熱処理炉で１０００℃１０分の熱
処理を加えた後に、小数キャリアの再結合ライフタイム
を測定したものである。従来のバックシールシリコン基
板では強制汚染を行わない場合、ウェハー面内の平均で
約３００μｓｅｃであったものが、強制汚染を行った場
合、約９０μｓｅｃに低下してしまった。一方で本実施
例のバックシールシリコン基板を使用した場合、強制汚
染を行っても、約２００μｓｅｃとライフタイムの低下
を抑えることができた。
実施例のシリコン基板に対して、０．６μｍの酸化膜を
得るための酸化工程を二度行った後に酸化膜を弗酸溶液
で除去し、次で銅を含む純水を基板上に均一に塗布して
意図的に汚染し、更に熱処理炉で１０００℃１０分の熱
処理を加えた後に、小数キャリアの再結合ライフタイム
を測定したものである。従来のバックシールシリコン基
板では強制汚染を行わない場合、ウェハー面内の平均で
約３００μｓｅｃであったものが、強制汚染を行った場
合、約９０μｓｅｃに低下してしまった。一方で本実施
例のバックシールシリコン基板を使用した場合、強制汚
染を行っても、約２００μｓｅｃとライフタイムの低下
を抑えることができた。
【００１６】
【発明の効果】以上説明したように本発明は、単結晶シ
リコン基板の裏面にポリシリコン膜と窒化シリコン膜を
形成することにより、半導体装置製造工程中の酸化工程
によって裏面のポリシリコン膜が酸化されることを防止
することができるので、半導体装置の製造工程中ゲッタ
リング効果を継続して得ることができ、半導体装置の信
頼性及び歩留りを向上させることができるという効果を
有する。
リコン基板の裏面にポリシリコン膜と窒化シリコン膜を
形成することにより、半導体装置製造工程中の酸化工程
によって裏面のポリシリコン膜が酸化されることを防止
することができるので、半導体装置の製造工程中ゲッタ
リング効果を継続して得ることができ、半導体装置の信
頼性及び歩留りを向上させることができるという効果を
有する。
【図１】本発明の一実施例の断面図。
【図２】従来の半導体装置用シリコン基板の断面図。
【図３】従来例と実施例の小数キャリアの再結合ライフ
タイムを示す図。
タイムを示す図。
１ シリコン基板 ２，２Ａ ポリシリコン膜 ３ 窒化シリコン膜
Claims (1)
- 【請求項１】 単結晶シリコン基板の裏面にポリシリコ
ン膜と窒化シリコン膜とを順次設けたことを特徴とする
半導体装置用シリコン基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28974292A JPH06140411A (ja) | 1992-10-28 | 1992-10-28 | 半導体装置用シリコン基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28974292A JPH06140411A (ja) | 1992-10-28 | 1992-10-28 | 半導体装置用シリコン基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140411A true JPH06140411A (ja) | 1994-05-20 |
Family
ID=17747177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28974292A Pending JPH06140411A (ja) | 1992-10-28 | 1992-10-28 | 半導体装置用シリコン基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245968A (ja) * | 2008-03-28 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| CN115527903A (zh) * | 2022-11-24 | 2022-12-27 | 西安奕斯伟材料科技有限公司 | 一种用于背封硅片的设备和方法 |
-
1992
- 1992-10-28 JP JP28974292A patent/JPH06140411A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009245968A (ja) * | 2008-03-28 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| CN115527903A (zh) * | 2022-11-24 | 2022-12-27 | 西安奕斯伟材料科技有限公司 | 一种用于背封硅片的设备和方法 |
| CN115527903B (zh) * | 2022-11-24 | 2023-11-03 | 西安奕斯伟材料科技股份有限公司 | 一种用于背封硅片的设备和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364984B2 (en) | Method for manufacturing SOI substrate | |
| JPH0648686B2 (ja) | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3143670B2 (ja) | 酸化薄膜形成方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH06140411A (ja) | 半導体装置用シリコン基板 | |
| JP2907095B2 (ja) | 半導体装置の製造方法 | |
| JPH05129263A (ja) | 半導体基板の処理方法 | |
| JPH10199848A (ja) | 炭化ケイ素ウエハの表面汚染除去方法および炭化ケイ素ウエハ | |
| JPH07283381A (ja) | 貼合わせ半導体基体の製造方法 | |
| JP3359434B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JP4355785B2 (ja) | 半導体装置製造用基板の製造方法および半導体装置の製造方法 | |
| JP3535539B2 (ja) | 半導体装置の製造方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JPH01293665A (ja) | Ｍｏｓ型トランジスタにおけるゲート酸化膜の形成方法 | |
| JPS63160324A (ja) | 分子線エピタキシヤル結晶成長方法 | |
| JPH0650739B2 (ja) | 半導体装置のゲッタリング方法 | |
| JP3191346B2 (ja) | 貼り合わせ基板の製造方法 | |
| JP3487282B2 (ja) | 化合物半導体の電極製造方法 | |
| KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JPH0613390A (ja) | 半導体装置の製造方法 | |
| JP2001089293A (ja) | エピタキシャルウェーハとその製造方法 | |
| JPS6047426A (ja) | Ｂｓｄ付与半導体基板 | |
| JPH01175229A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |