JP2009245968A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009245968A JP2009245968A JP2008087398A JP2008087398A JP2009245968A JP 2009245968 A JP2009245968 A JP 2009245968A JP 2008087398 A JP2008087398 A JP 2008087398A JP 2008087398 A JP2008087398 A JP 2008087398A JP 2009245968 A JP2009245968 A JP 2009245968A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- insulating film
- manufacturing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005247 gettering Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004071 soot Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】ゲート酸化膜の耐圧劣化を抑制した半導体装置の製造方法を提供する。
【解決手段】表面にエピタキシャル層１２が形成され、裏面に第１の絶縁膜１４が形成された半導体基板１０を準備する第１工程と、エピタキシャル層１２の半導体基板１０とは反対側の面に酸化膜１６を形成する第２工程と、第１の絶縁膜１４の半導体基板１０とは反対側の面に第２の絶縁膜１８を形成する第３工程と、酸化膜１６を除去する第４工程と、を有する。
【選択図】なし
【解決手段】表面にエピタキシャル層１２が形成され、裏面に第１の絶縁膜１４が形成された半導体基板１０を準備する第１工程と、エピタキシャル層１２の半導体基板１０とは反対側の面に酸化膜１６を形成する第２工程と、第１の絶縁膜１４の半導体基板１０とは反対側の面に第２の絶縁膜１８を形成する第３工程と、酸化膜１６を除去する第４工程と、を有する。
【選択図】なし
Description
本発明は、半導体装置の製造方法に関するものであり、特に、半導体基板の裏面がゲッタリング処理された半導体装置の製造方法に関する。
半導体基板としてのシリコン基板上に、シリコンをエピタキシャル成長させて形成されるシリコンウェハ（例えば、特許文献１参照）は、急峻な接合濃度プロファイルが得られるなど、デバイス設計上のメリットが大きく、有望視されている。
ゲート酸化膜の耐圧を向上させる観点から、シリコン基板の表面にエピタキシャル層を形成し、当該シリコン基板の裏面に窒化膜やポリシリコン膜からなるゲッタリング層を形成する方法が提案されている（例えば、特許文献２〜４参照）。
しかしながら、従来の半導体装置の製造方法では、その後の製造プロセスにおいて、ゲッタリング層が除去されシリコン基板の裏面が露出する場合があり、裏面が露出した状態でゲート酸化膜を形成すると、ゲッタリング効果が失われているためにゲート酸化膜に汚染物質が混入し、ゲート酸化膜の耐圧が劣化する。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、ゲート酸化膜の耐圧劣化を抑制した半導体装置の製造方法を提供することにある。
即ち、本発明の目的は、ゲート酸化膜の耐圧劣化を抑制した半導体装置の製造方法を提供することにある。
本発明者は鋭意検討した結果、以下の半導体装置の製造方法を発明するに至った。
即ち、本発明の半導体装置の製造方法は、表面にエピタキシャル層が形成され、裏面に第１の絶縁膜が形成された半導体基板を準備する第１工程と、前記エピタキシャル層の、前記半導体基板とは反対側の面に酸化膜を形成する第２工程と、前記第１の絶縁膜の、前記半導体基板とは反対側の面に第２の絶縁膜を形成する第３工程と、前記酸化膜を除去する第４工程と、を有することを特徴とする。
また、本発明の半導体装置の製造方法は、表面にエピタキシャル層が形成され、裏面に第１の絶縁膜が形成された半導体基板を準備する第１工程と、前記エピタキシャル層の、前記半導体基板とは反対側の面に酸化膜を形成する第２工程と、前記第１の絶縁膜を除去する第３工程と、前記半導体基板の裏面に第２の絶縁膜を形成する第４工程と、前記酸化膜を除去する第５工程と、を有することを特徴とする。
即ち、本発明の半導体装置の製造方法は、表面にエピタキシャル層が形成され、裏面に第１の絶縁膜が形成された半導体基板を準備する第１工程と、前記エピタキシャル層の、前記半導体基板とは反対側の面に酸化膜を形成する第２工程と、前記第１の絶縁膜の、前記半導体基板とは反対側の面に第２の絶縁膜を形成する第３工程と、前記酸化膜を除去する第４工程と、を有することを特徴とする。
また、本発明の半導体装置の製造方法は、表面にエピタキシャル層が形成され、裏面に第１の絶縁膜が形成された半導体基板を準備する第１工程と、前記エピタキシャル層の、前記半導体基板とは反対側の面に酸化膜を形成する第２工程と、前記第１の絶縁膜を除去する第３工程と、前記半導体基板の裏面に第２の絶縁膜を形成する第４工程と、前記酸化膜を除去する第５工程と、を有することを特徴とする。
本発明によれば、ゲート酸化膜の耐圧劣化を抑制した半導体装置の製造方法を提供することができる。
以下に、本発明の半導体装置の製造方法を実施するための最良の形態について、図面により説明する。なお、重複する説明は省略する場合がある。
本発明における半導体装置の製造方法は、エピタキシャル層を形成した後、エピタキシャル層を保護するために酸化膜を形成するものである。また、ゲート酸化膜を形成する際、ゲート酸化膜中に不純物が混入するのをより確実に防止するため、第２の絶縁膜を別途形成するものである。
以下、本発明の実施形態について詳述する。
以下、本発明の実施形態について詳述する。
＜第１の実施形態＞
まず、図１（Ａ）のように、半導体基板（シリコン基板）１０を用意し、公知のエピタキシャル成長装置により、半導体基板１０の表面にエピタキシャル層１２を形成する。この際、半導体基板１０の裏面にも、例えば膜厚が５００ｎｍ〜１０００ｎｍ程度の第１の絶縁膜１４（以下、適宜、「ゲッタリング膜」と称する）が形成されている。本実施形態では、８００ｎｍの第１の絶縁膜１４を形成した。
そして、エピタキシャル層１２上に、酸化膜１６を形成する。この酸化膜１６は、エピタキシャル層１２が形成された半導体基板１０を酸素雰囲気や水蒸気雰囲気による熱酸化にて形成してもよく、酸化膜を公知のＣＶＤ法にて別途形成してもよい。この酸化膜１６は、後述する第２の絶縁膜を成膜したのち、半導体基板１０の表面に形成された第２の絶縁膜を除去する際に、エピタキシャル層１２を保護するために設けられたものである。
酸化膜１６の膜厚としては、前述の効果を奏する膜厚であれば特に限定されない。本実施形態では、５０ｎｍの酸化膜１６を形成した。
まず、図１（Ａ）のように、半導体基板（シリコン基板）１０を用意し、公知のエピタキシャル成長装置により、半導体基板１０の表面にエピタキシャル層１２を形成する。この際、半導体基板１０の裏面にも、例えば膜厚が５００ｎｍ〜１０００ｎｍ程度の第１の絶縁膜１４（以下、適宜、「ゲッタリング膜」と称する）が形成されている。本実施形態では、８００ｎｍの第１の絶縁膜１４を形成した。
そして、エピタキシャル層１２上に、酸化膜１６を形成する。この酸化膜１６は、エピタキシャル層１２が形成された半導体基板１０を酸素雰囲気や水蒸気雰囲気による熱酸化にて形成してもよく、酸化膜を公知のＣＶＤ法にて別途形成してもよい。この酸化膜１６は、後述する第２の絶縁膜を成膜したのち、半導体基板１０の表面に形成された第２の絶縁膜を除去する際に、エピタキシャル層１２を保護するために設けられたものである。
酸化膜１６の膜厚としては、前述の効果を奏する膜厚であれば特に限定されない。本実施形態では、５０ｎｍの酸化膜１６を形成した。
次いで、図１（Ｂ）のように、前述の半導体基板１０をＬＰＣＶＤ（減圧ＣＶＤ）装置に投入し、ＬＰＣＶＤ法により、第２の絶縁膜１８を第１の絶縁膜の半導体基板１０とは反対側の面に形成する。本実施形態では、膜厚が１９０ｎｍの窒化膜１８を形成した。
そして、図１（Ｃ）のように、エピタキシャル層１６上の第２の絶縁膜１８を、例えば公知のドライエッチングにより除去することにより、第１の絶縁膜１４の半導体基板１０とは反対側の面に第２の絶縁膜１８が残されることになる。本発明では、前記ドライエッチングによりエッチング粕等が装置内に残存しても、酸化膜１６が形成されているため、エッチング粕等がエピタキシャル層１２に進入することを阻止する効果を奏する。また、第２の絶縁膜１８として窒化膜を用いると フッ酸等のエッチャントを用いたウェットエッチング耐性に極めて優れるため、前述の第１の絶縁膜１４の膜厚を薄くすることが可能となる。
最後に、図１（Ｄ）のように、例えばフッ酸等のエッチャントを用いたウエットエッチングにて酸化膜１６を除去して、裏面に第１と第２の絶縁膜が設けられ、表面にエピタキシャル層１２が設けられた半導体基板１０で構成される構造体１００を製造することができる。このような構造の基板に対してゲート酸化膜の形成等、種々の工程を経て半導体装置が製造される。
本実施形態では、半導体基板１０の裏面に８００ｎｍのＣＶＤ膜と１９０ｎｍの窒化膜を形成しているが、フッ酸等のエッチャントの組成・温度等によりＣＶＤ膜や窒化膜のエッチング速度が変わる。従って、本発明では、このような膜厚に限定されることはなく、ゲート酸化膜の形成時に半導体基板１０の裏面にＣＶＤ膜や窒化膜が残存するような膜厚に適宜調整すればよい。
なお、前述のように、半導体基板１０の裏面に、更にポリシリコン膜や窒化膜を形成してもよく、製造時間との兼ね合いや、ゲート酸化膜形成時におけるエッチャントとの関係で、膜厚や材質を適宜選択することができる。これは、後述する第２、第３の実施形態においても同様の態様をとることができる。
＜第２の実施形態＞
まず、図２（Ａ）のように、図１（Ａ）と同様にして、表面にエピタキシャル層２２、酸化膜２６、裏面に第１の絶縁膜２４が形成された半導体基板２０を準備する。
まず、図２（Ａ）のように、図１（Ａ）と同様にして、表面にエピタキシャル層２２、酸化膜２６、裏面に第１の絶縁膜２４が形成された半導体基板２０を準備する。
次いで、図２（Ｂ）のように、例えば、酸化膜２６の表面をレジストにてコーティングし、フッ酸等のエッチャントを用いたウェットエッチングにより半導体基板２０の裏面に形成された第１の絶縁膜２４を除去する。これは、エピタキシャル層の形成後に、ポリバックシール（ゲッタリング層）を追加形成可能にするためである。
次いで、図２（Ｃ）のように、前述の半導体基板２０をＬＰＣＶＤ（減圧ＣＶＤ）装置に投入し、ＬＰＣＶＤ法により、例えば膜厚が１０００ｎｍ〜２０００ｎｍ程度の第２の絶縁膜２８を半導体基板１０の周囲に形成する。本実施形態では、例えば、膜厚が１５００ｎｍのポリシリコン膜２８を半導体基板２０の周囲に形成する。
その後の工程は、図２（Ｄ）、（Ｅ）のように、図１（Ｃ）、（Ｄ）と同様にして半導体基板２０の裏面に絶縁膜２８を形成することにより、図２（Ｅ）に示すような構造体２００の基板を製造することができる。この基板を用いて、第１の実施形態同様に、ゲート酸化膜の形成等を行い、半導体装置を製造することができる。
また、本実施形態のように半導体基板を加工することにより、ポリバックシール（ゲッタリング層）を追加形成することができる。
＜第３の実施形態＞
まず、図３（Ａ）、（Ｂ）のように、図２（Ａ）、（Ｂ）と同様にして、エピタキシャル層３２の、半導体基板３０とは反対側の面に酸化膜３６を形成し、半導体基板３０の裏面に形成された第１の絶縁膜３４を除去する。
次いで、図３（Ｃ）のように、第２の絶縁膜の一層目（ポリシリコン膜）３７及び第２の絶縁膜の２層目（窒化膜）３８をＬＰＣＶＤにて順次積層する。
そして、図３（Ｄ）のように、半導体基板３０の表面側に形成されたポリシリコン膜３７、及び窒化膜３８を公知のドライエッチングにて除去する。
最後に、図３（Ｅ）のように、半導体基板３０の裏面に残されたポリシリコン膜３７、及び窒化膜３８をマスクとし、酸化膜３６を除去して、半導体基板３０の裏面にポリシリコン膜３７と窒化膜３８とが設けられた構造体３００を製造することができる。この基板を用いて、第１、２の実施形態同様に、ゲート酸化膜の形成等を行い、半導体装置を製造することができる。
まず、図３（Ａ）、（Ｂ）のように、図２（Ａ）、（Ｂ）と同様にして、エピタキシャル層３２の、半導体基板３０とは反対側の面に酸化膜３６を形成し、半導体基板３０の裏面に形成された第１の絶縁膜３４を除去する。
次いで、図３（Ｃ）のように、第２の絶縁膜の一層目（ポリシリコン膜）３７及び第２の絶縁膜の２層目（窒化膜）３８をＬＰＣＶＤにて順次積層する。
そして、図３（Ｄ）のように、半導体基板３０の表面側に形成されたポリシリコン膜３７、及び窒化膜３８を公知のドライエッチングにて除去する。
最後に、図３（Ｅ）のように、半導体基板３０の裏面に残されたポリシリコン膜３７、及び窒化膜３８をマスクとし、酸化膜３６を除去して、半導体基板３０の裏面にポリシリコン膜３７と窒化膜３８とが設けられた構造体３００を製造することができる。この基板を用いて、第１、２の実施形態同様に、ゲート酸化膜の形成等を行い、半導体装置を製造することができる。
また、本実施形態では、第２の実施形態のように１５００ｎｍ程度の厚い絶縁膜を形成することができない場合や、ドライエッチングで厚い絶縁膜を除去することができない場合には、本実施形態のように半導体基板を加工することにより、ポリバックシール（ゲッタリング層）を追加形成することができる。
＜第３の実施形態の変形例＞
第３の実施形態の変形例は、第３の実施形態において、半導体基板の表面に形成されたポリシリコン膜や窒化膜を除去する工程順を変えた製造方法である。
具体的には、図４（Ｃ）のように、第２の絶縁膜の１層目（ポリシリコン膜）４７を形成した後、公知のドライエッチングにて半導体基板４０の表面側の第２の絶縁膜の１層目（ポリシリコン膜）を除去する。そして、図４（Ｄ）のように、第２の絶縁膜の２層目（窒化膜）４８をＬＰＣＶＤにて更に積層した後、公知のドライエッチングにて半導体基板４０の表面側の第２の絶縁膜の２層目（窒化膜）を除去する。
このようにして製造された構造体４００は、構造体３００と同じ構成である。
第３の実施形態の変形例は、第３の実施形態において、半導体基板の表面に形成されたポリシリコン膜や窒化膜を除去する工程順を変えた製造方法である。
具体的には、図４（Ｃ）のように、第２の絶縁膜の１層目（ポリシリコン膜）４７を形成した後、公知のドライエッチングにて半導体基板４０の表面側の第２の絶縁膜の１層目（ポリシリコン膜）を除去する。そして、図４（Ｄ）のように、第２の絶縁膜の２層目（窒化膜）４８をＬＰＣＶＤにて更に積層した後、公知のドライエッチングにて半導体基板４０の表面側の第２の絶縁膜の２層目（窒化膜）を除去する。
このようにして製造された構造体４００は、構造体３００と同じ構成である。
前述の方法にて製造した各構造体１００，２００，３００において、膜厚が１００ｎｍのゲート酸化膜を形成し、ゲート酸化膜の絶縁耐圧を評価した。なお、第３の実施形態の変形例については、得られた構成が同一であるため、第３の実施形態と同一の結果が得られたので、実験結果を省略する。
また、比較例として、図５のように、半導体基板５０の裏面に第１の絶縁膜５４（ＣＶＤ膜）を８００ｎｍ形成した後、半導体基板５０の表面にエピタキシャル層５２を形成した構造体５００において、エピタキシャル層５２上に１００ｎｍのゲート酸化膜を形成してゲート酸化膜の絶縁耐圧を評価した。結果を図６、７、８に示す。
評価方法としては、カーブトレーサを用い、各実施形態にて製造した半導体基板（ＷＡＦ．）を４ロット用い、各ロットにつき図６（Ａ）のように１３点の耐圧を測定した。
また、比較例として、図５のように、半導体基板５０の裏面に第１の絶縁膜５４（ＣＶＤ膜）を８００ｎｍ形成した後、半導体基板５０の表面にエピタキシャル層５２を形成した構造体５００において、エピタキシャル層５２上に１００ｎｍのゲート酸化膜を形成してゲート酸化膜の絶縁耐圧を評価した。結果を図６、７、８に示す。
評価方法としては、カーブトレーサを用い、各実施形態にて製造した半導体基板（ＷＡＦ．）を４ロット用い、各ロットにつき図６（Ａ）のように１３点の耐圧を測定した。
図６〜８より、本実施形態では、４枚のウエハのいずれの箇所においても高い耐圧を示すことが明らかになった。
以上より、本発明の半導体装置の製造方法により製造した構造体である基板は、従来の製造方法にて製造した基板を用いた場合と比べてゲート酸化膜の耐圧の劣化を抑制することができる。
以上より、本発明の半導体装置の製造方法により製造した構造体である基板は、従来の製造方法にて製造した基板を用いた場合と比べてゲート酸化膜の耐圧の劣化を抑制することができる。
１０、２０、３０、４０ 半導体基板
１２、２２、３２、４２ エピタキシャル層
１４、２４、３４、４４、 第１の絶縁膜
１６、２６、３６、４６ 酸化膜
１８、２８、３７、３８、４７、４８ 第２の絶縁膜
１００、２００、３００、４００ 構造体
１２、２２、３２、４２ エピタキシャル層
１４、２４、３４、４４、 第１の絶縁膜
１６、２６、３６、４６ 酸化膜
１８、２８、３７、３８、４７、４８ 第２の絶縁膜
１００、２００、３００、４００ 構造体
Claims (6)
- 表面にエピタキシャル層が形成され、裏面に第１の絶縁膜が形成された半導体基板を準備する第１工程と、
前記エピタキシャル層の、前記半導体基板とは反対側の面に酸化膜を形成する第２工程と、
前記第１の絶縁膜の、前記半導体基板とは反対側の面に第２の絶縁膜を形成する第３工程と、
前記酸化膜を除去する第４工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第３工程において、前記第２の絶縁膜が窒化膜及びポリシリコン膜からなる群より選択される少なくとも１つであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第３工程において、前記第２の絶縁膜が、ポリシリコン膜、窒化膜の順に積層されていることを特徴とする請求項２に記載の半導体装置の製造方法。
- 表面にエピタキシャル層が形成され、裏面に第１の絶縁膜が形成された半導体基板を準備する第１工程と、
前記エピタキシャル層の、前記半導体基板とは反対側の面に酸化膜を形成する第２工程と、
前記第１の絶縁膜を除去する第３工程と、
前記半導体基板の裏面に第２の絶縁膜を形成する第４工程と、
前記酸化膜を除去する第５工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第４工程において、前記第２の絶縁膜が窒化膜及びポリシリコン膜からなる群より選択される少なくとも１つであることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記第４工程において、前記第２の絶縁膜が、ポリシリコン膜、窒化膜の順に積層されていることを特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008087398A JP2009245968A (ja) | 2008-03-28 | 2008-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008087398A JP2009245968A (ja) | 2008-03-28 | 2008-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009245968A true JP2009245968A (ja) | 2009-10-22 |
Family
ID=41307576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008087398A Pending JP2009245968A (ja) | 2008-03-28 | 2008-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009245968A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153438A (en) * | 1981-03-18 | 1982-09-22 | Nec Corp | Manufacture of semiconductor substrate |
| JPS6446937A (en) * | 1987-08-15 | 1989-02-21 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| JPH05206145A (ja) * | 1992-01-30 | 1993-08-13 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH06140411A (ja) * | 1992-10-28 | 1994-05-20 | Nec Corp | 半導体装置用シリコン基板 |
| JPH08203912A (ja) * | 1995-01-31 | 1996-08-09 | Hitachi Ltd | 半導体ウエーハ及びそれを用いた半導体装置並びにそれを用いた半導体装置の製造方法 |
| JPH10199890A (ja) * | 1997-01-10 | 1998-07-31 | Nec Corp | 半導体装置の製造方法 |
-
2008
- 2008-03-28 JP JP2008087398A patent/JP2009245968A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153438A (en) * | 1981-03-18 | 1982-09-22 | Nec Corp | Manufacture of semiconductor substrate |
| JPS6446937A (en) * | 1987-08-15 | 1989-02-21 | Nec Yamagata Ltd | Manufacture of semiconductor device |
| JPH05206145A (ja) * | 1992-01-30 | 1993-08-13 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH06140411A (ja) * | 1992-10-28 | 1994-05-20 | Nec Corp | 半導体装置用シリコン基板 |
| JPH08203912A (ja) * | 1995-01-31 | 1996-08-09 | Hitachi Ltd | 半導体ウエーハ及びそれを用いた半導体装置並びにそれを用いた半導体装置の製造方法 |
| JPH10199890A (ja) * | 1997-01-10 | 1998-07-31 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9105478B2 (en) | Devices and methods of forming fins at tight fin pitches | |
| TW201729348A (zh) | 半導體元件及其製造方法 | |
| US10134870B2 (en) | Semiconductor structure and method of manufacturing the same | |
| US9129905B2 (en) | Planar metrology pad adjacent a set of fins of a fin field effect transistor device | |
| TWI624879B (zh) | Epitaxial substrate for electronic component, electronic component, method for producing epitaxial substrate for electronic component, and method for manufacturing electronic component | |
| JP2010258313A5 (ja) | ||
| JP4029559B2 (ja) | 半導体装置の製造方法 | |
| CN109216433A (zh) | 埋入式字符线和鳍状结构上栅极的制作方法 | |
| JP2004014696A (ja) | 半導体装置の製造方法 | |
| KR100291513B1 (ko) | 반도체 소자의 제조방법 | |
| JP2009245968A (ja) | 半導体装置の製造方法 | |
| JP2006324527A (ja) | 半導体装置およびその製造方法 | |
| US7560389B2 (en) | Method for fabricating semiconductor element | |
| JP2014135353A (ja) | 半導体装置の製造方法 | |
| US20200135898A1 (en) | Hard mask replenishment for etching processes | |
| US11764058B2 (en) | Three-color 3D DRAM stack and methods of making | |
| JP2009158612A (ja) | ダイヤモンド電界効果トランジスタ | |
| US10204960B2 (en) | Method of forming polysilicon gate structure in image sensor device | |
| CN111799165B (zh) | 一种半导体结构的制备方法 | |
| JP4943172B2 (ja) | シリコンエピタキシャル膜を有するｓｏｓ基板の形成法 | |
| JPS6018930A (ja) | 半導体装置の製造法 | |
| CN117727625A (zh) | 一种晶体管中鳍及鳍式场效应晶体管的制作方法 | |
| CN104157600A (zh) | 浅沟槽结构的制备方法 | |
| JP2010098233A (ja) | 半導体装置 | |
| JP2009123861A (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130917 |