JP2014135353A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014135353A
JP2014135353A JP2013001850A JP2013001850A JP2014135353A JP 2014135353 A JP2014135353 A JP 2014135353A JP 2013001850 A JP2013001850 A JP 2013001850A JP 2013001850 A JP2013001850 A JP 2013001850A JP 2014135353 A JP2014135353 A JP 2014135353A
Authority
JP
Japan
Prior art keywords
insulating film
dummy gate
fin structure
substrate
buried insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013001850A
Other languages
English (en)
Inventor
Minoru Oda
穣 小田
Yuichi Kamimuta
雄一 上牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2013001850A priority Critical patent/JP2014135353A/ja
Priority to PCT/JP2013/072094 priority patent/WO2014109087A1/ja
Priority to TW102132964A priority patent/TW201428829A/zh
Publication of JP2014135353A publication Critical patent/JP2014135353A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＣＭＰ法を用いずにリプレイスメントゲートプロセスを可能にし、下地膜の面内ばらつきや欠陥を抑制すると共に、プロセスコストの低減をはかる。
【解決手段】半導体装置の製造方法であって、半導体基板１上にダミーゲート６を形成する工程と、基板１及びダミーゲート６の上に埋め込み絶縁膜９を堆積し、ダミーゲート６を埋め込み絶縁膜９にて埋め込む工程と、埋め込み絶縁膜９を一部エッチングし、ダミーゲート６の周辺部に空隙１０を形成する工程と、空隙１０の形成により露出したダミーゲート６をエッチングすることで、ダミーゲート６及び該ダミーゲート６上の埋め込み絶縁膜９を除去する工程と、ダミーゲート６の除去により露出した基板１上にゲート絶縁膜１２を介してゲート電極１３を形成する工程と、を含む。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関する。
ＣＭＯＳロジック回路における微細化が進むにつれ、低ＥＯＴ（Equivalent Physical Oxide Thickness）実現のために高誘電率（high-k）膜がデバイスへと適用されている。さらに、この high-k 膜の熱負荷による閾値変動や低誘電率層の形成を回避するため、或いはチャネルへの歪み導入のために、ＳＤ領域形成後にゲート絶縁膜を形成するリプレイスメントゲート（ダマシンゲート）プロセスを用いたデバイス作製が行われている。
従来のリプレイスメントゲートプロセスにおいては、ダミーゲート形成後にＳＤ領域を形成し、ダミーゲートをＳｉＯ2 などの絶縁膜によって埋め込み、ＣＭＰ（Chemical Mechanical Polishing）法によってダミーゲート上面を露出する。次いで、ダミーゲートを除去した後に、再度ゲート絶縁膜とゲート電極を形成することでゲートを形成する。これにより、ＳＤ領域形成時の高い熱負荷がかかることなく、ゲートスタックを形成することが可能となった。
上述のように、リプレイスメントゲートプロセスを行うにあたっては、埋め込み絶縁膜を堆積した後にＣＭＰ法を用いてダミーゲートの上面を露出する工程を必須としていた。しかし、ＣＭＰ法はウェハ面積が大口径化するにつれ、スクラッチやディッシング、エロージョンの発生を抑制することが技術的に困難になってくる。さらには、大口径化によりＣＭＰプロセスのコストの増大が予想され、今後ウェハが大口径化されていく上でリプレイスメントゲートプロセスの適用が困難になることが予想される。
特開２００１−９３８６１号公報 特開２００３−１５８２６３号公報
発明が解決しようとする課題は、ＣＭＰ法を用いずにリプレイスメントゲートプロセスを可能にし、下地膜（層間絶縁膜）の面内ばらつきや欠陥を抑制すると共に、プロセスの簡略化によるプロセスコストの低減をはかり得る半導体装置の製造方法を提供することである。
本発明の一態様に係わる半導体装置の製造方法は、半導体基板上にダミーゲートを形成する工程と、前記基板及び前記ダミーゲートの上に埋め込み絶縁膜を堆積し、前記ダミーゲートを前記埋め込み絶縁膜にて埋め込む工程と、前記埋め込み絶縁膜を一部エッチングし、前記ダミーゲートの周辺部に空隙を形成する工程と、前記空隙の形成により露出した前記ダミーゲートをエッチングすることで、前記ダミーゲート及び該ダミーゲート上の前記埋め込み絶縁膜を除去する工程と、前記ダミーゲートの除去により露出した前記基板上にゲート絶縁膜を介してゲート電極を形成する工程と、を含むことを特徴とする。
本発明の別の一態様に係わる半導体装置の製造方法は、半導体基板上にフィン構造を形成する工程と、前記基板及び前記フィン構造の表面上に、前記基板とは異なる半導体層を形成する工程と、前記半導体層が形成された前記基板及び前記フィン構造の上に埋め込み絶縁膜を堆積し、前記フィン構造を前記埋め込み絶縁膜にて埋め込む工程と、前記埋め込み絶縁膜を一部エッチングし、前記フィン構造の周辺部に空隙を形成する工程と、前記空隙により露出した前記フィン構造の下部から、前記フィン構造の外周に成膜された前記半導体層をエッチングすることで、前記フィン構造の外周部の前記半導体層及び前記フィン構造の上部の前記埋め込み絶縁膜を除去する工程と、を含むことを特徴とする。
本発明の別の一態様に係わる半導体装置の製造方法は、半導体基板上にフィン構造を形成する工程と、前記基板及び前記フィン構造の上に埋め込み絶縁膜を堆積し、前記フィン構造を前記埋め込み絶縁膜にて埋め込む工程と、前記埋め込み絶縁膜を一部エッチングし、前記フィン構造の周辺部に空隙を形成する工程と、前記空隙により露出した前記フィン構造の下部をエッチングし、前記フィン構造の上部を前記基板から浮遊させる工程と、を含むことを特徴とする。
本発明の別の一態様に係わる半導体装置の製造方法は、半導体基板上にフィン構造を形成する工程と、前記基板及び前記フィン構造の上に埋め込み絶縁膜を堆積し、前記フィン構造を前記埋め込み絶縁膜にて埋め込む工程と、前記埋め込み絶縁膜を一部エッチングして前記フィン構造の周辺部に空隙を形成する工程と、前記空隙により露出した前記フィン構造の下部を酸化することで前記フィン構造を前記基板と電気的に分離させる工程と、
を含むことを特徴とする。
本発明によれば、ＣＭＰ法を用いずにリプレイスメントゲートプロセスを可能とするため、ＣＭＰ法で問題となるディッシングやエロージョン、スクラッチなどの下地膜（層間絶縁膜）の面内ばらつきや欠陥を抑制することが可能となる。
また、ＣＭＰ法を用いないため、プロセスの簡略化によるプロセスコストの低減が期待される。さらに、埋め込み後のゲート形状が逆テーパ形状になるため、ゲート抵抗の低減及びゲート電極の埋め込み不良を抑制することが可能となる。
第１の実施形態に係わる半導体装置の製造工程を示す断面図。 第１の実施形態により作製された半導体装置の断面構造を示す顕微鏡写真（ゲート埋め込み直後）。 第１の実施形態により作製された半導体装置の断面構造を示す顕微鏡写真（ＨＦ処理によって空隙を形成したもの）。 第１の実施形態により作製された半導体装置の断面構造を示す顕微鏡写真（ポリＳｉをエッチングした状態）。 第１の実施形態により作製された半導体装置の断面構造を示す顕微鏡写真（ポリＳｉをエッチングした状態）。 ゲートパターンを細く分割した例を示す平面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。 第３の実施形態に係わる半導体装置の製造工程を示す断面図。 第４の実施形態に係わる半導体装置の製造工程を示す断面図。 ステップカバレッジを説明するための模式図。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図１は、第１の実施形態に係わる半導体装置の製造工程を示す断面図である。本実施形態は、リプレイスメントゲートプロセスによってＭＯＳＦＥＴを製造する方法である。
まず、図１（ａ）に示すように、半導体基板１上にダミーゲート絶縁膜２、ダミーゲート電極３、ハードマスク４を形成した後、リソグラフィとＲＩＥ等のエッチングプロセスによってダミーゲートパターンを形成する。具体的には、半導体基板１上にダミーゲート絶縁膜２及びダミーゲート電極３を堆積した後、ダミーゲート電極３上にゲートパターンのハードマスク４を形成する。そして、ＲＩＥ等のエッチングプロセスによってダミーゲート電極３を選択エッチングする。
次いで、図１（ｂ）に示すように、イオン注入によってチャネルとＳＤ領域間の寄生抵抗を下げるためのエクステンション領域７の形成を行い、続いて側壁膜５を形成した後に、Deep領域（Ｓ／Ｄ領域）８の形成を行う。ここでは図示しないが、短チャネル効果耐性向上のためにハロー（halo）領域の形成を行ってもよい。また、Deep領域８のみを形成した後にメタルＳＤ領域を形成してもよく、Deep領域８を形成するためではなくメタルＳＤとチャネル半導体界面のショットキー障壁を下げるためのイオン注入を行ってもよい。更には、イオン注入を行わずにメタルＳＤ領域のみを形成しても構わない。
ＳＤ領域形成の後、ＳＤ領域上のダミーゲート絶縁膜２を除去し、ダミーゲート電極３の下のみにダミーゲート絶縁膜２’を残したダミーゲート６を形成する。その後、側壁膜５及びハードマスク４をウェットエッチング等により除去する。ここでは、ＳＤ領域上のダミーゲート絶縁膜２を除去した後に側壁膜５及びハードマスク４を除去したが、ダミーゲート絶縁膜２を除去する前にこれらを除去しても構わない。また、以下の図１（ｃ）以降では、側壁膜５及びハードマスク４を除去した場合についての例を説明するが、何れの膜のうちどちらか、或いはどちらとも残したままでも構わない。
次いで、図１（ｃ）に示すように、基板１及びダミーゲート６の上に埋め込み絶縁膜９を堆積し、ダミーゲート６を絶縁膜９にて埋め込む。ここで、埋め込み絶縁膜９は、基板１の表面及びダミーゲート電極３の表面からそれぞれ成長し、最終的にダミーゲート電極３の周辺部でつながることになる。そして、基板１の表面から成長した部分とダミーゲート電極３の表面から成長した部分とのつながった部分（境界）は、埋め込み絶縁膜９が疎となっている。
埋め込み絶縁膜９としては、ステップカバレッジ（step coverage）の低い、若しくは膜内応力の強い絶縁膜を堆積して、ダミーゲート６を埋め込む。埋め込み絶縁膜９において上記条件を満たす膜として、例えば３００℃以下の低い温度でＳｉＨ4 ガス等やＮ2Ｏガス等を用いてＰＥＣＶＤ法によって形成されるＳｉＯ2 膜、若しくは同じくＰＥＣＶＤ法によって形成されるＳｉＮ膜などが挙げられる。これ以外にも、低温でＣＶＤ法によって成膜されるＬＴＯ膜やＴＥＯＳ膜でも構わない。このとき、ステップカバレッジの低さ、若しくは膜内応力の大きさ故に、ダミーゲート側面とダミーゲート近傍の半導体基板に堆積した絶縁膜が衝突する領域（境界）において、絶縁膜は疎になりやすくなる。
上述した膜内応力の強い絶縁膜とは、以下のような膜内応力を有する膜である。具体的には、膜内応力の大きさが９０ＭＰａ以上の圧縮応力が好ましく、特に３９０ＭＰａ以上の膜内圧縮応力を持つ膜であることが好ましい。なお、ここで言う膜内応力の測定は光てこ法によって見積もられた。例えば、ＳｉＯ2 の膜内応力を測定する場合には、４インチＳｉ基板上にＳｉＯ2 膜を堆積する前後で基板の曲率半径を測定し、基板の弾性定数等から曲率半径を用いて膜内応力を見積もった。
また、上述したステップカバレッジの低い膜とは以下に示す特徴を有する膜である。具体的には、図１０に示したアスペクトレシオ（aspect ratio）が（Ｈ／Ｗ）≒１．９（＝〜１３０ｎｍ／〜７０ｎｍ）となる段差形状を用いた場合、段差構造に絶縁膜を堆積した際の各部位における絶縁膜厚を用いて、サイドステップカバレッジ（side step coverage）が（Ｔｓ／Ｔｔ）＜０．４７、若しくはボトムステップカバレッジ（bottom step coverage）が（Ｔｂ／Ｔｔ）＜０．５１、若しくはカスピング（cusping）が（［Ｔｃ−Ｔｓ］／Ｔｓ）≧０．３４となる膜である。
次いで、埋め込み絶縁膜９をウェットエッチング法或いはガスでエッチングすることにより、図１（ｄ）に示すように、ダミーゲート６の周辺部に空隙１０を形成する。この空隙１０は、埋め込み絶縁膜９が疎になっている部分、即ち埋め込み絶縁膜９の基板１の表面から成長した部分とダミーゲート電極３の表面から成長した部分との境界に沿って斜めに形成される。
上記のプロセスにより、ダミーゲート電極３の底部が空隙１０に露出することになる。この状態で、空隙を通しての液体、若しくは気体によるダミーゲート電極３のエッチングを行うことで、図１（ｅ）に示すように、ダミーゲート電極３をリフトオフし、空孔１１を形成することが可能となる。
図１（ｅ）では、ダミーゲート絶縁膜２’が残っている図を示しているが、ダミーゲート電極３のエッチング時に同時にダミーゲート絶縁膜２’が除去されても構わない。しかしこの場合には、基板を同時にエッチングすることがないような絶縁膜種、及びエッチング条件でなければならない。
これ以降は、従来のＣＭＰ法を用いたリプレイスメントゲートプロセスと同様である。即ち、図１（ｆ）に示すように、ダミーゲート絶縁膜２’を除去し、ＭＯＳ界面と半導体基板１の表面を洗浄した後、ＡＬＤ法などによりゲート絶縁膜１２を形成し、更にゲート電極１３を埋め込む。ゲート電極１３を埋め込んだ後は、メタルＣＭＰを行うことでゲート電極１３の平坦化を行ってもよい。これ以降は、層間絶縁膜を堆積し、配線工程を行うことで、ＣＭＯＳロジック回路を形成することができる。
本実施形態における上述のプロセス条件を考慮すると、各膜種や半導体層には以下のような物質を用いることができる。基板１として、ＧｅやＩｎＧａＡｓ等の III−Ｖ族化合物を用いる場合においては、これらの半導体をエッチングしない薬液であるＨＣｌ，ＮａＯＨ，ＨＦ等でエッチング可能な絶縁膜をダミーゲート絶縁膜２として用いることができる。例えば、ＳｉＯ2 若しくはＨｆＯ2 といった high-k 膜等のＨＦにエッチングされる膜、ＨＣｌやＨＦにエッチングされるＬａ2Ｏ3 やＬａＡｌＯｘ等の膜、或いはＨＦ，ＨＣｌ，ＮａＯＨにエッチングされるＡｌ2Ｏ3 膜をダミーゲート絶縁膜２に用いることができる。
ＨＦのみにエッチングされるＳｉＯ2 、又はＨｆＯ2 、ＨｆＡｌＯｘなどの high-k 膜がダミーゲート絶縁膜２の場合には、ダミーゲート電極３としては、ＨＦ以外の薬液でエッチング可能な物質を用いることができる。例えば、ＮａＯＨやＴＭＡＨにエッチングされるａ−Ｓｉ、Ｈ2Ｏ2 を含むＮａＯＨやＨＣｌにエッチングされるａ−Ｇｅ、ＨＣｌのみでエッチング可能なａ−ＩｎＰやＮｉ等、を用いることができる。さらには、ＨＦでエッチングされるＳｉＯ2 などでダミーゲート電極３を形成してもよいが、この場合には埋め込み絶縁膜９をＨＦによるエッチングが遅いＳｉＮにするなどの必要がある。
ＨＣｌにエッチングされるＬａ2Ｏ3 やＬａＡｌＯｘ等においては、ダミーゲート電極３にａ−Ｓｉ，ａ−Ｇｅなどを用いれば、ＴＭＡＨ、ＮａＯＨやＮａＯＨにＨ2Ｏ2 を加えた薬液でエッチング可能である。さらに、ダミーゲート電極３にａ−ＩｎＰやＮｉ等を用いれば、ダミーゲート電極３とダミーゲート絶縁膜２を同時にＨＣｌにてエッチング可能である。
次に、ＨＦ，ＨＣｌ，ＮａＯＨにエッチングされるＡｌ2Ｏ3 膜等をダミーゲート絶縁膜２に用いる場合については、ダミーゲート電極３にａ−Ｓｉ，ａ−Ｇｅ，ａ−ＩｎＰ，Ｎｉ、或いはＡｌ2Ｏ3 やＳｉＯ2 などの絶縁膜を用いることができる。このとき、ＴＭＡＨやＮａＯＨ，ＨＣｌ，ＨＦにてそれぞれダミーゲート電極３とダミーゲート絶縁膜２を同時にリフトオフすることが可能である。
ハードマスク４や側壁膜５には、ＳｉＯ2 或いはＳｉＮを用いることができる。埋め込み絶縁膜９には、ステップカバレッジの低い若しくは膜内圧縮応力の大きいＳｉＯ2 膜やＳｉＮ膜を用いることができる。これにより、ＨＦやＨ3ＰＯ4 にて空隙１０を形成することが可能となり、この空隙１０よりダミーゲート電極３をリフトオフすることが可能となる。
ダミーゲート電極３とダミーゲート絶縁膜２をＳｉＯ2 やＡｌ2Ｏ3 等の絶縁膜で形成した場合、若しくはａ−Ｓｉ／Ａｌ2Ｏ3 とした場合には、ＮＨ4ＯＨやＴＭＡＨ，ＨＦによってエッチングすることでダミーゲート絶縁膜２とダミーゲート電極３が同時に溶解する。このとき、半導体基板１はＮＨ4ＯＨやＴＭＡＨ，ＨＦに殆ど溶解しないため、基板掘れの問題は起きない。このため、この構造は、工程数を減らすことが可能となるため好ましい。
以上のことから考えて、Ｇｅや III−Ｖ族基板における最良となる構造の一例としては、ダミーゲート絶縁膜２にＡｌ2Ｏ3 、ダミーゲート電極３にａ−Ｓｉ、埋め込み絶縁膜９にＰＥＣＶＤ法によって形成されるステップカバレッジの低い、若しくは膜内圧縮応力の大きいＳｉＯ2 を用いる構造が挙げられる。この場合、埋め込み絶縁膜９や半導体をエッチングすることなく、ダミーゲート電極３とダミーゲート絶縁膜２をＴＭＡＨやＮａＯＨ系薬液によって同時にエッチングすることが可能である。なお、上述したａ−Ｓｉ／Ａｌ2Ｏ3 構造では、ａ−Ｓｉ除去工程の処理時間や温度によってはＧｅやＩｎＧａＡｓ基板掘れが起きる可能性もある。この可能性を考慮すると、ダミーゲート電極３にａ−Ｓｉ、ダミーゲート絶縁膜２にＨｆＡｌＯｘやＳｉＯ2 を用いる構造も最良の構造の一つに挙げられる。以上述べたゲートスタックではハードマスク４はリフトオフ可能なため、ＳｉＯ2 やＳｉＮでも構わないが、側壁にはＨＦにエッチングされやすいＳｉＯ2 などを用いることが好ましい。
半導体基板１、若しくは半導体基板表面がＳｉやＳｉ1-xＧｅx（ｘ＜０．７）のようなＳｉ含有量の多い半導体層となる場合には、アンモニア薬液による基板掘れが起きるために、ダミーゲート６の構造はＧｅや III−Ｖ族とは異なったものを使用する必要がある。
ダミーゲート絶縁膜２には、半導体をエッチングしない薬液であるＨＣｌ，Ｈ3ＰＯ4，ＨＦ等でエッチング可能な絶縁膜を用いることができる。例えば、ＳｉＯ2 、ＨｆＯ2 、ＨｆＡｌＯｘといった high-k 膜等のＨＦにエッチングされる膜、ＨＦ，ＨＣｌにエッチングされるＡｌ2Ｏ3 ，Ｌａ2Ｏ3 ，ＬａＡｌＯx 等の膜、或いはＨ3ＰＯ4 にエッチングされるＳｉＮ膜をダミーゲート絶縁膜２に用いることができる。これらのダミーゲート絶縁膜２においては、ダミーゲート電極３においてａ−Ｓｉ，ａ−ＩｎＰ，Ｎｉ，ａ−Ｇｅ若しくはＳｉＯ2 やＳｉＮ等の絶縁膜を用いることができ、それぞれＮａＯＨやＴＭＡＨ，ＨＣｌ，Ｈ2Ｏ2 を含むＮａＯＨやＨＣｌ、若しくはＨＦやＨ3ＰＯ4 を用いてダミーゲート電極３をエッチングすることができる。但し、前述のようにＡｌ2Ｏ3 膜を用いる場合のみ、ダミーゲート電極にａ−Ｓｉを用いることができない。というのもａ−Ｓｉ，Ａｌ2Ｏ3 ，ＳｉがＴＭＡＨやＮａＯＨ系薬液によって同時にエッチングされてしまうため、基板掘れが起きてしまうためである。
上述の構造においては、埋め込み絶縁膜９にステップカバレッジの低い、若しくは膜内応力の強いＳｉＯ2 やＳｉＮを用いればよい。但し、ダミーゲート電極３にＳｉＯ2 やＳｉＮを用いている場合のみ、ダミーゲート電極除去時の埋め込み絶縁膜のエッチングが起きないように、それぞれ埋め込み絶縁膜は別種の膜にしなければならない。つまり、ダミーゲート電極３がＳｉＯ2 の場合には、埋め込み絶縁膜９はＳｉＮにするなどしなければならない。最後に、ハードマスク４や側壁５はそれぞれＳｉＯ2 ，ＳｉＮなどの絶縁膜を用いることができる。
ダミーゲートと埋め込み絶縁膜の組み合わせとして、最良な構造の一例として挙げられるのが、ダミーゲート絶縁膜２をＳｉＮ、ダミーゲート電極３をａ−Ｓｉ、埋め込み絶縁膜９をＰＥＣＶＤ法によって形成されるステップカバレッジの低い、若しくは膜内圧縮応力の大きいＳｉＯ2 を用いる場合である。この場合には、ＨＦ液にて空隙１０を形成したのち、ＴＭＡＨやＮＨ4ＯＨ液にてダミーゲート電極３をエッチングすることが可能となり、空孔１１を形成することができる。次に、ダミーゲート絶縁膜２を熱リン酸で除去することで、基板掘れがなく半導体層を露出することができる。
また、最良構造のもう一例として挙げられるのが、ＳｉＮのみでダミーゲート（つまりダミーゲート絶縁膜２とダミーゲート電極３）を形成する場合である。この場合には、側壁を形成する必要がなくなるという点、空隙を形成したのちにＨ3ＰＯ4 処理の一工程のみでダミーゲート全体をリフトオフして表面を露出することが可能となる点、からプロセスの簡略化につながる。
以上、上述したダミーゲート構造や埋め込み絶縁膜の条件はこれに限るものではなく、他の物質を用いても構わない。
以下に、本実施形態における実験結果を、図２〜図５に示す。半導体基板１にＳｉ、ダミーゲート絶縁膜２に熱酸化によって形成されたＳｉＯ2 （１０ｎｍ）、ダミーゲート電極３にポリＳｉ（７０ｎｍ）、ハードマスク４にＡＬＤ法によって形成されたＳｉＮ（２０ｎｍ）、埋め込み絶縁膜９にＳｉＨ4 ガス（１０sccm以下）及びＮ2Ｏガス（４６０sccm）を用いて２５０℃でＰＥＣＶＤ法によって成膜されたＳｉＯ2 （２５０ｎｍ）を用いている。またここでは、側壁膜５やＳＤ領域の形成は行っていない。なお、図２のみダミーゲート電極３の厚さが他とは異なる条件を示しているが、図３以降は全て上述の条件の結果を示している。
まず、図２ではゲート埋め込み直後の断面ＳＥＭ像を示しており、本実施形態の説明図１（ｃ）に該当する。この図から、ゲート側面近傍で後に空隙１０の形成される領域が疎になっていることが分かる。次に、ＨＦ処理によって空隙１０を形成したもの（図１（ｄ）に相当）を、図３に示している。ここでは、ＳｉＯ2 をエッチングするため、ＨＦ処理を１分間行っている。
次に、図４、図５では、この空隙１０よりダミーゲート電極３のポリＳｉをエッチングするため、希釈したＮＨ4ＯＨ液を４５℃に熱して１５分ほど浸漬した後の断面ＳＥＭ像を示している。図４は、ゲート長〜５０ｎｍのパターンがピッチ５００ｎｍで整列した断面像であるが、全てのゲートパターンにおいて完全にポリＳｉが除去されているのが確認できる。また、図５においては、ゲートパターンのピッチを１５０ｎｍ以下にして同一エッチング条件でポリＳｉ除去を行っているが、ゲート間のスペースに存在する埋め込みＳｉＯ2 膜もほぼ除去され、２μｍにわたってパターンが除去されている。
このことから任意のゲート長において、図６のようにゲートパターンをそれより細いゲートパターンに分割、或いはブロックに分割することで、リフトオフするためのゲート電極エッチング時間を短縮することが可能となる。
このように本実施形態によれば、ダミーゲート６の周辺部に空洞１０を設け、この空洞１０を利用してダミーゲート６の下部をエッチングすることにより、ＣＭＰ法を用いずにリプレイスメントゲートプロセスを可能とすることができる。このため、ＣＭＰ法で問題となるディッシングやエロージョン、スクラッチなどの下地膜（層間絶縁膜）の面内ばらつきや欠陥を抑制することが可能となる。また、ＣＭＰ法を用いないため、プロセスの簡略化によるプロセスコストの低減が期待される。さらに、埋め込み後のゲート形状が逆テーパ形状になるため、ゲート抵抗の低減、及びゲート電極の埋め込み不良を抑制することが可能となる。
（第２の実施形態）
図７は、第２の実施形態に係わる半導体装置の製造工程を示す断面図である。本実施形態は、Ｆｉｎ−ＦＥＴを製造する方法である。
まず、図７（ａ）に示すように、半導体基板（支持基板）２１上にリソグラフィ及びＲＩＥ等のエッチングプロセスを用いて、フィン（Ｆｉｎ）構造２２を形成する。ここで、支持基板２１とフィン構造２２においては、半導体基板２１をエッチング加工してフィン構造２２を形成したものであっても良く、それぞれ異なる半導体で構成されていても良い。例えば、基板２１がＳｉ若しくはＧｅであり、フィン構造２２が基板２１上にエピタキシャル成長などで形成されたＳｉＧｅ，Ｇｅ、或いは III−Ｖ族化合物から構成されていてもよい。
次いで、図７（ｂ）に示すように、基板２１の表面上及びフィン構造２２の表面上に基板表面とは異なる半導体層２３を形成する。
次いで、図７（ｃ）に示すように、基板２１及びフィン構造２２の上に埋め込み絶縁膜２４を堆積し、フィン構造２２を埋め込み絶縁膜２４にて埋め込む。この埋め込み絶縁膜２４は、第１の実施形態と同様で、ステップカバレッジが低い、若しくは膜内応力の大きい膜を用いる。
次いで、図７（ｄ）に示すように、ウェットエッチング等のプロセスにより、埋め込み絶縁膜２４の疎の領域をエッチングすることで空隙２５を形成する。これにより、フィン構造２２の底部において半導体層２３が空隙２５に露出することになる。
次いで、空隙２５を通しての液体、若しくは気体による半導体層２３のエッチングを行うことで、フィン構造２２の上部に堆積した絶縁膜２４をリフトオフすることが可能となる。これにより、図７（ｅ）に示すとおり、バルク−フィン構造を形成することが可能となる。
これ以降は図示しないが、フィン構造２２の表面上にゲート絶縁膜を介してゲート電極を形成することにより、Ｆｉｎ−ＦＥＴを作製することが可能となる。
このように本実施形態によれば、フィン構造２２の周辺部で基板２１上に絶縁膜２４が残っているため、フィン構造２２にゲート絶縁膜を介してゲート電極を形成した場合、ゲート電極が基板２１に近接することを未然に防止することができる。即ち、図７（ｅ）の絶縁膜２４の存在により実質的なＳＯＩフィン構造となり、素子特性の向上に寄与することが可能となる。
（第３の実施形態）
図８は、第３の実施形態に係わる半導体装置の製造工程を示す断面図である。本実施形態も、第２の実施形態と同様にＦｉｎ−ＦＥＴを製造する方法である。
まず、図８（ａ）に示すように、半導体基板（支持基板）３１上にリソグラフィ及びＲＩＥ等のエッチングプロセスを用いてフィン構造３２を形成するまでは第２の実施形態と同様である。ここでも第２の実施形態と同じく、支持基板３１とフィン構造３２は構成する半導体が同じでも異なっていても構わない。
次いで、図８（ｂ）に示すように、基板３１及びフィン構造３２の上に埋め込み絶縁膜３３を堆積し、フィン構造３２をステップカバレッジが低い若しくは膜内応力の大きい埋め込み絶縁膜３３にて埋め込む。
次いで、図８（ｃ）に示すように、ウェットエッチング等のエッチングプロセスによりフィン構造の近傍の絶縁膜３３が疎の領域に空隙３４を形成する。これにより、フィン構造３２の底部が空隙３４に露出することになる。
次いで、図８（ｄ）に示すように、空隙３４を通して、ウェットエッチング若しくはガスエッチングによりフィン構造３２の下部をエッチングし、半導体浮遊層３５を形成する。半導体浮遊層３５を形成するにあたっては、その両端を例えばＳＤ−Ｐａｄ領域のようなフィン構造部よりも面積の大きい領域を形成しておくことで、Ｐａｄ領域が支持基板３１とつながり、半導体浮遊層３５は空中に保持されることとなる。
次いで、半導体浮遊層３５の外周部に成膜されている埋め込み絶縁膜３３をウェットエッチング等により除去することで、図８（ｅ）に示すような半導体浮遊構造を得ることができる。
これ以降は、半導体浮遊層３５が形成された後、ＡＬＤ法によってゲート絶縁膜、ＣＶＤ法によってゲート電極を堆積し、リソグラフィおよびＲＩＥ等を用いることで、ＧＡＡ（Gate all around）のＦｉｎ−ＦＥＴを形成することが可能となる。
このように本実施形態によれば、フィン構造３２の周辺部に空洞３４を設け、この空洞３４を利用してフィン構造３２の下部をエッチングすることにより、半導体浮遊層３５を形成することができる。そして、この半導体浮遊層３５にゲート絶縁膜及びゲート電極を形成することにより、ＧＡＡ構造のＦｉｎ−ＦＥＴを簡易に作製することができる。
（第４の実施形態）
図９は、第４の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、図８と同一部分には同一符号を付して、その詳しい説明は省略する。
この実施形態は、先に説明した第３の実施形態において、半導体浮遊層を形成するにあたっての変形例である。
図９（ａ）に示すように、前記図８（ｃ）の空隙形成までは第３の実施形態と同様である。次いで、図９（ｂ）に示すように、空隙３４を通してフィン構造下部を酸化して酸化膜３６を形成することで、基板３１とは電気的に分離された半導体層３７を形成することができる。これにより、疑似ＳｅｍＯＩ（Semiconductor On Insulator）構造を形成することが可能である。
次いで、図９（ｃ）に示すように、半導体層３７の外周部に堆積されている埋め込み絶縁膜３３を除去する。これ以降は、半導体層３７の表面上にゲート絶縁膜を介してゲート電極を形成することにより、フィン構造３２の３面にゲートを形成したＦｉｎ−ＦＥＴを作製することが可能となる。
なお、ここでは埋め込み絶縁膜３３の除去後に半導体層３７の下部の酸化膜３６が残っているが、埋め込み絶縁膜３３の種類、及び埋め込み絶縁膜エッチング条件次第では半導体層３７の下部の酸化膜３６は除去されることもあり、図８（ｅ）と同様な構造が得られる場合もある。この場合には、第３の実施形態と同じくフィン構造の両端をＳＤ−Ｐａｄ領域のような面積の大きい領域を形成することで、半導体浮遊層３７を得ることが可能となる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
実施形態では、ダミーゲートとしてダミーゲート絶縁膜及びダミーゲート電極の積層構造を用いたが、ダミーゲートは必ずしも積層構造に限るものではなく、単層構造で実現することも可能である。
また、埋め込み絶縁膜をエッチングするのは必ずしもウェットエッチング法に限るものではなく、埋め込み絶縁膜のみを選択的にエッチングできるものであれば良く、ガスを用いたドライエッチング法であっても良い。
また、半導体基板、ダミーゲート、及び埋め込み絶縁膜の材料、更には埋め込み絶縁膜をエッチングする際のエッチング条件等は、仕様に応じて適宜変更可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１，２１，３１…半導体基板
２…ダミーゲート絶縁膜
３…ダミーゲート電極
４…ハードマスク
５…側壁膜
６…ダミーゲート
７…エクステンション領域
８…Deep領域（ＳＤ領域）
９，２４，３３…埋め込み絶縁膜
１０，２５，３４…空洞
１１…空孔
１２…ゲート絶縁膜
１３…ゲート電極
２２，３２…フィン構造
２３…半導体層
３５…半導体浮遊層
３６…酸化膜
３７…半導体層

Claims (12)

  1. 半導体基板上にダミーゲートを形成する工程と、
    前記基板及び前記ダミーゲートの上に埋め込み絶縁膜を堆積し、前記ダミーゲートを前記埋め込み絶縁膜にて埋め込む工程と、
    前記埋め込み絶縁膜を一部エッチングし、前記ダミーゲートの周辺部に空隙を形成する工程と、
    前記空隙の形成により露出した前記ダミーゲートをエッチングすることで、前記ダミーゲート及び該ダミーゲート上の前記埋め込み絶縁膜を除去する工程と、
    前記ダミーゲートの除去により露出した前記基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記ダミーゲートを形成する工程として、前記基板上にダミーゲート絶縁膜及びダミーゲート電極の積層構造を形成した後に、前記ダミーゲート電極をゲートパターンに加工することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記ダミーゲートを前記埋め込み絶縁膜にて埋め込む工程として、前記基板の表面及び前記ダミーゲートの表面から埋め込み絶縁膜を成長し、
    前記空隙を形成する工程として、前記埋め込み絶縁膜の前記基板表面から成長した部分と前記ダミーゲートの表面から成長した部分との境界に沿って、前記埋め込み絶縁膜をウェットエッチング法にてエッチングすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記基板はＳｉ基板であり、
    前記ダミーゲート絶縁膜にＳｉＮ若しくはＳｉＯ2 、前記ダミーゲート電極にａ−Ｓｉ、前記埋め込み絶縁膜にＳｉＯ2 膜を用い、
    前記埋め込み絶縁膜に空隙を形成する際にフッ酸を用い、前記ダミーゲート電極を除去する際にアンモニア又はＴＭＡＨを用い、前記ダミーゲート絶縁膜を除去する際にリン酸を用いることを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
  5. 前記基板はIII−Ｖ族化合物半導体であり、
    前記ダミーゲート絶縁膜にＡｌ2Ｏ3 若しくはＳｉＯ2 、前記ダミーゲート電極にａ−Ｓｉ、前記埋め込み絶縁膜にＳｉＯ2 膜を用い、
    前記埋め込み絶縁膜に空隙を形成する際にフッ酸を用い、前記ダミーゲート電極を除去する際にアンモニア又はＴＭＡＨを用い、前記ダミーゲート絶縁膜を除去する際に塩酸若しくはアンモニア薬液を用いることを特徴とする請求項１〜３の何れかに記載の半導体装置の製造方法。
  6. 半導体基板上にフィン構造を形成する工程と、
    前記基板及び前記フィン構造の表面上に、前記基板とは異なる半導体層を形成する工程と、
    前記半導体層が形成された前記基板及び前記フィン構造の上に埋め込み絶縁膜を堆積し、前記フィン構造を前記埋め込み絶縁膜にて埋め込む工程と、
    前記埋め込み絶縁膜を一部エッチングし、前記フィン構造の周辺部に空隙を形成する工程と、
    前記空隙により露出した前記フィン構造の下部から、前記フィン構造の外周に成膜された前記半導体層をエッチングすることで、前記フィン構造の外周部の前記半導体層及び前記フィン構造の上部の前記埋め込み絶縁膜を除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 半導体基板上にフィン構造を形成する工程と、
    前記基板及び前記フィン構造の上に埋め込み絶縁膜を堆積し、前記フィン構造を前記埋め込み絶縁膜にて埋め込む工程と、
    前記埋め込み絶縁膜を一部エッチングし、前記フィン構造の周辺部に空隙を形成する工程と、
    前記空隙により露出した前記フィン構造の下部をエッチングし、前記フィン構造の上部を前記基板から浮遊させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 半導体基板上にフィン構造を形成する工程と、
    前記基板及び前記フィン構造の上に埋め込み絶縁膜を堆積し、前記フィン構造を前記埋め込み絶縁膜にて埋め込む工程と、
    前記埋め込み絶縁膜を一部エッチングして前記フィン構造の周辺部に空隙を形成する工程と、
    前記空隙により露出した前記フィン構造の下部を酸化することで前記フィン構造を前記基板と電気的に分離させる工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記フィン構造を前記埋め込み絶縁膜にて埋め込む工程として、前記基板の表面及び前記フィン構造の表面から埋め込み絶縁膜を成長し、
    前記空隙を形成する工程として、前記埋め込み絶縁膜の前記基板表面から成長した部分と前記フィン構造の表面から成長した部分との境界に沿って、前記埋め込み絶縁膜をウェットエッチング法にてエッチングすることを特徴とする請求項６〜８の何れかに記載の半導体装置の製造方法。
  10. 前記フィン構造は、前記基板と同じ材料又は前記基板上にエピタキシャル成長されたＳｉＧｅ層、Ｇｅ層、又はIII-Ｖ族化合物半導体層であることを特徴とする請求項６〜８の何れかに記載の半導体装置の製造方法。
  11. 前記埋め込み絶縁膜として、ステップカバレッジが所定値以下の膜、又は膜内圧縮応力が９０ＭＰａ以上の絶縁膜を用いることを特徴とする請求項１〜１０の何れかに記載の半導体装置の製造方法。
  12. 前記埋め込み絶縁膜として、ＰＥＣＶＤ法でＳｉＨ4 ガス及びＮ2Ｏガスを用いて３００℃未満の温度で成膜されるＳｉＯ2 膜を用いることを特徴とする請求項１１に記載の半導体装置の製造方法 。
JP2013001850A 2013-01-09 2013-01-09 半導体装置の製造方法 Pending JP2014135353A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013001850A JP2014135353A (ja) 2013-01-09 2013-01-09 半導体装置の製造方法
PCT/JP2013/072094 WO2014109087A1 (ja) 2013-01-09 2013-08-19 半導体装置の製造方法
TW102132964A TW201428829A (zh) 2013-01-09 2013-09-12 半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013001850A JP2014135353A (ja) 2013-01-09 2013-01-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014135353A true JP2014135353A (ja) 2014-07-24

Family

ID=51166753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013001850A Pending JP2014135353A (ja) 2013-01-09 2013-01-09 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2014135353A (ja)
TW (1) TW201428829A (ja)
WO (1) WO2014109087A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595780B1 (ko) * 2014-08-14 2016-02-19 경북대학교 산학협력단 GaN-Fin 구조 및 FinFET를 제조하는 방법 및 이러한 방법으로 제조된 GaN-Fin 구조를 사용하는 소자 및 FinFET
WO2021010024A1 (ja) * 2019-07-12 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545556B2 (en) * 2021-04-19 2023-01-03 Nanya Technology Corpoartion Semiconductor device with air gap between gate-all-around transistors and method for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329861A (ja) * 2001-05-01 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7705405B2 (en) * 2004-07-06 2010-04-27 International Business Machines Corporation Methods for the formation of fully silicided metal gates
JP5768456B2 (ja) * 2011-04-18 2015-08-26 富士通セミコンダクター株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101595780B1 (ko) * 2014-08-14 2016-02-19 경북대학교 산학협력단 GaN-Fin 구조 및 FinFET를 제조하는 방법 및 이러한 방법으로 제조된 GaN-Fin 구조를 사용하는 소자 및 FinFET
WO2021010024A1 (ja) * 2019-07-12 2021-01-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び撮像装置

Also Published As

Publication number Publication date
WO2014109087A1 (ja) 2014-07-17
TW201428829A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
US11222826B2 (en) FinFET structure and device
US10170375B2 (en) FinFET devices with unique fin shape and the fabrication thereof
US7705417B2 (en) Semiconductor device and method of fabricating isolation region
TWI480976B (zh) 在多層晶圓中之溝渠結構
JP5117906B2 (ja) ナノワイヤトランジスタおよびその製造方法
WO2002101818A2 (en) Method for isolating semiconductor devices
TWI525823B (zh) 積體電路裝置及其製造方法
CN110957257A (zh) 绝缘体上半导体衬底、其形成方法以及集成电路
WO2014109087A1 (ja) 半導体装置の製造方法
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
CN105914178B (zh) 浅沟槽隔离结构的制作方法
TW201539553A (zh) 閘極結構的接觸窗結構形成方法
WO2016008194A1 (zh) 半导体器件及其制造方法
US9437674B2 (en) Insulating trench forming method
JP4472434B2 (ja) 半導体装置の製造方法
CN102194684B (zh) 栅极介质层制造方法
KR20080084256A (ko) 반도체 소자의 ｓｔｉ 형성공정
US9608087B2 (en) Integrated circuits with spacer chamfering and methods of spacer chamfering
KR100851921B1 (ko) 반도체 소자의 트렌치 형성 방법 및 이를 이용한 리세스게이트 형성 방법
CN109786337B (zh) 半导体结构及其形成方法
US20130256810A1 (en) Semiconductor Device and Method for Manufacturing the Same
TW201717281A (zh) 半導體元件及其製作方法
CN114864479A (zh) 半导体器件及其制作方法
KR20150031122A (ko) 반도체 소자의 제조 방법
KR20110078883A (ko) Ｓｏｎ의 제조방법