JP3143670B2 - 酸化薄膜形成方法 - Google Patents
酸化薄膜形成方法Info
- Publication number
- JP3143670B2 JP3143670B2 JP09218774A JP21877497A JP3143670B2 JP 3143670 B2 JP3143670 B2 JP 3143670B2 JP 09218774 A JP09218774 A JP 09218774A JP 21877497 A JP21877497 A JP 21877497A JP 3143670 B2 JP3143670 B2 JP 3143670B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- compound semiconductor
- forming
- film
- predetermined thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、シリコンカーバイト
（SiC)化合物半導体にＭＯＳゲートなどの酸化薄膜を形
成する方法に関するものであり、更に詳しくはシリコン
結晶並みに良質なゲート酸化膜をシリコンカーバイト
（SiC）化合物半導体に形成するための方法である。
（SiC)化合物半導体にＭＯＳゲートなどの酸化薄膜を形
成する方法に関するものであり、更に詳しくはシリコン
結晶並みに良質なゲート酸化膜をシリコンカーバイト
（SiC）化合物半導体に形成するための方法である。
【０００２】
【従来の技術】化合物半導体では、構成元素には二酸化
珪素（SiO２) などの良質な酸化膜を形成する元素が含
まれているため、従来SiCなどの化合物半導体上にＭＯ
Ｓゲートを形成する場合には、シリコン結晶の表面に酸
化膜を形成するのと同様に、当該半導体表面を酸化ガス
中で熱処理などで半導体構成元素を酸化させることによ
り、所定厚さの酸化膜を形成する方法が採られていた。
珪素（SiO２) などの良質な酸化膜を形成する元素が含
まれているため、従来SiCなどの化合物半導体上にＭＯ
Ｓゲートを形成する場合には、シリコン結晶の表面に酸
化膜を形成するのと同様に、当該半導体表面を酸化ガス
中で熱処理などで半導体構成元素を酸化させることによ
り、所定厚さの酸化膜を形成する方法が採られていた。
【０００３】
【発明が解決しようとする課題】しかし、このように化
合物半導体を直接酸化してその表面に酸化膜を形成する
方法では、ある程度の品質の酸化膜を形成することがで
きるが、シリコン結晶の表面を直接酸化ガス中で熱処理
することなどによってはシリコンゲート酸化膜並みの特
性のものは得られていない。
合物半導体を直接酸化してその表面に酸化膜を形成する
方法では、ある程度の品質の酸化膜を形成することがで
きるが、シリコン結晶の表面を直接酸化ガス中で熱処理
することなどによってはシリコンゲート酸化膜並みの特
性のものは得られていない。
【０００４】これは、化合物半導体が酸化膜を形成する
元素と酸化膜形成元素以外の元素（SiC の場合はC)とか
ら構成されているが、所定の厚さの酸化膜を化合物半導
体の直接酸化に一気に作成すれば、酸化膜中に、酸化膜
形成元素以外の元素が酸化されずに残存するためであ
り、この残存元素が酸化膜の特性劣化を生じさせ、リー
ク電流などの電気特性の不安定性の原因となっている。
元素と酸化膜形成元素以外の元素（SiC の場合はC)とか
ら構成されているが、所定の厚さの酸化膜を化合物半導
体の直接酸化に一気に作成すれば、酸化膜中に、酸化膜
形成元素以外の元素が酸化されずに残存するためであ
り、この残存元素が酸化膜の特性劣化を生じさせ、リー
ク電流などの電気特性の不安定性の原因となっている。
【０００５】このため、酸化過程で、酸化膜形成元素以
外の元素を如何に除去して酸化を進行させるかが、この
種の半導体における酸化プロセスの課題であり、これま
で種々の酸化条件の研究が行われてきたが、酸化膜形成
元素以外の元素の除去は達成されていない。
外の元素を如何に除去して酸化を進行させるかが、この
種の半導体における酸化プロセスの課題であり、これま
で種々の酸化条件の研究が行われてきたが、酸化膜形成
元素以外の元素の除去は達成されていない。
【０００６】したがって、酸化膜形成元素以外の元素の
残存がない酸化膜を形成することが、化合物半導体製造
プロセスの重要な課題となっている。
残存がない酸化膜を形成することが、化合物半導体製造
プロセスの重要な課題となっている。
【０００７】そこで、本願発明者らはこれらの課題を解
決するため、鋭意研究の結果、これまでの酸化条件の研
究にも拘らず、酸化膜形成元素以外の元素の残存除去が
達成されず、シリコンゲート酸化膜並みの特性のものが
得られていないのは、酸化膜形成元素以外の元素が酸化
過程中に拡散などにより、完全に形成中の酸化膜外に出
られないためであるとの結論に達した。
決するため、鋭意研究の結果、これまでの酸化条件の研
究にも拘らず、酸化膜形成元素以外の元素の残存除去が
達成されず、シリコンゲート酸化膜並みの特性のものが
得られていないのは、酸化膜形成元素以外の元素が酸化
過程中に拡散などにより、完全に形成中の酸化膜外に出
られないためであるとの結論に達した。
【０００８】
【課題を解決するための手段】この発明は、上記知見に
基づき完成したものであり、具体的には化合物半導体の
表面に所定の厚さの酸化薄膜を形成する方法において、
化合物半導体の表面を原子層オーダで酸化して酸化膜を
形成した後、該酸化膜上に所定の厚さの酸化膜を、上記
化合物半導体を酸化させることなく形成するようにした
酸化薄膜形成方法を提案するものである。
基づき完成したものであり、具体的には化合物半導体の
表面に所定の厚さの酸化薄膜を形成する方法において、
化合物半導体の表面を原子層オーダで酸化して酸化膜を
形成した後、該酸化膜上に所定の厚さの酸化膜を、上記
化合物半導体を酸化させることなく形成するようにした
酸化薄膜形成方法を提案するものである。
【０００９】
【作用】即ち、この発明では化合物半導体の酸化による
酸化膜の形成を酸化膜形成元素以外の元素が十分に拡散
により表面から系外に出ることができる原子層オーダー
の厚さに止めておく。
酸化膜の形成を酸化膜形成元素以外の元素が十分に拡散
により表面から系外に出ることができる原子層オーダー
の厚さに止めておく。
【００１０】これにより残存元素はその表面から拡散に
より系外に逃散するので、化合物半導体の表面には酸化
物形成元素のみからなる良質な特性をもつ酸化膜が形成
される。
より系外に逃散するので、化合物半導体の表面には酸化
物形成元素のみからなる良質な特性をもつ酸化膜が形成
される。
【００１１】なお、化合物半導体の表面に原子層オーダ
の初期酸化を行わない場合には、界面が不安定で、良好
な界面特性は得られない。
の初期酸化を行わない場合には、界面が不安定で、良好
な界面特性は得られない。
【００１２】しかしながら、一般にはそれだけでは、所
定の厚さの酸化膜を得ることができないが、この発明で
は原子層オーダの酸化膜の上面に所定の厚さの酸化膜
を、下部の化合物半導体を酸化することなく形成するの
である。
定の厚さの酸化膜を得ることができないが、この発明で
は原子層オーダの酸化膜の上面に所定の厚さの酸化膜
を、下部の化合物半導体を酸化することなく形成するの
である。
【００１３】下部の化合物半導体を酸化することなく原
子層オーダーの酸化膜上面に、所定の厚さの酸化膜を形
成する方法としては、例えば下部の化合物半導体が酸化
しない低温などの条件で容易に酸化する元素を所定の厚
さで堆積した後、該元素を酸化する方法、或は下部の化
合物半導体が酸化しない低温などの条件で所望の酸化物
を化学堆積法（ＣＶＤ）などで所定厚さに直接堆積する
方法等を採用することができる。
子層オーダーの酸化膜上面に、所定の厚さの酸化膜を形
成する方法としては、例えば下部の化合物半導体が酸化
しない低温などの条件で容易に酸化する元素を所定の厚
さで堆積した後、該元素を酸化する方法、或は下部の化
合物半導体が酸化しない低温などの条件で所望の酸化物
を化学堆積法（ＣＶＤ）などで所定厚さに直接堆積する
方法等を採用することができる。
【００１４】以上のようにこの発明によれば、化合物半
導体の表面を原子層オーダーで酸化した後、該酸化膜の
上面に所定の厚さの酸化膜を、下部の化合物半導体をそ
れ以上酸化することなく形成するため、全く残存元素が
ない所定の膜厚の酸化膜を形成することができる。
導体の表面を原子層オーダーで酸化した後、該酸化膜の
上面に所定の厚さの酸化膜を、下部の化合物半導体をそ
れ以上酸化することなく形成するため、全く残存元素が
ない所定の膜厚の酸化膜を形成することができる。
【００１５】また、この発明では原子層オーダーの酸化
膜の上面への酸化膜形成は、下部の化合物半導体の酸化
を進行させることがない低温などの条件下で行われるた
め、これにより原子層オーダーの酸化膜が変質すること
はない。
膜の上面への酸化膜形成は、下部の化合物半導体の酸化
を進行させることがない低温などの条件下で行われるた
め、これにより原子層オーダーの酸化膜が変質すること
はない。
【００１６】更に、この発明で形成される原子層オーダ
ーの酸化膜とその上面に形成される所定厚さの酸化膜と
は、通常同じアモルファス状態の酸化物であり、このた
め何ら構造欠陥を生ずることなく、容易に連続的に一体
となって酸化膜を形成する。
ーの酸化膜とその上面に形成される所定厚さの酸化膜と
は、通常同じアモルファス状態の酸化物であり、このた
め何ら構造欠陥を生ずることなく、容易に連続的に一体
となって酸化膜を形成する。
【００１７】したがって、この発明では化合物半導体の
上面に界面特性が優れ、且つ残存元素を含まない所定の
厚さの酸化膜を形成することができる。
上面に界面特性が優れ、且つ残存元素を含まない所定の
厚さの酸化膜を形成することができる。
【００１８】なお、この発明はSiC 化合物半導体におけ
る酸化膜形成方法であって、以下に実施例を示すが、特
にこれに限定されるものでなく、様々な態様が考えられ
る。
る酸化膜形成方法であって、以下に実施例を示すが、特
にこれに限定されるものでなく、様々な態様が考えられ
る。
【００１９】
【実施例】以下、この発明を図示の実施例に基づいて説
明する。 実施例１ まず、高真空装置中で室温でSiC 試料基板１の表面に、
純オゾンガスを供給して表面吸着炭素を別途本願発明者
らの発明した純オゾンガス酸化法により除去し、これを
光電子分光などで確認した後、300 〜700 ℃に昇温して
同様に純オゾンガスをSiC 試料基板１の表面に供給し、
低温で原子層オーダーのSiO2膜２を形成すると共に、残
存カーボンがないことを光電子分光などで確認した
（Ａ）。
明する。 実施例１ まず、高真空装置中で室温でSiC 試料基板１の表面に、
純オゾンガスを供給して表面吸着炭素を別途本願発明者
らの発明した純オゾンガス酸化法により除去し、これを
光電子分光などで確認した後、300 〜700 ℃に昇温して
同様に純オゾンガスをSiC 試料基板１の表面に供給し、
低温で原子層オーダーのSiO2膜２を形成すると共に、残
存カーボンがないことを光電子分光などで確認した
（Ａ）。
【００２０】次いで、SiC 試料基板１の温度を室温又は
300 ℃程度の低温で、SiO2膜２表面にシリコン膜３を所
定の膜厚で平坦に蒸着した（Ｂ）。
300 ℃程度の低温で、SiO2膜２表面にシリコン膜３を所
定の膜厚で平坦に蒸着した（Ｂ）。
【００２１】その後、通常のシリコン酸化条件で、シリ
コン膜３を酸化させ、所定の膜厚の良質な酸化膜４を形
成した（Ｃ）。
コン膜３を酸化させ、所定の膜厚の良質な酸化膜４を形
成した（Ｃ）。
【００２２】この際、SiC の酸化速度は、同じ温度条件
では、シリコンの1/100 程度であるから、実質的にはSi
C の酸化は進まなかった。
では、シリコンの1/100 程度であるから、実質的にはSi
C の酸化は進まなかった。
【００２３】実施例２ 実施例１と同様にしてSiC 試料基板１の表面に原子層オ
ーダーのSiO2膜２を形成した後（Ａ）、良質な酸化膜が
形成されることが知られている、プラズマＣＶＤ法で所
望の酸化物を直接堆積して所定の膜厚の酸化膜４を形成
した（Ｄ）。
ーダーのSiO2膜２を形成した後（Ａ）、良質な酸化膜が
形成されることが知られている、プラズマＣＶＤ法で所
望の酸化物を直接堆積して所定の膜厚の酸化膜４を形成
した（Ｄ）。
【００２４】実施例１、２により得られた酸化薄膜の電
気特性は、Ｃ−Ｖ測定から何れも良質であることが確認
された。
気特性は、Ｃ−Ｖ測定から何れも良質であることが確認
された。
【００２５】
【発明の効果】以上要するに、この発明によって初め
て、ＳｉＣ化合物半導体と良質な界面を持ち、且つ酸化
膜中に残存元素を含まない、良質なＭＯＳゲート用など
に使用することができるSiO ２ 酸化薄膜を形成すること
ができた。
て、ＳｉＣ化合物半導体と良質な界面を持ち、且つ酸化
膜中に残存元素を含まない、良質なＭＯＳゲート用など
に使用することができるSiO ２ 酸化薄膜を形成すること
ができた。
【図面の簡単な説明】
【図１】 この発明によるSiC 試料基板上への酸化膜形
成プロセスを模式的に示す図で、（Ａ）はSiC 試料基板
上に原子層オーダーで酸化膜を形成する工程を示し、
（Ｂ）は原子層オーダーの酸化膜表面にシリコン膜を形
成する工程を示し、（Ｃ）はシリコン膜を酸化して所定
の膜厚の酸化膜を形成する工程を示し、（Ｄ）は原子層
オーダーの酸化膜表面にプラズマＣＶＤ法で所定の膜厚
の酸化膜を形成する工程を示す。
成プロセスを模式的に示す図で、（Ａ）はSiC 試料基板
上に原子層オーダーで酸化膜を形成する工程を示し、
（Ｂ）は原子層オーダーの酸化膜表面にシリコン膜を形
成する工程を示し、（Ｃ）はシリコン膜を酸化して所定
の膜厚の酸化膜を形成する工程を示し、（Ｄ）は原子層
オーダーの酸化膜表面にプラズマＣＶＤ法で所定の膜厚
の酸化膜を形成する工程を示す。
１はSiC 試料基板 ２はSiO2膜 ３はシリコン膜 ４は酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 一村 信吾 茨城県つくば市梅園１丁目１番４ 工業 技術院電子技術総合研究所内 (72)発明者 黒河 明 茨城県つくば市梅園１丁目１番４ 工業 技術院電子技術総合研究所内 (56)参考文献 特開 平５−343346（ＪＰ，Ａ) 特開 昭47−33570（ＪＰ，Ａ) 特開 平７−66192（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316
Claims (1)
- 【請求項１】 ＳｉＣ化合物半導体の表面に所定の厚さ
の酸化薄膜を形成する方法において、ＳｉＣ化合物半導
体の表面を原子層オーダで酸化して酸化膜を形成した
後、該酸化膜上に所定の厚さの酸化膜を、上記ＳｉＣ化
合物半導体を酸化させることなく形成するようにしたこ
とを特徴とする酸化薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09218774A JP3143670B2 (ja) | 1997-08-13 | 1997-08-13 | 酸化薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09218774A JP3143670B2 (ja) | 1997-08-13 | 1997-08-13 | 酸化薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167757A JPH1167757A (ja) | 1999-03-09 |
| JP3143670B2 true JP3143670B2 (ja) | 2001-03-07 |
Family
ID=16725182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09218774A Expired - Lifetime JP3143670B2 (ja) | 1997-08-13 | 1997-08-13 | 酸化薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143670B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106626820B (zh) * | 2017-03-06 | 2019-01-18 | 上海古鳌电子科技股份有限公司 | 一种热转印打印机锁紧机构 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2801723B1 (fr) * | 1999-11-25 | 2003-09-05 | Commissariat Energie Atomique | Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche |
| US6407014B1 (en) * | 1999-12-16 | 2002-06-18 | Philips Electronics North America Corporation | Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices |
| CN1599961A (zh) * | 2001-11-30 | 2005-03-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| WO2004090969A1 (ja) * | 2003-03-24 | 2004-10-21 | National Institute Of Advanced Industrial Science And Technology | 炭化珪素半導体装置およびその製造方法 |
| JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
| JP2013008894A (ja) * | 2011-06-27 | 2013-01-10 | Saitama Univ | 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法 |
| JP2014207403A (ja) | 2013-04-16 | 2014-10-30 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| AU2017332300A1 (en) * | 2016-09-26 | 2019-04-11 | Zf Friedrichshafen Ag | Method of manufacturing an insulation layer on silicon carbide and semiconductor device |
| JP2020505766A (ja) * | 2017-01-17 | 2020-02-20 | ツェットエフ、フリードリッヒスハーフェン、アクチエンゲゼルシャフトＺｆ Ｆｒｉｅｄｒｉｃｈｓｈａｆｅｎ Ａｇ | 炭化珪素上に絶縁層を製造する方法 |
| JP7412765B2 (ja) | 2020-06-05 | 2024-01-15 | 国立大学法人京都大学 | ＳｉＣ半導体素子の製造方法及びＳｉＣ半導体素子 |
| US20240071764A1 (en) | 2020-12-18 | 2024-02-29 | Kyoto University | SiC SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SiC MOSFET |
-
1997
- 1997-08-13 JP JP09218774A patent/JP3143670B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106626820B (zh) * | 2017-03-06 | 2019-01-18 | 上海古鳌电子科技股份有限公司 | 一种热转印打印机锁紧机构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167757A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281138B1 (en) | System and method for forming a uniform thin gate oxide layer | |
| US6246095B1 (en) | System and method for forming a uniform thin gate oxide layer | |
| TWI250578B (en) | Semiconductor device and manufacturing method therefor | |
| JP5412445B2 (ja) | 酸化物溶解後の酸化 | |
| JP3143670B2 (ja) | 酸化薄膜形成方法 | |
| US5637528A (en) | Semiconductor device manufacturing method including dry oxidation | |
| JP4983025B2 (ja) | 半導体装置の製造方法 | |
| JPH09260619A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP3210510B2 (ja) | 半導体装置の製造方法 | |
| JPS63153273A (ja) | 金属薄膜の選択堆積方法 | |
| JPH07245268A (ja) | 薄膜形成方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| JPH06209049A (ja) | 半導体装置の製造方法 | |
| JPS61154132A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JP3214146B2 (ja) | 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法 | |
| JPH10321635A (ja) | 半導体装置及びその製造方法 | |
| JPH05206145A (ja) | 半導体装置の製造方法 | |
| JPS5867046A (ja) | 半導体装置の製造方法 | |
| JPH06302587A (ja) | 成膜方法 | |
| JPH03219625A (ja) | 半導体装置の製造方法 | |
| JPH06140411A (ja) | 半導体装置用シリコン基板 | |
| JPH1092812A (ja) | シリコン酸化膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |