JPH03219625A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03219625A
JPH03219625A JP1469290A JP1469290A JPH03219625A JP H03219625 A JPH03219625 A JP H03219625A JP 1469290 A JP1469290 A JP 1469290A JP 1469290 A JP1469290 A JP 1469290A JP H03219625 A JPH03219625 A JP H03219625A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
exposed
semiconductor substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1469290A
Other languages
English (en)
Inventor
Toshiya Suzuki
寿哉 鈴木
Shige Hara
原 樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1469290A priority Critical patent/JPH03219625A/ja
Publication of JPH03219625A publication Critical patent/JPH03219625A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要〕 半導体装置の製造方法、特に半導体基板面を表出するコ
ンタクト窓に高融点金属からなる引出し電極を形成する
方法の改良に関し、 コンタクト窓内に表出する半導体基体面に自然酸化膜除
去によって生ずるダメージを均一化し、高融点金属薄膜
の化学気相成長に際して上記半導体基体面が部分的に異
常に侵食されるのを防止することを目的とし、 半導体基板上を覆う絶縁膜に形成した開孔内に表出する
該半導体基板面上に選択的に高融点金属薄膜を形成する
に際して、該半導体基板を酸化性の薬液に浸漬して該絶
縁膜の開孔内に表出する半導体基板面に酸化被膜を形成
した後、該半導体基板を気密容器内に収容し、減圧下に
おけるドライエツチングにより該絶縁膜の開孔内に表出
する半導体基板面の該酸化被膜を除去し、次いで該被処
理基板を引続き大気から遮断された状態で減圧下にある
化学気相成長装置内に移送し、該絶縁膜の開孔内に表出
する半導体基板面に高融点金属薄膜を選択的に化学気相
成長せしめる工程を有し構成される。
(産業上の利用分野〕 本発明は半導体装置の製造方法、特に半導体基板面を表
出するコンタクト窓に高融点金属からなる引出し電極を
形成する方法の改良に関する。
高集積化される半導体装置においては、コンタクト窓の
段差部における配線の断線を防止するために、コンタク
ト窓内に半導体基板面からの引出し電極を埋め込んで配
線接続面の平坦化を図る構造が用いられる。この引出し
電極にはで近時低比抵抗の電極材料として高融点金属が
用いられ始めているが、この高融点金属による引出し電
極には、形成時に半導体基板内に深く食い込んで、そこ
に形成されている接合を劣化せしめるという問題があり
、改善が望まれている。
[従来の技術] 上記高融点金属引出し電極は、半導体基板上を覆う絶縁
膜にコンタクト窓を形成した後、このコンタクト窓内に
表出する半導体基板面上に選択的に高融点金属層を化学
気相成長せしめることによって形成されるが、この気相
成長に際し、上記半導体基板面上に自然酸化膜が存在す
るとコンタクト抵抗が著しく増大するという問題を生ず
る。
そこで成長の前処理として当初は、弗酸(HF)による
洗浄が用いられていたが、この方法によると弗酸処理を
終わって水洗及び乾燥を行っている間に大気に触れて再
び自然酸化膜が形成されるので、思うようなコンタクト
抵抗の低減が得られないという問題があった。
そこで近年では、自然酸化膜を除去した後に基板を大気
に触れさせないために、成長装置と気密に連結された真
空容器内で行うことができるドライプロセスによる成長
前処理によって自然酸化膜を除去する方法が用いられる
ようになっている。
このドライプロセスによる前処理(ドライ前処理)を用
いる高融点金属薄膜の選択成長は、従来以下に第3図(
a)〜(C)を参照して説明する方法で行われていた。
第3図(a)参照 即ち、不純物拡散領域52が形成されたシリコン(Si
)基板51上を覆って形成された絶縁膜53に、先ず通
常のフォトリソグラフィにより前記拡散領域52を表出
するコンタクト窓54を形成する。ここで表出する拡散
領域52の表面には自然酸化膜55が形成される。この
自然酸化膜55の厚さは拡散領域52面の状態により均
一の厚さにはならない。
第3図(b)参照 次いで上記基板を、ロードロック室を介し化学気相成長
装置に気密に接続されたドライエツチング装置内に挿入
し、3弗化窒素(NF3) 、4弗化炭素(CF4) 
、6弗化硫黄(SF、)等の弗素系のエツチングガスを
用い100 mTorr程度の減圧中におけるプラズマ
エツチングにより、前記拡散領域52面上の自然酸化膜
55を除去する。
第3図(C)参照 次いで上記ドライ前処理の終わった基板を、別のロード
ロック室を介し、外気に触れさせずに化学気相成長装置
内へ送り込み、WF、と5iHnとの混合ガスを成長ガ
スとする通常の化学気相成長法により、前記コンタクト
窓54内に表出する不純物拡散領域52上に、高融点金
属の例えばタングステン(匈)層からなる引出し電極5
6を形成する方法であった。
(発明が解決しようとする課題] しかし上記従来の方法によれば、前述のように自然酸化
膜55の膜厚が一様でなく、またドライ前処理における
自然酸化膜55とその下部の不純物拡散領域52との間
のエツチングの選択比が余り大きくとれないために、自
然酸化膜55を完全に除去した段階で、第3図(b)に
示すように、自然酸化膜55の薄かった領域にオーバエ
ツチングによる凹部57が形成される。
そしてこの凹部57内に表出する不純物拡散領域52面
は、上記オーバエツチングによって大きなダメージを受
けているために、−層の化学気相成長に際して、第3図
(C)に示したように、前記凹部57内における反応速
度が異常に速くなり、不純物拡散領域52が異常に深く
浸食され(5日は浸食部を示す)、不純物拡散領域52
の接合59或いはその近傍の深さにまで達して、接合リ
ークや電界集中の原因になって素子の信頼性が低下する
という問題があった。
また前記ドライ前処理において自然酸化膜の厚い領域が
部分的に除去しきれなかった際にも、完全に除去された
部分に上記同様の異常浸食が起こり、同様に素子の信頼
性低下を招いていた。
そこで本発明は、コンタクト窓内に表出する半導体基体
面の自然酸化膜除去によって生ずるダメージを均一化し
、高融点金属薄膜の化学気相成長に際して上記半導体基
体面が部分的に異常に浸食されるのを防止することを目
的とする。
(課題を解決するための手段] 上記課題は、半導体基板上を覆う絶縁膜に形成した開孔
内に表出する該半導体基板面上に選択的に高融点金属薄
膜を形成するに際して、該半導体基板を酸化性の薬液に
浸漬して該絶縁膜の開孔内に表出する半導体基板面に酸
化被膜を形成した後、該半導体基板を気密容器内に収容
し、減圧下におけるドライエツチングにより該絶縁膜の
開孔内に表出する半導体基板面の該酸化被膜を除去し、
次いで該被処理基板を引続き大気から遮断された状態で
減圧下にある化学気相成長装置内に移送し、該絶縁膜の
開孔内に表出する半導体基板面に高融点金属薄膜を選択
的に化学気相成長せしめる工程を有する本発明による半
導体装置の製造方法によって解決される。
[作 用〕 硝酸(HNO3)や過酸化水素(H20□)等の酸化性
を有する薬液にシリコン(Si)基板を浸漬すると、S
t基板の表面には10Å以下ともいわれる非常に薄いレ
ヘルで酸化被膜が形成される。この薬液による酸化は酸
素(0□)の半導体表面への吸着によって起こり、表層
部のSiと02が結合し、この5in2分子で表面が覆
われた時点で反応の進行は停止されるので、上記のよう
に極めて薄く且つ均一な厚さを有する膜となる。
本発明はこのことを利用し、コンタクト窓内に表出し不
均一な厚さの自然酸化膜が形成されているSi面に、上
記酸化性を有する薬液によって前記自然酸化膜を含む均
一な厚さの酸化被膜を形成させ、この均一な厚さを有す
る酸化被膜をドライエツチング手段で除去することによ
って、前記自然酸化膜を含む酸化被膜除去後のSi面の
平坦化を図り、且つSi面が受けるダメージを均一化す
る。
これによって、このSi面上に高融点金属薄膜を気相成
長する際に、部分的にSi面が異常に深くな侵食される
ことが防止されるので、コンタクト窓の下部に形成され
ている接合に電界集中や損傷によるリーク電流を発生さ
せることがなくなる。
[実施例] 以下本発明を、図示実施例により具体的に説明する。
第1図は本発明の方法の一実施例の工程断面図全図を通
じ同一対象物は同一符合で示す。
第1図(a)参照 本発明により、タングステン(−)引出し1穫を有しこ
れによってコンタクト窓部の平坦化が図られる例えばM
OSFETを形成するに際しては、通常のMOSFET
の製造方法に従って、例えばp−型Si基板1の表面部
に形成されたp型チャネルストッパ2を下部に有するフ
ィールド酸化膜3によって素子形成領域4が画定表出さ
れ、この素子形成領域4上にデー1酸化膜5が形成され
、このゲート酸化膜5上に素子形成領域4を横切るゲー
ト電極6が形成され、このゲート電極6をマスクにして
イオン注入によりn゛型のソース領域7S及びドレイン
領域7Dが形成され、表出するゲート酸化膜5を除去し
た後Si表出面に不純物ブロック用酸化膜8が形成され
、この基板上に燐珪酸ガラス(PSG)等の眉間絶縁膜
9が形成され、この眉間絶縁膜9及びその下部の不純物
ブロック用酸化膜8を貫いてソース領域7S及びドレイ
ン領域7Dを表出するコンタクト窓10S及び100が
形成された被処理基板を用いる。なおここで、コンタク
ト窓lO8及び100内に表出するソース領域7S及び
ドレイン領域7Dの表面には、部分的に厚さのことなる
自然酸化膜111が形成されている。
第1図(b)参照 次いで上記被処理基板を、例えば50°C程度に加熱し
た濃硝酸(HNO3)中に100分程浸漬した後、この
基板を水洗し、例えばスピン乾燥法により乾燥する。上
記HNO3浸漬により、コンタクト窓10S及び100
内に表出するソース領域7S及びドレイン領域7Dの表
面には、自然酸化膜111を包含した薬液酸化による1
0人若しくはそれ以下の薄い均一な厚さを有する酸化被
膜11が形成される。なお酸化被膜11は大気中に放置
しても上記一定の厚さより厚く成長することはない。
そして以後の工程は、例えば第2図に模式的に示す半導
体製造装置を用いて行う。なお第2図において、21は
被処理基板、22はドライ前処理室、23はエツチング
ガス導入口、24A 、24B 、24Cは真空排気口
、25はターゲット電極、26は対向電極、27はロー
ドロツタ室、28は化学気相成長室、29は成長ガス導
入口、30は基板ステージ、31はヒータを示している
第1図(C)及び第2図参照 即ち前記薬品酸化、洗浄、乾燥処理の終わった被処理基
板21を製造装置のドライ前処理室22のターゲット電
極25上に載置し、この前処理室22内に3弗化窒素(
NF3) /水素(8り=10/1000 (SCCH
〕の混合ガスをエツチングガス導入口23から流入し、
所定の真空排気を行って室内を100 m Torr程
度の上記エツチングガス圧に保った状態で、ターゲット
電極25と対向電極26間に例えば13.56MHz、
50〜100一程度の高周波電力を印加し、前記コンタ
クト窓10S 、 100内のソース領域7S及びドレ
イン領域7D面に形成した酸化被膜11を30sec程
度プラズマエツチングして除去する。ここで、前述のよ
うに酸化被膜11は均一な厚さを有するので、酸化被膜
11が除去されて表出されるソース領域7S及びドレイ
ン領域7Dの表面はダメージ量が均一な平坦な面になる
第1図(d)及び第2図参照 次いで上記酸化被膜11の除去された被処理基板21を
真空に排気されているロードロック室を介して、例えば
6弗化タングステン(WF6) /モノシラン(SiH
4) =10/ 7.5  (SCCM)の混合ガスか
らなる成長ガスが流入され、所定の真空排気により上記
成長ガス圧が100m Torr程度に維持されている
化学気相成長室28の基板ステージ30上に移送し、こ
こで被処理基板21を320°C程度に3分程度加熱し
、被処理基板21面の層間絶縁膜9に形成されたコンタ
クト窓10S 、 100内に表出するソース領域7S
及びドレイン領域7Dの表面に選択的に厚さ5000人
程度OH層12を成長させ、この一層12からなるソー
ス引出し電極112S及びドレイン引出し電極112D
が完成する。
なお上記化学気相成長に際して、前述のように酸化被膜
11を除去してコンタクト窓10S及びlOD内に表出
せしめられたソース領域7S及びドレイン領域7Dの表
面は均一にダメージを受けた平坦な面を有するので、−
層12は平坦な底面を維持して成長し、従来のようにソ
ース、ドレイン領域7S、7D内へ部分的に深く食い込
んで行く異常浸食が起ることはない。
以後図示しないが、上記ソース引出し電極112S及び
ドレイン引出し電極112D等に接続する例えばアルミ
ニウム配線の形成、被覆絶縁膜の形成等がなされて、本
発明の方法を用いた高融点金属引出し電極を有するMO
SFETが完成する。
なお、上記実施例においては絶縁膜の開孔内に表出する
Si面に選択的に成長せしめる高融点金属引出し電極に
−を用いたが、本発明の方法は上記引出し電極にモリブ
デン(Mo)、チタン(Ti)、タンタル(Ta)等、
他の高融点金属を用いる際にも適用される。
また、エツチングガス、成長ガスの種類、組成等も上記
実施例に限られるものではない。
第3図(a)〜(C)は従来方法の工程断面図である。
[発明の効果] 以上説明のように本発明によれば、半導体基板上を覆う
絶縁膜に形成したコンタクト窓内に表出する半導体基板
面に高融点金属薄膜を気相成長させる際、上記半導体基
板面が部分的に深く異常浸食されることが防止されるの
で、コンタクト窓の下部に形成されている接合に電界集
中や損傷によるリーク電流を発生させることがなくなる
従って本発明は、高融点金属引出し電極を用いる高集積
度の半導体装置の歩留り及び信頌性向上に寄与するとこ
ろが大きい。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の方法の一実施例の工程
断面図、 第2図は本発明の方法に用いる半導体製造装置の一例の
模式構成図、 図において、 lはp”型Si基板、 2はp型チャネルストッパ、 3はフィールド酸化膜、 4は素子形成領域、 5はゲート酸化膜、 6はゲート電極、 7Sはn・型ソース領域、 7Dはn+型トドレイン領域 8は不純物ブロック用酸化膜、 9は眉間絶縁膜、 10S 、100はコンタクト窓、 11は酸化被膜 12は一層、 111は自然酸化膜、 112Sはソース引出し電極、 112Dはドレイン引出し電極 を示す。 本発明の方法の一笑施例の工理vr遣冒第 ] 区

Claims (1)

  1. 【特許請求の範囲】 半導体基板上を覆う絶縁膜に形成した開孔内に表出する
    該半導体基板面上に選択的に高融点金属薄膜を形成する
    に際して、 該半導体基板を酸化性の薬液に浸漬して該絶縁膜の開孔
    内に表出する半導体基板面に酸化被膜を形成した後、 該半導体基板を気密容器内に収容し、減圧下におけるド
    ライエッチングにより該絶縁膜の開孔内に表出する半導
    体基板面の該酸化被膜を除去し、次いで該被処理基板を
    引続き大気から遮断された状態で減圧下にある化学気相
    成長装置内に移送し、該絶縁膜の開孔内に表出する半導
    体基板面に高融点金属薄膜を選択的に化学気相成長せし
    める工程を有することを特徴とする半導体装置の製造方
    法。
JP1469290A 1990-01-24 1990-01-24 半導体装置の製造方法 Pending JPH03219625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1469290A JPH03219625A (ja) 1990-01-24 1990-01-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1469290A JPH03219625A (ja) 1990-01-24 1990-01-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03219625A true JPH03219625A (ja) 1991-09-27

Family

ID=11868246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1469290A Pending JPH03219625A (ja) 1990-01-24 1990-01-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03219625A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023387A1 (ja) 2010-08-20 2012-02-23 三菱瓦斯化学株式会社 トランジスタの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012023387A1 (ja) 2010-08-20 2012-02-23 三菱瓦斯化学株式会社 トランジスタの製造方法
US8859411B2 (en) 2010-08-20 2014-10-14 Mitsubishi Gas Chemical Company, Inc. Method for producing transistor

Similar Documents

Publication Publication Date Title
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
KR100741442B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH01245524A (ja) 半導体装置の製造方法及びその装置
JP3604018B2 (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
JPH06140372A (ja) 半導体装置の製造方法
JPS6333569A (ja) 金属薄膜の製造方法
JP2008504694A (ja) 平滑基板上への高k誘電体層の形成
JPH09148268A (ja) 半導体装置の製造方法
JP3297291B2 (ja) 半導体装置の製造方法
US5003375A (en) MIS type semiconductor integrated circuit device having a refractory metal gate electrode and refractory metal silicide film covering the gate electrode
US4708904A (en) Semiconductor device and a method of manufacturing the same
WO2002025718A1 (fr) Plaquette de recuit et son procede de fabrication
CN115784774A (zh) 一种改善SiC Mos界面特性的方法
JP3143670B2 (ja) 酸化薄膜形成方法
JPH03219625A (ja) 半導体装置の製造方法
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
JPH0629235A (ja) 半導体装置の製造方法
JP3296268B2 (ja) 半導体装置の製造方法
JP3272823B2 (ja) 半導体装置の乾式清浄化方法
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JPH0432228A (ja) ドライエッチング方法およびこれを用いた半導体装置の製造方法
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
JP3416716B2 (ja) 半導体基板表面の酸化膜の形成処理方法
JPH05182925A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH02237025A (ja) 半導体装置の製造方法