CN115784774A - 一种改善SiC Mos界面特性的方法 - Google Patents
一种改善SiC Mos界面特性的方法 Download PDFInfo
- Publication number
- CN115784774A CN115784774A CN202310065487.0A CN202310065487A CN115784774A CN 115784774 A CN115784774 A CN 115784774A CN 202310065487 A CN202310065487 A CN 202310065487A CN 115784774 A CN115784774 A CN 115784774A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- sic
- barrier layer
- improving
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明的实施例提供了一种改善SiC Mos界面特性的方法,涉及碳化硅制备领域。该改善SiC Mos界面特性的方法包括碳化硅表面清洗;在碳化硅表面制备阻挡层;利用等离子体对碳化硅表面进行处理,等离子体中的带电离子被阻挡层隔离,等离子体中的中性活性自由基穿过阻挡层到达碳化硅的表面进行修补;去除碳化硅表面的阻挡层;对碳化硅表面进行氧化形成SiC/SiO2。在对碳化硅表面的缺陷进行修复处理之前先在碳化硅的表面制备阻挡层,使得等离子体中的带电离子被阻挡层隔离,等离子体中的中性活性自由基穿过阻挡层到达碳化硅的表面进行修补,降低了到达碳化硅表面的带电离子的数量,缓解带电离子对碳化硅表面造成损伤的问题。
Description
技术领域
本发明涉及碳化硅制备领域,具体而言,涉及一种改善SiC Mos界面特性的方法。
背景技术
SiC具有禁带宽度大、临界击穿电场高、热导率高、载流子饱和漂移速度高、可热氧化形成膜等优异特性,在高温、高频、强福射、大功率器件领域具有极大应用潜力。SiCMOSFET是一类重要的功率控制器件,其理论上具有众多优势,但实际制作的性能却很不理想,主要表现在SiC MOSFET沟道迁移率低、开态电阻大等方面。究其原因,主要是因为电容中SiC/SiO2界面态密度过高(比传统Si/SiO2界面高约两个数量级)。SiC/SiO2界面态主要来自于悬挂键、碳团簇及其他界面缺陷,界面态密度受多种因素影响,主来源于SiC氧化过程和初始SiC表面杂质及缺陷。初始SiC表面存在缺陷,会导致在后续氧化后形成的SiC/SiO2界面的态密度增大。但SiC/SiO2界面的态密度主要来源是由于在SiC热氧化形成二氧化硅(SiO2)过程中,在SiC/SiO2 界面产生的碳残留、悬挂键等缺陷造成的。
现有技术中降低SiC/SiO2界面密度的方法有很多,如利用NO、NO/N2O、等对氧化后的SiC/SiO2进行退火处理,通过N与界面缺陷发生反应从而钝化SiC/SiO2界面缺陷,但是由于NO是有毒气体不适合应用于实际大规模工业生产中,且在界面缺陷钝化过程中,NO或NO/N2O气氛会引入大量氧,在钝化反应过程中,O的引入会在高温退火过程中与SiC衬底再次发生氧化反应,从而在界面处产生新的缺陷,从而抑制钝化效果。此外,现有技术中还有利用等离子体处理以对碳化硅表面进行钝化以改善碳化硅表面特性的方法,但SiC衬底表面暴露于等离子体中后,等离子体中的氢离子、氮离子容易对SiC表面造成损伤,造成新的缺陷,从而影响最终获得的SiC/SiO2界面特性。因此需要一种可以有效改善SiC/SiO2界面特性,形成满足SiC MOSFET器件应用需求、具有低界面态密度SiC/SiO2结构的方法。
发明内容
本发明提供了一种改善SiC Mos界面特性的方法,其能够降低SiC/SiO2的界面态密度,提升器件可靠性。
本发明的实施例可以这样实现:
本发明的实施例提供了一种改善SiC Mos界面特性的方法,其包括:
碳化硅表面清洗;
在碳化硅表面制备阻挡层;
利用等离子体对碳化硅表面进行处理,其中,所述等离子体中的带电离子被所述阻挡层隔离,所述等离子体中的中性活性自由基穿过所述阻挡层到达所述碳化硅的表面进行修补;
去除所述碳化硅表面的所述阻挡层;
对所述碳化硅表面进行氧化形成SiC/SiO2。
可选地,所述在碳化硅表面制备阻挡层的步骤包括:
在所述碳化硅的表面涂覆光刻胶,以在所述碳化硅的表面形成阻挡层。
可选地,所述在所述碳化硅的表面涂覆光刻胶,以在所述碳化硅的表面形成阻挡层的步骤包括:
所述光刻胶的厚度范围在1μm -8μm之间,且所述光刻胶的厚度均一性范围在10%以内。
可选地,所述在所述碳化硅的表面涂覆光刻胶,以在所述碳化硅的表面形成阻挡层的步骤还包括:
所述光刻胶的气泡率范围在5%以内。
可选地,所述在碳化硅表面制备阻挡层的步骤包括:
在所述碳化硅的表面设置介质层,以在所述碳化硅的表面形成阻挡层。
可选地,所述在所述碳化硅的表面设置介质层,以在所述碳化硅的表面形成阻挡层的步骤包括:
通过CVD、PVD、ALD工艺进行沉积从而形成介质层,所述介质层的厚度范围在0.5μm-5μm,且所述介质层的厚度均一性范围在5%以内。
可选地,所述对所述碳化硅表面进行氧化形成SiC/SiO2的步骤包括:
采用间歇式氧化工艺对所述碳化硅表面进行氧化。
可选地,所述采用间歇式氧化工艺对所述碳化硅表面进行氧化的步骤包括:
所述间歇式氧化工艺包括多个间隔进行的氧化阶段以及缓冲阶段,每个所述氧化阶段的时间范围在2min-10min,相邻设置的所述氧化阶段的时间和所述缓冲阶段的时间的比值范围在3-8之间,所述多个氧化阶段的总时间的范围在30min-60min之间。
可选地,所述采用间歇式氧化工艺对所述碳化硅表面进行氧化的步骤还包括:
通过氧等离子体处理对所述碳化硅表面进行氧化,所述氧等离子体处理温度为800~1000 ℃。
可选地,在所述对所述碳化硅表面进行氧化形成SiC/SiO2的步骤之后,所述改善SiC Mos界面特性的方法还包括:
对所述SiC/SiO2进行退火处理;
对所述SiC/SiO2进行降温处理。
本发明实施例的改善SiC Mos界面特性的方法的有益效果包括,例如:
该改善SiC Mos界面特性的方法包括碳化硅表面清洗;在碳化硅表面制备阻挡层;利用等离子体对碳化硅表面进行处理,其中,等离子体中的带电离子被阻挡层隔离,等离子体中的中性活性自由基穿过阻挡层到达碳化硅的表面进行修补;去除碳化硅表面的阻挡层;对碳化硅表面进行氧化形成SiC/SiO2。该改善SiC Mos界面特性的方法在使用时,在对碳化硅表面的缺陷进行修复处理之前先在碳化硅的表面制备阻挡层,使得等离子体中的带电离子被阻挡层隔离,等离子体中的中性活性自由基穿过阻挡层到达碳化硅的表面进行修补,降低了到达碳化硅表面的带电离子的数量,缓解带电离子对碳化硅表面造成损伤的问题,从而降低最终形成的SiC/SiO2的界面态密度。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。
图1为本实施例提供的一种改善SiC Mos界面特性的方法的流程图;
图2为本实施例提供的一种改善SiC Mos界面特性的方法的温度-时间关系图;
图3为本实施例提供的一种改善SiC Mos界面特性的方法的视频功率-时间关系图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
SiC具有禁带宽度大、临界击穿电场高、热导率高、载流子饱和漂移速度高、可热氧化形成膜等优异特性,在高温、高频、强福射、大功率器件领域具有极大应用潜力。SiCMOSFET是一类重要的功率控制器件,其理论上具有众多优势,但实际制作的性能却很不理想,主要表现在SiC MOSFET沟道迁移率低、开态电阻大等方面。究其原因,主要是因为电容中SiC/SiO2界面态密度过高(比传统Si/SiO2界面高约两个数量级)。SiC/SiO2界面态主要来自于悬挂键、碳团簇及其他界面缺陷,界面态密度受多种因素影响,主来源于SiC氧化过程和初始SiC表面杂质及缺陷。初始SiC表面存在缺陷,会导致在后续氧化后形成的SiC/SiO2界面的态密度增大。但SiC/SiO2界面的态密度主要来源是由于在SiC热氧化形成二氧化硅(SiO2)过程中,在SiC/SiO2 界面产生的碳残留、悬挂键等缺陷造成的。
目前,降低SiC/SiO2界面态密度应用最广泛效果最好的方法是氮钝化工艺,即在SiC氧化形成SiC/SiO2界面通过氮钝化处理,降低界面态密度。传统氮钝化工艺采用NO或NO/N2O气氛对氧化后的SiC/SiO2进行退火处理,通过N与界面缺陷发生反应从而钝化SiC/SiO2界面缺陷,有效降低界面态密度,从而增加SiC MOSFET器件可靠性等。但是NO是有毒气体不适合应用于实际大规模工业生产中,此外在界面缺陷钝化过程中,NO或NO/N2O气氛会引入大量氧,在钝化反应过程中,O的引入会在高温退火过程中与SiC衬底再次发生氧化反应,从而在界面处产生新的缺陷,甚至会与界面处的氮反应生成NO或N2O,使得N被重新释放,而增加界面态密度,限制钝化效果并导致氧化层厚度增加,影响后续使用效果。通过利用NO或N2O气氛替代氧气对SiC衬底进行氧化也可以降低SiC/SiO2界面态密度,但是其减少界面缺陷的效果明显低于上述NO/N2O退火工艺,改善效果有限。
为了解决NO/N2O退火工艺在钝化过程中引入氧的问题,研究人员利用N等离子体退火工艺进行SiC/SiO2界面处理,进行钝化以消除界面缺陷。如热氧化SiC衬底形成一层较薄SiO2膜再利用N等离子体处理降低界面态密度,此后通过化学气相沉积技术进行SiO2膜层沉积形成应用所需的SiC/SiO2结构,但是CVD技术沉积的氧化硅薄膜与热氧化形成的氧化硅薄膜相比,其绝缘特性较差无法满足SiC MOSFET器件的应用需求。此外对热氧化形成的SiC/SiO2界面利用N等离子体进行长时间高温退火也可以消除界面缺陷,虽然该方法可以有效降低界面态密度,但是由于需要长时间高温热处理,生产效率较低、提高工艺成本,还会损害氧化硅薄膜绝缘特性。
针对改善SiC表面特性的研究较少。目前关于SiC的表面处理工艺,国内外提出的方案主要有传统湿法处理(如RCA、沸水处理、HF/HCL处理等)、高温氢气处理、等离子体处理等。
用于清洗Si表面的HF法、RCA法等能有效去除SiC表面的金属和有机物等杂质,但是表面O、F、C等污染物却仍然存在,另外表面存在C、OH-和F-离子表面吸附;用HCl:HF代替传统的HF:H2O后在一定程度上有利于减少表面离子吸附,提高氢化效果,但无法从根本上解决表面态问题,并且无法消除清洗后表面残留的C。射频(RF)氢等离子处理SiC晶片,虽具有不引入杂质离子,处理温度低等优点,但是由于射频等离子体密度电离度低,运行气压高,对表面产生损伤并且表面发生重构。微波等离子体对SiC表面进行清洗钝化,处理温度较低,但是SiC晶片表面暴露于等离子体中后,等离子体中的氢离子、氮离子容易对SiC表面造成损伤。
现有技术中降低SiC的界面密度的方法有很多,但是由于在处理过程容易在SiC表面或SiC/SiO2界面引入新的缺陷等原因,现有工艺降低SiC/SiO2界面态密度的效果都有所不足,因此急需一种有效降低SiC/SiO2界面密度,满足SiC MOFSET器件制备及应用需求的方法。
请参考图1-图3,本实施例提供了一种改善SiC Mos界面特性的方法,其可以有效改善上述提到的技术问题,能够降低SiC/SiO2的界面态密度。
本实施例提供了一种改善SiC Mos界面特性的方法包括:
S1:碳化硅表面清洗;
具体地,首先使用25℃ 氨水&H2O2水溶液清洗10~20s去除杂质(氨水:H2O2:水=1:1:9),使用超纯水冲洗3cycle;使用盐酸&H2O2水溶液(盐酸:H2O2:水=1:1:5)清洗去除前面形成的亲水性氧化膜,将附着在膜上的金属杂质去除,用超纯水清洗3cycle;最后使用HF水溶液(1:20 )清洗5~10s,去除表面的氧化层,最后用超纯水清洗30min,进行烘干;
S2:在碳化硅表面制备阻挡层;
在本实施例中,在碳化硅的表面涂覆光刻胶,以在碳化硅的表面形成阻挡层。
具体地,在碳化硅的表面涂覆光刻胶,以在碳化硅的表面形成阻挡层的步骤包括:
通过光刻胶涂布旋涂的方式,在SiC表层旋涂1um(0.2~1um)的光刻胶层,软烘60℃烘烤1min~2min,硬烘90~110℃烘烤1min-1.5min,蒸发溶剂后形成光刻胶层。
作为阻挡层的光刻胶,为了保证对于带电离子的阻挡作用,其必须具有一定厚度、且厚度均一性、成膜质量都需要满足一定条件。
光刻胶的厚度范围在1μm -8μm之间,且光刻胶的厚度均一性范围在10%以内。优选地,光刻胶的厚度范围在3μm -8μm之间,具体地,光刻胶的厚度可以是3μm、4μm或7μm,在此不做具体限定。
光刻胶的气泡率范围在5%以内。尺寸较大的气泡或颗粒(直径3μm)小于10个。
将SiC片在石英舟中垂直放置,随后将石英舟送至管式炉反应区后,关闭并密封管式炉,开启真空装置,抽真空至底压(约0.1Torr),通入纯N2大气压,控制N2流量为100~1000sccm,控制腔室压力为2Torr,再抽真空至底压状态;该步骤重复3~5次,以排除石英管中的杂质气体;
缓慢通入纯N2,流量控制在50~200sccm,在氮气氛围下开始对SiC片进行升温处理,防止SiC表面被其它杂质所污染,温度升温至200~300℃,本实施例采用250℃。升温速度大概为3~8℃/min,(可以选择5℃)升温过程中控制压力为0.5~1.5Torr,保证升温过程中可以持续通入N2,并且将阻挡层挥发的杂志气体进行抽除;
在其他实施例中,步骤S2包括:
在碳化硅的表面设置介质层,以在碳化硅的表面形成阻挡层。
具体地,在碳化硅的表面设置介质层,以在碳化硅的表面形成阻挡层的步骤包括:
通过CVD、PVD、ALD等炉管工艺进行沉积从而形成介质层。
需要进行说明的是,以CVD或其他工艺制备SiO2为例CVD化学气相沉积根据其气压又可以具体细分为常压化学气相沉积(APCVD),低压化学气相沉积(LPCVD);根据反应的激活能又可以细分为:等离子增强化学气相沉积(PECVD),金属有机物化学气相沉积(MOCVD),激光诱导化学气相沉积(LCVD),微波等离子体化学气相沉积(MWCVD);
本实施例中采用PECVD方式进行沉积,获取的薄膜均匀性较好;
其中,通过CVD通入前驱体气体发生化学反应,诸如通过SiH4,NH3,N2生成所需的SixNy膜层,通入SIH4,N2O,N2生成SiO2膜层;
实例设定温度为200~450℃,极板间距 350~500mils,压力1.0~2.0Torr,实施例具体参数,如温度350℃,极板间距400mils,压力1.2Torr,气体比例SIH4:NH3:N2为5:1:90,也可以为其他比例,SIH4:N2O:N2为1:7:30,也可以为其他比例,在此不做具体限定。
具体地,介质层的厚度范围在0.5μm-5μm,如可以是1、2、3、4μm,且介质层的厚度均一性范围在5%以内。可以理解地,阻挡层只要采用可以去除带电离子,但可以透过中性自由基到达碳化硅的表面中和表面悬挂键,能够减少表面缺陷,改善表面状态的材质都可以,在此不做具体限定。
其中,光刻胶采用正胶和反胶都可以,介质层采用氧化硅、氮化硅、氮氧化硅等可以沉积且能够被刻蚀掉的无机膜层都可以。在此不做具体限定。
S3:利用等离子体对碳化硅表面进行处理,其中,等离子体中的带电离子被阻挡层隔离,等离子体中的中性活性自由基穿过阻挡层到达碳化硅的表面进行修补;
具体地,关闭N2,打开H2&N2混合气(H2/(N2+H2)=4~10%,气体流量控制在200~500sccm。启动射频电源,设定射频功率为800~1000W,在感应线圈产生的磁场作用下,通入的H2/N2在等离子体发生室电离,产生高浓度且均匀的等离子体。由于等离子体发生室另一端通过石英管与真空泵连接,真空泵作用下,产生的等离子体将不断经过过滤装置向出气口方向移动;
过滤装置由具有孔隙结构的金属板构成,具体结构见装置技术方案。在经过过滤装置时,等离子体中的部分离子(氮离子、氢离子,带正负电荷的)会被过滤去除(经金属板导走),从而减少其进入反应室对晶片表面造成损伤。剩余的中性活性自由基(H*&N*)在泵的作用下可以穿过过滤装置并进入管式炉中的石英反应室。在反应室中活性自由基经过光刻胶掩模层扩散到SiC表面,修补SiC表层的悬挂键及缺陷。处理时间为12~20min;SiC表层的光刻胶作为阻挡层,进一步降低过滤后等离子体中残留的H+/N+离子对SiC表层的损伤;
S4:去除碳化硅表面的阻挡层;
可以理解地,经过上述表面处理,碳化硅的表面特性能够被改善,随后再通过去胶或刻蚀等去除表面阻挡层即可。
具体地,光刻胶去胶工艺—处理完成后,保持相同温度,关闭H2&N2混合气,真空泵作用下将腔室压力抽至底压(约0.1Torr);通入O2,气体流量约1000~2500sccm,控制压力为1.1~2.0Torr,保持温度200~300℃,设定RF功率为800~1000W,处理时间为2~4min;开启射频电源后,在等离子体发生室中产生的氧等离子体经过滤装置去除氧离子后,含氧活性自由基的等离子体在真空泵作用下进入管式炉,并扩散至SiC表面与光刻胶反应,去除光刻胶。根据旋涂光刻胶的厚度,确定处理时间,避免处理时间过长,对SiC表面造成影响。本步骤目的在于将SiC表面旋涂的光刻胶去除干净,得到已修复,缺陷率较低的SiC表层。
随后重新通入O2,流量为4000sccm,设定压力为4.0Torr,然后再抽至底压(0.1Torr),该步骤重复3次,将反应室中的光刻胶残留物去除干净。
还需要进行说明的是,SiO2介质层作为阻挡层时的去除工艺:干法刻蚀+湿法清洗;
a.腔室温度可设置为20~120℃,优选50~100℃,本实施例选择60℃;
b.压力可设置为5~50 mtorr,优选5~40 mtorr,本实例选择8 mtorr;
c.将片子通过机械手臂传送到工艺腔室;
d.通过施加ESC电压及控制He流量使得片子被静电吸附固定;
e.通入刻蚀气体:根据微透镜参数,设定刻蚀气体流量,SF6气体流量为100~1000sccm,优选100~800sccm,HBr气体流量为20~200sccm,优选50~180sccm;本实施例SF6气体流量、HBr气体流量分别选取500sccm、50sccm,将表层的SiO2介质层进行去除;去除介质层的过程中尽量降低Bias Power(小于100W),降低对底层SiC材料的轰击,从而减小对界面的损伤;同时可以控制刻蚀工艺保留10~20埃的氧化硅层,便于后续氧化层的形成。
S5:对碳化硅表面进行氧化形成SiC/SiO2;
具体地,对碳化硅表面进行氧化形成SiC/SiO2的步骤包括:
采用间歇式氧化工艺对碳化硅表面进行氧化。
需要进行说明的是,SiC氧化过程采用氧等离子体氧化,降低氧化温度,同时氧化过程中,电离产生的氧等离子体同样需要通过金属过滤装置后进入反应室对SiC进行氧化,过滤装置滤除带电氧离子,通过中性的活性氧自由基进行氧化,减少氧离子对SiC表面的损伤避免缺陷形成;
具体地,间歇式氧化工艺包括多个间隔进行的氧化阶段以及缓冲阶段,每个氧化阶段的时间范围在2min-10min,相邻设置的氧化阶段的时间和缓冲阶段的时间的比值范围在3-8之间,多个氧化阶段的总时间的范围在30min-60min之间,即累积使得SiC在氧活性自由基氛围下表层氧化30~60min,形成一层厚度为40~100nm的SiO2膜。采用间歇式氧化工艺能够控制氧化速度,利于SiC与氧等离子充分反应,降低氧化过程中产生的缺陷,从而降低SiC/SiO2界面态密度;
具体地,缓慢通入N2,流量控制在50~200sccm,在氮气氛围下开始对SiC片进行升温处理,温度升温至800~1100℃,可以为900℃、950℃、1000℃、1050℃等。升温速度大概为5~20℃/min,升温过程中控制压力为0.5~1.5Torr,本实施例升温速度选择5℃/min,压力为1Torr,保证升温过程中可以持续通入N2;
然后关闭纯N2,通入O2,设定流量为1000~2500sccm,压力为1.1~2.0Torr,开启射频电源,施加RF功率为1000~2000W,本实施例氧气流量为2000sccm,压力为1.5Torr,RF功率为1500W。在感应线圈作用下O2电离产生含氧活性基的等离子体,与步骤3类似,产生的氧等离子体经过滤装置去除O离子后,含氧活性自由基的等离子体在真空泵作用下进入管式炉,并扩散至SiC表面,与SiC进行反应将其氧化生成一SiO2薄层。射频电源间歇开启,每开启5min,缓冲1min;缓冲阶段,停止通氧气,腔室抽至底压状态(0.1torr);累积使得SiC在氧活性自由基氛围下表层氧化30min,形成一层厚度为60nm的SiO2膜;射频间歇开启,可以保护射频硬件,防止长时间开启造成硬件过热,降低使用寿命;同时给与SiC表层氧化过程缓冲时间,减少氧化过程中的缺陷,进一步降低SiC/SiO2的界面态密度;
更多地,通过氧等离子体处理对碳化硅表面进行氧化,氧等离子体处理温度为800~1000 ℃。
S6:对SiC/SiO2进行退火处理;
具体地,氧化完成后,停止通气,保持真空泵开启,保持温度不变,在真空状态下(0.1torr)对SiC/SiO2进行退火处理,进一步消除氧化后SiC/SiO2界面的缺陷,退火时间10~20min;
S7:对SiC/SiO2进行降温处理;
具体地,退火完成后,通入N2,在N2保护氛围下降温至300℃,然后关闭N2后继续冷却至室温,缓慢取出石英载片舟。
本实施例各阶段具体工艺条件如下表所示:
综上所述,本发明实施例提供了一种改善SiC Mos界面特性的方法,该改善SiCMos界面特性的方法包括碳化硅表面清洗;在碳化硅表面制备阻挡层;利用等离子体对碳化硅表面进行处理,其中,等离子体中的带电离子被阻挡层隔离,等离子体中的中性活性自由基穿过阻挡层到达碳化硅的表面进行修补;去除碳化硅表面的阻挡层;对碳化硅表面进行氧化形成SiC/SiO2。该改善SiC Mos界面特性的方法在使用时,在对碳化硅表面的缺陷进行修复处理之前在碳化硅的表面制备阻挡层,使得等离子体中的带电离子被阻挡层隔离,等离子体中的中性活性自由基穿过阻挡层到达碳化硅的表面进行修补,降低了到达碳化硅表面的带电离子的数量,缓解带电离子对碳化硅表面造成损伤,从而降低最终形成的SiC/SiO2的界面态密度,满足SiC MOFSET器件的应用需求。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1. 一种改善SiC Mos界面特性的方法,其特征在于,包括:
碳化硅表面清洗;
在碳化硅表面制备阻挡层;
利用等离子体对碳化硅表面进行处理,其中,所述等离子体中的带电离子被所述阻挡层隔离,所述等离子体中的中性活性自由基穿过所述阻挡层到达所述碳化硅的表面进行修补;
去除所述碳化硅表面的所述阻挡层;
对所述碳化硅表面进行氧化形成SiC/SiO2。
2. 根据权利要求1所述的改善SiC Mos界面特性的方法,其特征在于,所述在碳化硅表面制备阻挡层的步骤包括:
在所述碳化硅的表面涂覆光刻胶,以在所述碳化硅的表面形成阻挡层。
3. 根据权利要求2所述的改善SiC Mos界面特性的方法,其特征在于,所述在所述碳化硅的表面涂覆光刻胶,以在所述碳化硅的表面形成阻挡层的步骤包括:
所述光刻胶的厚度范围在1μm -8μm之间,且所述光刻胶的厚度均一性范围在10%以内。
4. 根据权利要求3所述的改善SiC Mos界面特性的方法,其特征在于,所述在所述碳化硅的表面涂覆光刻胶,以在所述碳化硅的表面形成阻挡层的步骤还包括:
所述光刻胶的气泡率范围在5%以内。
5. 根据权利要求1所述的改善SiC Mos界面特性的方法,其特征在于,所述在碳化硅表面制备阻挡层的步骤包括:
在所述碳化硅的表面设置介质层,以在所述碳化硅的表面形成阻挡层。
6. 根据权利要求5所述的改善SiC Mos界面特性的方法,其特征在于,所述在所述碳化硅的表面设置介质层,以在所述碳化硅的表面形成阻挡层的步骤包括:
通过CVD、PVD、ALD工艺进行沉积从而形成介质层,所述介质层的厚度范围在0.5μm -5μm,且所述介质层的厚度均一性范围在5%以内。
7. 根据权利要求1所述的改善SiC Mos界面特性的方法,其特征在于,所述对所述碳化硅表面进行氧化形成SiC/SiO2的步骤包括:
采用间歇式氧化工艺对所述碳化硅表面进行氧化。
8. 根据权利要求7所述的改善SiC Mos界面特性的方法,其特征在于,所述采用间歇式氧化工艺对所述碳化硅表面进行氧化的步骤包括:
所述间歇式氧化工艺包括多个间隔进行的氧化阶段以及缓冲阶段,每个所述氧化阶段的时间范围在2min-10min,相邻设置的所述氧化阶段的时间和所述缓冲阶段的时间的比值范围在3-8之间,所述多个氧化阶段的总时间的范围在30min-60min之间。
9. 根据权利要求7所述的改善SiC Mos界面特性的方法,其特征在于,所述采用间歇式氧化工艺对所述碳化硅表面进行氧化的步骤还包括:
通过氧等离子体处理对所述碳化硅表面进行氧化,所述氧等离子体处理温度为800~1000 ℃。
10. 根据权利要求1所述的改善SiC Mos界面特性的方法,其特征在于,在所述对所述碳化硅表面进行氧化的步骤之后,所述改善SiC Mos界面特性的方法还包括:
对所述SiC/SiO2进行退火处理;
对所述SiC/SiO2进行降温处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310065487.0A CN115784774B (zh) | 2023-02-06 | 2023-02-06 | 一种改善SiC Mos界面特性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310065487.0A CN115784774B (zh) | 2023-02-06 | 2023-02-06 | 一种改善SiC Mos界面特性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115784774A true CN115784774A (zh) | 2023-03-14 |
CN115784774B CN115784774B (zh) | 2023-04-25 |
Family
ID=85429929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310065487.0A Active CN115784774B (zh) | 2023-02-06 | 2023-02-06 | 一种改善SiC Mos界面特性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115784774B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116259538A (zh) * | 2023-03-30 | 2023-06-13 | 苏州龙驰半导体科技有限公司 | 提高SiC材料栅氧界面态质量的方法及其应用 |
CN117524866A (zh) * | 2024-01-05 | 2024-02-06 | 上海谙邦半导体设备有限公司 | 一种碳化硅沟槽表面的修复方法、修复设备及半导体器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000133657A (ja) * | 1998-10-28 | 2000-05-12 | Sanyo Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
KR101386135B1 (ko) * | 2012-11-29 | 2014-04-17 | 한국전기연구원 | SiC와 SiO2 계면의 계면 준위가 감소된 SiC 소자의 제조방법 |
CN105355561A (zh) * | 2015-11-03 | 2016-02-24 | 大连理工大学 | 一种降低SiC MOS界面态密度的表面预处理方法 |
CN110808282A (zh) * | 2019-10-22 | 2020-02-18 | 中国电子科技集团公司第五十五研究所 | 一种制备碳化硅mosfet栅介质层的方法 |
CN112133634A (zh) * | 2018-05-25 | 2020-12-25 | 中国科学院微电子研究所 | 基于微波等离子体氧化的凹槽mosfet器件的制造方法 |
CN115613140A (zh) * | 2022-12-16 | 2023-01-17 | 江苏邑文微电子科技有限公司 | 横向等离子体发生室和多功能高温反应装置 |
-
2023
- 2023-02-06 CN CN202310065487.0A patent/CN115784774B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000133657A (ja) * | 1998-10-28 | 2000-05-12 | Sanyo Electric Co Ltd | 炭化珪素半導体装置の製造方法 |
KR101386135B1 (ko) * | 2012-11-29 | 2014-04-17 | 한국전기연구원 | SiC와 SiO2 계면의 계면 준위가 감소된 SiC 소자의 제조방법 |
CN105355561A (zh) * | 2015-11-03 | 2016-02-24 | 大连理工大学 | 一种降低SiC MOS界面态密度的表面预处理方法 |
CN112133634A (zh) * | 2018-05-25 | 2020-12-25 | 中国科学院微电子研究所 | 基于微波等离子体氧化的凹槽mosfet器件的制造方法 |
CN110808282A (zh) * | 2019-10-22 | 2020-02-18 | 中国电子科技集团公司第五十五研究所 | 一种制备碳化硅mosfet栅介质层的方法 |
CN115613140A (zh) * | 2022-12-16 | 2023-01-17 | 江苏邑文微电子科技有限公司 | 横向等离子体发生室和多功能高温反应装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116259538A (zh) * | 2023-03-30 | 2023-06-13 | 苏州龙驰半导体科技有限公司 | 提高SiC材料栅氧界面态质量的方法及其应用 |
CN116259538B (zh) * | 2023-03-30 | 2023-11-17 | 苏州龙驰半导体科技有限公司 | 提高SiC材料栅氧界面态质量的方法及其应用 |
CN117524866A (zh) * | 2024-01-05 | 2024-02-06 | 上海谙邦半导体设备有限公司 | 一种碳化硅沟槽表面的修复方法、修复设备及半导体器件 |
CN117524866B (zh) * | 2024-01-05 | 2024-04-05 | 上海谙邦半导体设备有限公司 | 一种碳化硅沟槽表面的修复方法、修复设备及半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN115784774B (zh) | 2023-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI815809B (zh) | 無水的蝕刻方法 | |
CN115784774B (zh) | 一种改善SiC Mos界面特性的方法 | |
US6165916A (en) | Film-forming method and film-forming apparatus | |
US11791181B2 (en) | Methods for the treatment of workpieces | |
JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
KR100741442B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
TWI737612B (zh) | 用於均勻且共形之混成氧化鈦薄膜的沉積方法 | |
US7037816B2 (en) | System and method for integration of HfO2 and RTCVD poly-silicon | |
JP3297291B2 (ja) | 半導体装置の製造方法 | |
JPH04226017A (ja) | 低欠陥ポリシリコン集積回路の製造方法 | |
JPH07176627A (ja) | 半導体装置の製造方法 | |
CN116254518B (zh) | 氮化硅薄膜的制备方法 | |
JP2002367990A (ja) | 半導体装置の製造方法 | |
US20080187747A1 (en) | Dielectric Film and Method of Forming the Same | |
KR100464424B1 (ko) | 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법 | |
JP4755421B2 (ja) | ウェハ用二層lto背面シール | |
JP2010016298A (ja) | 金属酸化物薄膜の成膜方法 | |
KR100829335B1 (ko) | 반도체 장치의 제조 방법 | |
CN113025991A (zh) | 半导体结构的制作方法 | |
JPH0355401B2 (zh) | ||
JP2779996B2 (ja) | 半導体装置の製造方法 | |
KR101333831B1 (ko) | 반도체 소자의 표면 처리 방법 및 그 표면 처리 장치 | |
US20220301887A1 (en) | Ruthenium etching process | |
KR20000041429A (ko) | 하부전극의 산화를 방지할 수 있는 캐패시터 제조 방법 | |
KR100451507B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: 226400 No.1 Jinshan Road, zuegang street, Rudong County, Nantong City, Jiangsu Province Patentee after: Jiangsu Yiwen Microelectronics Technology Co.,Ltd. Patentee after: Wuxi Yiwen Microelectronics Technology Co.,Ltd. Address before: 226400 No.1 Jinshan Road, zuegang street, Rudong County, Nantong City, Jiangsu Province Patentee before: Jiangsu Yiwen Microelectronics Technology Co.,Ltd. Patentee before: WUXI YIWEN ELECTRONIC TECHNOLOGY Co.,Ltd. |