JP2010016298A - 金属酸化物薄膜の成膜方法 - Google Patents

金属酸化物薄膜の成膜方法 Download PDF

Info

Publication number
JP2010016298A
JP2010016298A JP2008177009A JP2008177009A JP2010016298A JP 2010016298 A JP2010016298 A JP 2010016298A JP 2008177009 A JP2008177009 A JP 2008177009A JP 2008177009 A JP2008177009 A JP 2008177009A JP 2010016298 A JP2010016298 A JP 2010016298A
Authority
JP
Japan
Prior art keywords
water
metal oxide
thin film
oxide thin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008177009A
Other languages
English (en)
Inventor
Hideyuki Komori
英之 小森
Nagao Fukui
長雄 福井
Shizuaki Zaima
鎭明 財満
Mitsuo Sakashita
満男 坂下
Hiromoto Kondo
博基 近藤
Hirotaka Matsui
裕高 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Kurita Water Industries Ltd
Original Assignee
Nagoya University NUC
Kurita Water Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Kurita Water Industries Ltd filed Critical Nagoya University NUC
Priority to JP2008177009A priority Critical patent/JP2010016298A/ja
Publication of JP2010016298A publication Critical patent/JP2010016298A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】界面準位密度が低い金属酸化物薄膜を成膜することができる金属酸化物薄膜の成膜方法を提供する。
【解決手段】半導体基板上に有機金属化合物を付着させ、重水を含む水よりなる酸化剤によって有機金属化合物を酸化させて金属酸化物薄膜を生成させる金属酸化物薄膜の成膜方法において、該水の金属不純物濃度が1wtppb以下であることを特徴とする金属酸化物薄膜の成膜方法。この水は、浄化装置15において、UV及び混床イオン交換樹脂によって浄化処理される。
【選択図】図2

Description

本発明は、半導体基板上に金属酸化物薄膜を成膜する方法に係り、特に半導体基板上に有機金属化合物を吸着等によって付着させ、この有機金属化合物を重水を含む酸化剤によって酸化して金属酸化物薄膜を成膜するようにした金属酸化物薄膜の成膜方法に関する。
半導体超高集積回路(LSI)の集積度の上昇により、各種の薄膜を信頼性及び均一性よくシリコンウエハー上に形成することがLSI製造上の重要な課題となっている。特に、MOS型電界効果トランジスタのゲートに使用されるゲート絶縁膜には、低いリーク電流のほか、高耐圧と高い信頼性、膜厚の均一性が求められる。これまでは、主にSiO系の絶縁膜がゲート絶縁膜として使用されており、Siの熱酸化による堆積が行われている。このゲート絶縁膜上には、ゲート電極として、通常は減圧CVD法によりポリシリコン電極が堆積される。
近年、ゲート絶縁膜は膜厚2nm以下に薄膜化されている。ゲート絶縁膜の薄膜化によりゲートリーク電流が増大するところから、SiOよりも比誘電率の高い金属酸化物を新たに導入する検討が行われている。これは、リーク電流を低下するために絶縁膜の物理的な膜厚を厚く堆積しても、比誘電率の高い絶縁膜の場合には、SiO膜(比誘電率4)に換算したときの実効的な膜厚を小さくすることができるためである。
これら金属絶縁膜は、シリコンと熱力学的に安定である必要があり、その観点からAl膜、ZrO膜、HfO膜、あるいはランタノイド系元素の酸化物などの導入が検討されている。
Al膜は、従来から絶縁材料として使用されているため、SiOに代わる高誘電率膜として有望である。しかしながら、Al膜の比誘電率は約10とそれほど高くないため、より比誘電率の高いZrO(比誘電率25)膜やHfO膜(比誘電率30)、あるいはランタノイド系絶縁膜が検討されている。また、Al膜中にZrあるいはHfを添加したアルミネート膜、あるいはSiO中にZrもしくはHfを添加したシリケート膜も有望視されている。
ゲート絶縁膜の堆積においては、膜厚のウエハー面内均一性が極めて重要であり、例えば、8インチシリコンウエハー上に、換算膜厚1.5nmのゲート絶縁膜を堆積する場合に要求される膜厚均一性は、面内で±0.05nm以内である。金属絶縁膜を1原子層ずつ積み重ねながら堆積する気相原子層堆積法(ALD法:Atomic Layer Deposition)によれば、シリコンウエハー面内で極めて良好な膜厚均一性が得られる。
ALD法によって、例えばHfAlOからなる高誘電体膜を成膜する方法の一例を以下に説明する。
まず、処理室内に基板を置き、前記処理室内を真空とする。ついで、ハフニウム源としてのテトラキス(エチルメチルアミノ)ハフニウム(TEMAHf)を短時間前記処理室内に供給し、そののち余分のTEMAHfと副生成物をパージして前記処理室内から排出する。次に、酸化剤としての水を短時間前記処理室内に供給した後、余分の水と副生成物とをパージして前記処理室内から排出する。さらに、前記処理室内にアルミニウム源としてのトリメチルアルミニウム(TMA)を短時間供給した後、パージして余分のTMAと副生成物を排出する。
次いで、再度前記処理室内に酸化剤としての水を短時間供給し、過剰の水と副生成物とをパージする。これらハフニウム源、アルミニウム源、酸化剤は、アルゴンなどのキャリアガスによって前記処理室内に供給されるようになっている。これらの操作では、前記基板を300℃程度に加熱しておき、反応が進行するようになっている。そして、この一連の操作を複数回繰り返すことで、所定の厚さのHfAlOからなる高誘電体膜が得られる。
しかしながら、このようなハフニウムを含む高誘電体膜をゲート絶縁膜として備えた電界効果トランジスタにあっては、シリコン基板とゲート絶縁膜との界面での欠陥準位の密度である界面準位密度が高いという問題があり、このためゲート絶縁膜におけるキャリアの移動度や長期信頼性が熱酸化SiO膜に比べて劣る欠点があった。
特開2006−66706には、ハフニウムを含む高誘電体膜からなるゲート絶縁膜を備えた電界効果トランジスタにおいて、シリコン基板とゲート絶縁膜との界面における界面準位密度を低減し、ゲート絶縁膜におけるキャリアの移動度を高めるために、ALD法における酸化剤として重水を用いることが記載されている。同号には、この重水または重水素に含まれる金属不純物の総量が1wtppm以下であることが記載されている([0013])。
酸化剤として重水(DO)を用いると、リーク電流のパターンなるガイド(シリコン原子のダンブリングボンド(未結合手)がDで終端されるようになるため、リーク電流が低減する(例えば下記特許文献2の[0011]、特許文献3の[0011]、特許文献4の[0011])。
特開2006−66706 特開2005−166929 特開2006−49346 特開2004−214305
ALD法によって金属酸化物薄膜を成膜する方法において、酸化剤として重水を用いる場合、重水の金属不純物濃度が1wtppm以下程度のレベルであると、界面準位密度が高くなる。
本発明は、界面準位密度が低い金属酸化物薄膜を成膜することができる金属酸化物薄膜の成膜方法を提供することを目的とする。
請求項1の金属酸化物薄膜の成膜方法は、半導体基板上に有機金属化合物を付着させ、重水を含む水を気化させてなる酸化剤によって有機金属化合物を酸化させて金属酸化物薄膜を生成させる金属酸化物薄膜の成膜方法において、該水の金属不純物濃度が1wtppb以下であることを特徴とするものである。
請求項2の金属酸化物薄膜の成膜方法は、請求項1において、該水のTOC濃度が100ppb以下であることを特徴とするものである。
請求項3の金属酸化物薄膜の成膜方法は、請求項1又は2において、前記水は重水と軽水との混合物であり、該混合物中の重水の割合が0.015〜100重量%であることを特徴とするものである。
請求項4の金属酸化物薄膜の成膜方法は、請求項1ないし3のいずれか1項において、前記水は、UV酸化と混床イオン交換樹脂との少なくとも一方で精製処理されたものであることを特徴とするものである。
請求項5の金属酸化物薄膜の成膜方法は、請求項1ないし4のいずれか1項において、前記半導体基板がシリコン又はゲルマニウム半導体基板であることを特徴とするものである。
請求項6の金属酸化物薄膜の成膜方法は、請求項1ないし5のいずれか1項において、生成した前記金属酸化物薄膜を窒素ガス雰囲気中でアニール処理することを特徴とするものである。
本発明の金属酸化物薄膜の成膜方法は、半導体基板に吸着等によって付着させた有機金属化合物を重水を含む水の気化物で酸化させるALD法による成膜方法において、水として金属不純物濃度が1wtppb以下のものを用いることにより、金属酸化物薄膜の界面準位密度を低下させるようにしたものである。
この重水を含む水としては、TOC濃度が100ppb以下のものが好ましい。
酸化剤としては、重水と軽水との混合物が好適であり、この混合物中の重水の割合は0.015〜100重量%が好適である。
上記のように金属不純物濃度及びTOC濃度の低い重水としては、重水の原水をUV酸化処理し、さらに混床イオン交換樹脂で処理することにより精製したものが好適である。
以下、本発明についてさらに詳細に説明する。
図1は本発明方法によって形成されるMIS構造(金属−絶縁膜−半導体)を示す模式的な断面図である。半導体基板1はSi、Ge、SiGe、GeSn、SiCなどIV族半導体そのものもしくはその組み合わせ、さらにはIII−V族半導体の組み合わせや基板上にエピタキシャル成長させた面でも構わない。さらには、キャリア移動度を向上させるために応力をかけた歪み面、シリコンで言えば、従来使われてきたSi(100)面以外の面方位でもよい。シリコン基板にはリンが不純物として注入されている。
また、薄層トランジスタで使われるアモルファスシリコン、ポリシリコン、アモルファス酸化物半導体(ZnO,IGZO(インジウム、ガリウム、Zn、酸素))でも良い。
この半導体基板1上には自然発生的もしくは意図的に形成した界面層2が存在する。この界面層2は、例えばSiO、SiONなどで構成され、その厚さは1nm以下である。
この界面層2上に高誘電体膜よりなるゲート絶縁膜3が形成されている。このゲート絶縁膜は、例えばAl、Hf酸化物、Hfシリケート、Hfアルミネートなどよりなり、ALD法で成膜されたものである。
このゲート絶縁膜3上にゲート電極4が形成されている。このゲート電極4は例えばポリシリコン、金属アルミ、ニッケルシリサイドなどよりなり、蒸着法、スパッタ法などで形成されている。
第2図はALD法による成膜装置の一例を示す概略図である。
チャンバ10内に有機金属化合物のガスとキャリヤーガスとを供給するように各々の供給器11,12が接続されている。
また、チャンバ11内を高真空度まで排気することができる排気装置13が該チャンバ10に接続されている。さらに、チャンバ10内に水(DO(重水)又はDOとHO(軽水)との混合水)の気化物を供給するように、浄化装置15付きの水タンク14が気化器16を介して該チャンバ10に接続されている。なお、浄化装置15を省略し、予め浄化処理された水をタンク14に収容しておいてもよいが、タンク14等からの不純物溶出のおそれがあるので、図示のように浄化装置15をタンク14に付設するのが好ましい。
浄化装置15としては、水に対しUVを照射して微量残存する有機物をイオン化させ、これを混床式イオン交換樹脂と接触させて上記イオンのほか、金属イオンを除去するものが好ましい。なお、イオン交換樹脂の後段にUF(限外濾過)装置を設け、微量溶出するイオン交換樹脂を捕集するのが好ましい。
なお、このUV及びイオン交換による処理によれば、RO処理のようなブライン水が生じないので、重水が無駄にならない。
この浄化装置による浄化処理は、タンク14から気化器16へ送り出す際に行われてもよい。また、タンク14内の水を循環処理し、タンク内の処理水を気化器16へ送り出すようにしてもよい。この浄化装置による処理は、チャンバ10へ供給される水中の金属不純物濃度が1wtppb以下、好ましくは0.01wtppb以下となるように行われる。なお、金属不純物としてはLi,Na,Mg,Al,K,Ca,Ti,Cr,Mn,Fe,Co,Ni,Cu,Znが例示されるが、これに限定されない。
気化器16に供給される水は、DOのみであってもよく、DOとHOとの混合水であってもよい。混合水の場合、混合水中におけるDOの割合は0.015〜100%特に0.1〜50%程度が好適である。
気化器16で気化した水はキャリアガスによってチャンバ10内に供給される。このキャリアガスとしてはN,Ar,O,Kr,Xeなどが用いられる。
ゲート絶縁膜3をALD法によって成膜する場合、半導体基板(シリコン基板)1上に有機金属化合物を吸着等によって付着させる。
Al膜を成膜する場合、有機金属化合物としては、トリメチルアルミニウム(TMA)、トリエチルアルミニウム(TEA)などを用いることができる。
Hf膜を成膜する場合は、テトラキス−ジメチルアミドハフニウムなどを用いることができる。
Hfシリケート膜を成膜する場合は、テトラキス−ジメチルアミドハフニウムとシランガスなどを用いることができる。
Hfアルミネート膜を成膜する場合は、テトラキス−ジメチルアミドハフニウムとトリメチルアルミニウムなどを用いることができる。
有機金属化合物の付着を行うときの基板温度は200〜400℃程度が好適が好適であり、チャンバ10内の圧力は5〜15hPa程度が好適である。
有機金属化合物のガスを0.1〜0.5sec程度チャンバ10へ供給すると、有機金属化合物が半導体基板1上に飽和吸着する。
次に、チャンバ10内に重水を含む酸化剤ガスを供給し、有機金属化合物の酸化を行う。この際の基板温度は200〜400℃程度が好適であり、チャンバ10内の圧力は5〜15hPa程度が好適であり、1サイクルの処理時間は5〜15sec程度が好適である。
この有機金属化合物の吸着と酸化よりなる工程を1サイクルとし、これを50〜100回程度繰り返すことにより、厚さ5〜10nm程度の金属酸化物薄膜を成膜することができる。
この金属酸化物薄膜の成膜後、熱処理してアニールするのが好ましい。このアニール時の雰囲気は、H、N、NとHとの混合ガス、Oなどが例示されるが、特にNが好適である。アニール時のN圧力は大気圧程度が好適であり、基板温度は300〜500℃程度が好適であり、時間は1〜30min程度が好適である。もしくは、RTA(Rapid Thermal Anneal)を用いても良い。
以下、実施例及び比較例について説明する。
[実施例1]
シリコン基板上の金属不純物、付着した有機物などを除去するため、加温した王水、硫酸過水、塩酸過水などによる酸洗浄を十分に実施した後、希薄フッ酸溶液でシリコン基板上の化学酸化膜を除去した。その後十分に表面を超純水で洗浄した後、原子層堆積装置にセットした。
まずSi基板に気化した重水を反応させることで、厚さ1nmの界面層を形成した。
次いで、基板温度を300℃とし、チャンバ内を10KPaとし、窒素ガスをキャリアガスとし、トリメチルアルミニウム(TMA)を0.1秒供給し、TMAを半導体基板上に飽和吸着させた。
その後、窒素ガスによってチャンバ内を4秒間パージした。次いで、300℃にて、金属不純物の濃度10ppt、TOC20ppbの重水の気化物(キャリアガスN,200sccm(DOの供給圧力:約6.0hPa))をチャンバ内に0.1秒供給し、TMAを酸化させた。その後、窒素ガスによってチャンバ内をパージした。
このTMAと重水の供給反応工程を1サイクルとして、250サイクル繰り返して25nm厚みのAl薄膜を形成した。その後、ゲート電極としてAlを厚さ100nmに蒸着させて、MOS(金属−酸化物−半導体)を形成した。
MOSを作成した状態のままのもの(as−Depo)は不完全な結合となっているところが多いため、熱処理を実施した。熱処理の条件は400℃、30分、ガス雰囲気N:100%にて行った。また、H:100%でも、30分熱処理した。
ESR(電子スピン共鳴法)による界面欠陥密度の測定結果と、コンダクタンス法による界面準位密度の測定結果について、表1に示す。
[比較例1]
重水として金属不純物濃度が10ppbのものを用いた他は実施例1と同様にして成膜を行い、同様の測定を行い、結果を表1に示した。
[比較例2]
重水の代わりに金属不純物濃度が1pptの超純水を用いた他は実施例1と同様にして成膜を行い、同様の測定を行い、結果を表1に示した。
Figure 2010016298
また、実施例1と比較例2における成膜速度と、界面における重水残存率を表2に示した。
Figure 2010016298
表1の通り、本発明によれば界面準位密度が低い金属酸化物薄膜が成膜される。表2の通り、本発明によると、界面に重水が残存しており、これによりリーク電流が抑制される。
MIS構造を示す模式的な断面図である。 ALD装置の系統図である。
符号の説明
1 半導体基板
2 界面層
3 ゲート絶縁膜
4 ゲート電極
10 チャンバ
14 水タンク
15 浄化装置
16 気化器

Claims (6)

  1. 半導体基板上に有機金属化合物を付着させ、重水を含む水を気化させてなる酸化剤によって有機金属化合物を酸化させて金属酸化物薄膜を生成させる金属酸化物薄膜の成膜方法において、
    該水の金属不純物濃度が1wtppb以下であることを特徴とする金属酸化物薄膜の成膜方法。
  2. 請求項1において、該水のTOC濃度が100ppb以下であることを特徴とする金属酸化物薄膜の成膜方法。
  3. 請求項1又は2において、前記水は重水と軽水との混合物であり、該混合物中の重水の割合が0.015〜100重量%であることを特徴とする金属酸化物薄膜の成膜方法。
  4. 請求項1ないし3のいずれか1項において、前記水は、UV酸化と混床イオン交換樹脂との少なくとも一方で精製処理されたものであることを特徴とする金属酸化物薄膜の成膜方法。
  5. 請求項1ないし4のいずれか1項において、前記半導体基板がシリコン又はゲルマニウム半導体基板であることを特徴とする金属酸化物薄膜の成膜方法。
  6. 請求項1ないし5のいずれか1項において、生成した前記金属酸化物薄膜を窒素ガス雰囲気中でアニール処理することを特徴とする金属酸化物薄膜の成膜方法。
JP2008177009A 2008-07-07 2008-07-07 金属酸化物薄膜の成膜方法 Pending JP2010016298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008177009A JP2010016298A (ja) 2008-07-07 2008-07-07 金属酸化物薄膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008177009A JP2010016298A (ja) 2008-07-07 2008-07-07 金属酸化物薄膜の成膜方法

Publications (1)

Publication Number Publication Date
JP2010016298A true JP2010016298A (ja) 2010-01-21

Family

ID=41702098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008177009A Pending JP2010016298A (ja) 2008-07-07 2008-07-07 金属酸化物薄膜の成膜方法

Country Status (1)

Country Link
JP (1) JP2010016298A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156491A (ja) * 2012-03-02 2015-08-27 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
JP2016115849A (ja) * 2014-12-16 2016-06-23 株式会社デンソー 有機トランジスタおよびその製造方法
JP2018022901A (ja) * 2010-04-23 2018-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10247785B2 (en) 2013-06-12 2019-04-02 Lapis Semiconductor Co., Ltd. Assembled-battery system, semiconductor circuit, and diagnostic method
CN112002993A (zh) * 2016-11-29 2020-11-27 株式会社村田制作所 天线装置以及电子设备

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022901A (ja) * 2010-04-23 2018-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015156491A (ja) * 2012-03-02 2015-08-27 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US9978855B2 (en) 2012-03-02 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US10247785B2 (en) 2013-06-12 2019-04-02 Lapis Semiconductor Co., Ltd. Assembled-battery system, semiconductor circuit, and diagnostic method
JP2016115849A (ja) * 2014-12-16 2016-06-23 株式会社デンソー 有機トランジスタおよびその製造方法
CN112002993A (zh) * 2016-11-29 2020-11-27 株式会社村田制作所 天线装置以及电子设备

Similar Documents

Publication Publication Date Title
JP3937892B2 (ja) 薄膜形成方法および半導体装置の製造方法
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
KR100646296B1 (ko) 반도체 장치 및 그 제조 방법
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
TWI250578B (en) Semiconductor device and manufacturing method therefor
US7888217B2 (en) Method for fabricating a gate dielectric of a field effect transistor
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
TWI447913B (zh) 具有減少之閘極氧化物洩漏的取代金屬閘極電晶體
JP4681886B2 (ja) 半導体装置
JP4277268B2 (ja) 金属化合物薄膜の製造方法、ならびに当該金属化合物薄膜を含む半導体装置の製造方法
JP2010016298A (ja) 金属酸化物薄膜の成膜方法
US20050236675A1 (en) Semiconductor device and manufacturing method thereof
WO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
WO2007126463A2 (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
KR101690434B1 (ko) 질소 함유 산화물 막 및 이의 형성 방법
JP2004186567A (ja) 半導体装置および半導体装置の製造方法
TW201705247A (zh) 積體電路的製造方法及半導體加工反應器系統
JP4032889B2 (ja) 絶縁膜の形成方法
JP2005032908A (ja) 薄膜の形成方法
Kar et al. Physics and Technology of High-k Materials 9
KR102172776B1 (ko) 누설전류를 차단한 유전체 박막의 제조방법
KR20120089147A (ko) 반도체 소자의 제조 방법
TW201840889A (zh) 用於半導體表面之氣相鈍化的系統及方法
KR100791197B1 (ko) 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치