KR100829335B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100829335B1
KR100829335B1 KR1020067018779A KR20067018779A KR100829335B1 KR 100829335 B1 KR100829335 B1 KR 100829335B1 KR 1020067018779 A KR1020067018779 A KR 1020067018779A KR 20067018779 A KR20067018779 A KR 20067018779A KR 100829335 B1 KR100829335 B1 KR 100829335B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon oxide
semiconductor device
plasma
film
Prior art date
Application number
KR1020067018779A
Other languages
English (en)
Other versions
KR20070004717A (ko
Inventor
다다시 데라사키
마사노리 나카야마
운류 오가와
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20070004717A publication Critical patent/KR20070004717A/ko
Application granted granted Critical
Publication of KR100829335B1 publication Critical patent/KR100829335B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 장치의 제조 방법은 실리콘 기판 표면을 약액에 의해 에칭한 후에 형성되는 산화규소막을 가열하여 박막화시키는 박막화 공정과, 박막화된 산화규소막을 가열하여, 적어도 산소를 함유하는 가스에 의해 산화하는 열 산화 공정, 또는 박막화된 산화규소막을, 플라즈마 방전된 적어도 산소를 함유하는 가스에 의해 산화하는 공정을 가진다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히, 게이트 절연막용 산화 규소막을 형성하는 공정을 구비하는 반도체 장치의 제조 방법에 관한 것이다.
종래, 게이트 절연막용 산화 규소막을 형성하는 경우, 우선은 전(前) 세정으로서 RCA 세정을 행하고, 그 후에 산화 규소막을 형성했다.
RCA 세정이란, SC-1(NH4OH, H2O2, H2O 혼합액)이나 SC-2(HCl, H2O2, H2O 혼합액)이나 희 불산이나 SPM(H2SO4, H2O2) 세정 시퀀스를 조합, 이물(異物)이나 유기물, 금속 오염을 제거하는 세정법인데, H2O2에 의해서 산화규소막이 형성되므로 처리 종료 후에는 10Å 정도의 화학적 산화막이 형성된다. 게이트 절연막의 박막화에 따라, 트랜지스터 특성을 향상시키기 위해서는 이 10Å 정도의 화학적 산화막의 존재를 무시할 수 없는데, 이 화학적 산화규소막의 막 질은 고온의 열처리에 의해서 형성된 산화막에 비해서 막 질이 나쁘고, 그 결과, 그 후에 산화규소막을 형성한 게이트 절연막도 품질이 우수하지 않아, 트랜지스터의 특성 향상을 저해한다.
따라서, 본 발명의 주요 목적은, 고품질의 절연막을 실리콘 기판 표면에 형성가능한 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 일양태에 의하면,
실리콘 기판 표면을 약액에 의해 에칭한 후에 형성되는 산화규소막을 가열하여 박막화시키는 산화규소막의 박막화 공정과,
상기 박막화된 산화규소막을 가열하고, 적어도 산소를 함유하는 가스에 의해 산화하는 열산화 공정, 또는 상기 박막화된 산화규소막을, 플라즈마 방전된 적어도 산소를 함유하는 가스에 의해 산화하는 플라즈마 산화 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
도 1은 본 발명의 바람직한 실시예의 처리 플로우를 도시하는 도면이다.
도 2는 본 발명의 바람직한 실시예에 의한 박막 산화막의 생성을 설명하기 위한 도면으로, 고온 어닐링 후의 산화막 형성의 처리 시간 의존성을 도시한다.
도 3은 게이트 절연막 중의 질소 도우즈량과 게이트 절연막의 리크 전류의 관계를 도시하는 도면이다.
도 4는 본 발명의 바람직한 실시예에서의 박막 고품질 산화막에 의한 MOS 트랜지스터의 On 전류 특성 향상 결과를 도시하는 도면이다.
도 5는 본 발명의 바람직한 실시예에서 적합하게 사용되는 처리 장치의 개략 종단면도이다.
본 발명의 바람직한 형태에 의하면,
실리콘 기판 표면을 약액에 의해 에칭한 후에 형성되는 산화규소막을 가열하여 박막화시키는 산화규소막의 박막화 공정과,
상기 박막화된 산화규소막을 가열하고, 적어도 산소를 함유하는 가스에 의해 산화하는 열산화 공정, 또는 상기 박막화된 산화규소막을, 플라즈마 방전된 적어도 산소를 함유하는 가스에 의해 산화하는 플라즈마 산화 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
약액에 의해 형성된 산화규소막은 막질이 나쁘지만, 열처리에 의해 막질 개선이 도모되어, 전기 특성을 향상시킬 수 있다.
또한, 산화규소막을 열산화, 또는 플라즈마 산화함으로써, 러프니스(roughness)(표면 거칠기)가 완화되어, 표면의 평탄도가 향상된다.
즉, 약액에 의해 형성된 산화규소막(예를 들면 11Å)은 열처리하면 막의 치밀화나 승화가 일어나기 때문에, 박막화한다(예를 들면 4Å으로 된다). 그리고, 그 후, 열산화 또는 플라즈마 산화하여 산화 규소막의 막 두께를 두껍게 하여 소정의 막 두께(예를 들면, 8Å)로 한다. 약액 세정에 의한 산화규소막 형성 처리나 열처리에 의한 산화규소막의 박막화에서의 막 두께 제어가 어렵고, 일단 소정 막 두께보다도 박막화하고 나서, 산화막을 보태어 막 두께를 제어한다. 이에 따라, 매우 얇은 산화규소막의 막 두께 제어가 가능해진다.
또한, 열처리에 의해 박막화한 후의 산화규소막을 열 산화 또는 플라즈마 산화함으로써, 보다 산화막 표면의 거칠기를 완화시킬 수 있다. 즉, 산화막의 오목부쪽이 볼록부보다 바닥 기판까지의 거리가 가깝기 때문에, 보다 더 열산화, 또는 플라즈마 산화되기 쉽고, 볼록부에 비해서 오목부의 막 두께가 두꺼워지기 쉽고, 그 결과, 거칠기가 완화된다.
65㎚ 이후의 디자인 룰에서는 게이트 절연막을 보다 박막화할 필요가 있고, 막 질을 개선하여, 거칠기를 완화할 수 있도록 한 본 발명이 한층 더 유효해진다.
바람직하게는, 상기 박막화 공정에서, 상기 에칭한 후에 형성되는 산화규소막을 온도 800℃ 이상에서 처리한다.
열처리에 의한 박막화의 바람직한 조건은, 온도:800℃∼1000℃, 압력:266-2660Pa, 가스 유량:N2:500-5000sccm, 시간:5-60초이다.
열처리후의 열산화 처리의 바람직한 조건은, 온도:700-800℃, 압력:266-266OPa, 가스 유량:02:1-2slm, H2:100-500sccm, N2:0-20slm, 시간:1-30분이다.
열처리후의 플라즈마 산화 처리의 바람직한 조건은 온도:400-900℃, 압력:10-200Pa, 고주파 전력:50-300W, 가스 유량:O2:300-1000sccm, 시간:3-240초이다.
바람직하게는, 상기 열산화 또는 플라즈마 산화에 의해 형성된 산화규소막을 질소를 포함하는 플라즈마에 의해 질화하여 산 질화규소막을 형성하는 산 질화규소막 형성 공정을 더 가진다.
플라즈마 질화 처리의 바람직한 조건은, 온도:400-800℃, 압력:10-150Pa, 고주파 전력:150-300W, 가스 유량:N2 300-1000sccm, 시간:60-240초이다.
바람직하게는, 상기 박막화된 산화규소막 및 상기 열산화 또는 플라즈마 산화에 의해 형성된 산화규소막에 의해 게이트 절연막의 일부 또는 전부를 구성한다.
바람직하게는, 상기 산 질화규소막도 상기 게이트 절연막의 일부를 구성한다.
또한, 바람직하게는, 상기 산화규소막을 가열하여 박막화시키는 처리 실내의 처리 분위기가 감압 상태이다. 감압 상태로 함으로써, 산화가 진행되지 않게 할 수 있다.
또한, 바람직하게는, 상기 산화규소막을 가열하여 박막화시키는 공정에서는, N2, He, Ne, Ar, Kr, Xe 중 적어도 1개를 공급한다.
또한, 바람직하게는, 상기 약액이 과산화수소수 혼합액이다.
또한, 바람직하게는, 상기 산 질화규소막의 질소의 도우즈량이 1E15(1×1015)[atom/㎠] 이상이다.
여기서, 도우즈량이란, 단위 면적당의 이온 주입량이고, (상기 산 질화 규소막의 밀도)×(질소 농도)×(막 두께)로 구하는 양이다.
그리고, 여기서의 산 질화규소막의 밀도란, 단위 부피당의 산소, 질소, 및 규소의 전체 원자수를 말한다.
또한, 질소 농도란,
{(단위 부피당의 질소 원자수)/(단위 부피당의 산소, 질소, 및 규소의 전체 원자수)}로 구하는 값이다.
또한, 막 두께란, 산 질화규소막 전체를 말하고, 바닥 실리콘 기판 표면에서, 상기 실리콘 기판 상에 형성되는 상기 산 질화규소막 표면까지의 두께를 말한 다.
또한, 약액에 의해 형성된 산화규소막을, 열 처리하여 제거해 버리는 것도 생각할 수 있는데, 이를 위해서는 1×10-9Torr의 정도까지 고 진공 상태로 하지 않으면 안된다. 또한, 자연 산화막을 제거한 후의 기판 표면의 거칠기가 증가해 버린다는 문제가 있다.
이에 대해, 본 발명의 방법에 의하면, 압력을 226∼2660Pa로 조정할 수 있으면 되므로, 도달 압력이 1×10-4Torr 정도까지 진공 상태로 할 수 있는 진공 펌프를 이용하면 되고, 이보다도 고진공으로 하기 위해서 진공 펌프의 성능을 향상시키는 등, 장치의 제작 비용이 들지 않는다. 또한, 보다 산화규소막 표면의 거칠기를 완화할 수 있다.
본 발명의 바람직한 실시의 형태에서는, 반도체 디바이스의 산 질화규소막을 포함하는 게이트 절연막 형성에서, 7∼12Å의 박막의 산화막에 감압 가스 분위기에서 800℃ 이상의 어닐링 처리를 행하고, 그 후에 플라즈마 생성 장치에 의해서 질화 처리후의 산 질화규소막 중의 질소 도우즈량이 1E15(1×1015)[atoms/㎠] 이상이 되도록 질화 처리를 행한다.
또한, 상기 어닐링 처리 후에 다시 산화막을 형성하고, 그 후에 플라즈마 생성 장치에 의해서 질화 처리를 행한다.
또한, 상기 7∼12Å의 박막의 산화막이 과산화수소수 혼합액으로 형성된 화학적 산화막이다.
또한, 어닐링 처리의 온도가 800℃ 이상이고, 분위기 가스는, N2, He, Ne, Ar, Kr, Xe중 어느 하나, 또는 어느 것의 복수의 편성이 주성분이다.
다음에, 도면을 참조하여 본 발명의 바람직한 실시예에 관해서 설명한다.
도 1에 본 발명의 바람직한 실시예의 처리의 플로우를 도시한다. 게이트 절연막을 형성할 때는 그 전 공정으로서 약액에 의한 실리콘 기판 표면의 청정화가 행해진다. 통상 RCA 세정이라고 불리는 세정법에 의해서 이물, 유기물, 금속 오염을 제거하고, 그 최종 공정에서 표면에 10Å 정도의 얇은 산화막을 형성하여 표면의 종단 처리를 행하여 표면이나 막 중에 불순물이 혼입하는 것을 억제한다. 그러나 이 화학적으로 형성된 산화막은 고온 열처리에 의해서 형성된 산화막에 대해 막질이 떨어지고, 게이트 절연막의 박막화에 수반하여, 특성을 향상시키기 위해서는 이 10Å 정도의 화학적 산화막의 존재를 무시할 수 없게 된다.
그래서, 본 실시예에서는 고품질이고 얇은 산화막을 형성하기 위해서, 이 10Å 정도의 화학적 산화막에 대해 어닐링 처리를 행하고, 막의 치밀화에 의한 고품질화, 승화에 의한 박막화를 도모한다. 어닐링으로는, 예를 들면 1330Pa, 1000℃, 질소 분위기에서 10초 정도의 처리를 행한다. 상기 어닐링 조건에서 10Å 정도의 화학적 산화막은 4Å 정도까지 박막화한다.
현재의 게이트 산 질화규소막으로는 4Å의 바닥 산화막은 너무 얇으므로 처리후에 8∼12Å가 되도록 고품질의 산화막을 형성한다.
이 산화막을 형성하기 위해서는, 고온 열처리 장치로 예를 들면 1330Pa, 850 ℃, 질소 희석된 산소 분위기에서 10초 정도의 처리를 행한다(열 산화 처리). 또한, 플라즈마 생성 장치로 예를 들면 산소를 활성화하고, 400℃, 100Pa, RF 파워 150W로, 30초 정도의 처리를 행하여 산화막을 형성하는 방법도 있다(플라즈마 산화 처리).
다음에, 이 산화막에 대해 플라즈마 생성 장치로 질화 처리를 행하고, 산 질화막을 형성한다.
질화 처리 조건은, 예를 들면 질소 1500sccm, 5Pa, 400℃, RF 파워 150W로, 15초 정도의 처리를 행한다.
이때, PMOS 트랜지스터에서의 B(붕소) 확산에 의한 Vth(임계치 전압)의 시프트를 억제하고 또한 리크 전류를 저감하기 위해서, 산 질화막 중의 질소의 도우즈량이 1E15(1×1015)[atoms/㎠] 이상이 되도록 질화 처리를 한다. 또한, 질소의 도우즈량은, 1E16(1×1016)[atoms/㎠] 이하인 것이 바람직하다.
도 2에 본 발명의 바람직한 실시예에 의한 박막 산화막의 생성예를 도시한다. 도 2는 고온 어닐링 후의 산화막 형성(플라즈마 산화 처리)의 처리 시간 의존성을 도시한 것이다. 고온 어닐링을 행함으로써 산화막의 막 두께가 얇아진다. 이는 케미컬 산화막이 치밀화된 효과나 승화하였기 때문이라고 생각되지만, 이 후에 고온 열처리나 플라즈마 처리에 의해서 고품질의 박막의 산화막을 형성할 수 있다.
산화막에 질소를 넣을 목적으로 PMOS 트랜지스터의 임계치 전압 시프트의 억 제와 리크 전류의 억제가 있는데, 도 3에 게이트 절연막 중의 질소 도우즈량과 게이트 절연막의 리크 전류의 관계를 도시한다. 도 3은 가로축이 게이트 절연막의 리크 전류 밀도(Jg(A/㎠))이고, 세로축이 막 중의 질소 도우즈량(atoms/㎠)이다. 이는 산화막이 12Å인 예인데, 앞으로의 박막화의 요구에 대해서는 상기 목적을 달성하기 위해서, 점점 질소 농도를 향상시킬 필요성이 높아지는 것을 알 수 있다.
본 실시예의 산 질화막을 MOS 트랜지스터에 적용하여 특성을 비교 평가한 예로서, 도 4에 본 실시예에 의한 박막 고품질 산화막에 의한 MOS 트랜지스터의 On 전류 특성 향상 결과를 도시한다. 도 4는 가로축이 게이트 절연막의 리크 전류 밀도(Jg(A/㎠))이고, 세로축이, On 전류(nA)이다. 본 실시예에서 박막이고 리크 전류가 적은 산화막이 형성됨으로써 On 전류를 향상시킬 수 있는 것을 알 수 있다.
이상 설명한 바와 같이, 본 발명의 바람직한 실시예의 게이트 산 질화규소막을 형성함으로써, 리크 전류가 적은 박막의 산 질화막을 형성할 수 있어 MOS 트랜지스터의 특성을 향상시킬 수 있다.
다음에, 본 발명의 바람직한 실시예에서 적합하게 사용되는 플라즈마 처리 장치에 대해서 도 5를 참조하여 설명한다.
이 플라즈마 처리 장치는, 전계와 자계에 의해 고밀도 플라즈마를 생성할 수 있는 변형 마그네트론형 플라즈마 원(原)을 이용해, 웨이퍼 등의 기판을 플라즈마 처리하는 기판 처리 장치(이하, MMT 장치로 칭한다)이다. 이 MMT 장치에서는, 기밀성을 확보한 처리실에 기판을 설치하고, 샤워 플레이트를 통해 반응 가스를 처리실에 도입하고, 처리실을 어느 일정한 압력으로 유지하고, 방전용 전극에 고주파 전력을 공급하여 전계를 형성하는 동시에 자계를 걸어 마그네트론 방전을 일으킨다. 방전용 전극 근방의 전자가 드리프트 하면서 사이클로이드(cycloid) 운동을 계속하여 둘레를 돌고, 자계에 포착되기 때문에 전리(電離) 생성율이 높아져 고밀도 플라즈마 생성이 가능해진다. 이 고밀도 플라즈마에 의해서 반응 가스를 여기(勵起) 분해시킨다. 여기 분해시킨 반응 가스에 의해, 기판 표면을 산화 또는 질화 등의 확산 처리를 하거나, 또는 기판 표면에 박막을 형성하거나, 또는 기판 표면을 에칭하는 등, 기판에의 각종 플라즈마 처리를 실시할 수 있다.
또한, 광원으로부터의 광에 의해 처리실 내의 기판을 가열할 수 있도록 되어 있다.
이 MMT 장치는, 상측 용기(210)와 하측 용기(211)로 구성된 처리 용기(203)를 구비한다. 하측 용기(211)와, 하측 용기(211) 상에 씌워지는 상측 용기(210)로부터 내부에 웨이퍼(200)를 처리하는 처리실(201)이 형성되어 있다. 상측 용기(210)는 질화알루미늄이나 산화알루미늄 또는 석영 유전체로 돔 형을 하여 형성되어 있고, 하측 용기(211)는 알루미늄으로 형성되어 있다.
상측 용기(210)의 상부에는, 샤워 헤드(236)가 설치된다. 샤워 헤드(236)에는 반응 가스 도입용의 가스 도입구(도시하지 않음)가 연통하여 설치된다. 샤워 헤드의 하부에는 처리실(201)내로 가스를 내뿜는 분출 구멍인 가스 취출구(239)가 형성된다.
샤워 헤드(236)는, 측벽 부재(313)와, 덮개체(233)와, 차폐 플레이트(240)와, 버퍼실(237)과, 개구(238)와, 가스 취출구(239)를 구비한다.
버퍼실(237)은, 처리실(201)의 상부에 가스가 도입되는 가스 분산 공간으로서 설치된다. 버퍼실(237)은, 측벽 부재(313)와, 덮개체(233)와, 개구 주변부(229)와, 개구(238)를 덮는 차폐 플레이트(240)로 구성된다. 버퍼실(237) 내에는, 차폐 플레이트(240)가 설치되므로, 실질적으로 가스 분산 공간은, 덮개체(233)와 차폐 플레이트(240)와의 사이에 형성되는 공간이 된다. 덮개체(233)와 차폐 플레이트(240)는 석영으로 구성되어 있다.
개구(238)는, 웨이퍼(200)의 주면과 대향하는 처리실(201)의 천장에 설치되고, 버퍼실(237)과 처리실(201)을 연통하도록 구성된다.
차폐 플레이트(240)는, 개구(238)를 버퍼실(237) 내측으로부터 덮고, 버퍼실(237) 내에 도입되는 가스가 개구 주변부(229)에 흐르도록 구성된다.
가스 취출구(239)는 차폐 플레이트(240)의 하면 외주부와 개구(238)의 주변부와의 사이에 형성된 간극에 형성된다. 가스 취출구(239)는, 플라즈마에 접하는 처리실(201)에 노출하지 않도록, 개구(238)의 개구면보다도 후미진 버퍼실(237)의 내측에 배치된다. 가스 취출구(239)는, 개구(238)의 둘레 방향에 따라 복수개의 등간격으로 형성되고, 차폐 플레이트(240)에 의해서 개구 주변부(229)에 흐르는 가스를 처리실(201)내에 샤워 상태로 분출하도록 구성된다.
상술한 샤워 헤드(236)로부터 반응 가스(230)가 처리실(201)에 공급되고, 또한 서셉터(suscepter)(217)의 주위에서 처리실(201)의 바닥 방향으로 기판 처리후의 가스가 흐르도록 하측 용기(211)의 측벽에 가스를 배기하는 배기구인 가스 배기구(235)가 형성되고, 가스 배기구(235)는 가스 배기관(231)에 접속되어 있다.
처리실(201) 내에 플라즈마 생성 영역을 형성하는 플라즈마 생성 수단(280)은, 공급되는 반응 가스를 여기시키는 방전 수단과, 전자를 트랩하는 자계 형성 수단으로 구성된다.
방전 수단은, 통형상 전극(215), 정합기(도시하지 않음), 고주파 전원(도시하지 않음)으로 구성된다. 자계 형성 수단은, 통형상 자석(216)으로 구성된다.
통형상 전극(215)은, 단면이 통형상이고, 적합하게는 원통형의 전극으로 구성된다. 통형상 전극(215)은 처리실(201)의 외주에 설치되어 처리실(201) 내의 통형상 전극(215) 근방의 플라즈마 생성 영역을 둘러싸고 있다. 통형상 전극(215)에는 임피던스의 정합을 행하는 정합기(도시하지 않음)를 통해 고주파 전력을 인가하는 고주파 전원(도시하지 않음)이 접속되어 있다.
또한, 통형상 자석(216)은, 단면이 통형상이고, 통형상의 영구 자석으로 구성된다. 영구 자석의 재질은, 예를 들면, 네오듐계 희토류 코발트 자석이다. 통형상 자석(216)은, 통형상 전극(215)의 외표면의 통축 방향의 상하단 근방 2단에 배치된다. 상하의 통형상 자석(216, 216)은, 처리실(201)의 반경 방향에 따른 양단(내주단과 외주단)에 자극을 가지고, 상하의 통형상 자석(216, 216)의 자극 방향이 역방향으로 설정되어 있다. 따라서, 내주부의 자극끼리 이극(異極)이 되고, 이에 따라, 통형상 전극(215)의 내주면에 따라 통축 방향으로 자력선을 형성하게 되어 있다.
처리실(201)의 바닥측 중앙에는, 기판(200)을 지지하기 위한 기판 지지 수단으로서 서셉터(217)가 배치되어 있다. 서셉터(217)는 웨이퍼(200)를 가열할 수 있 도록 되어 있다. 서셉터(217)는, 내부에 가열수단으로서의 히터(도면중 생략)가 일체적으로 매워져 있다.
샤워 헤드(236)의 상부에는 광원(316)이 설치된다. 광원(316)은, 중앙에 개구(317)를 갖는 광원 주변 부재(315)에 의해, 측벽 부재(313) 상에 장착되어 있다. 측벽 부재에는 냉각수 통로(314)가 설치된다. 냉각수를 흐르게 해 열을 광원 주변 부재(315)에 가하지 않는 구조로 되어 있다. 광원(316)과 접촉하는 광원 주변 부재(315)의 재질로는, 열 전도율이 높은 재질 예를 들면, 알루미늄을 이용한다. 열·광이 집중하는 부분은 광원의 주위이므로, 그 국소적인 부분에 냉각수를 흐르게 함으로써, 광원 주변 부재(315)의 온도 상승을 저감시킬 수 있다.
광원으로부터의 광(301)은, 개구(317), 석영제의 덮개체(233), 석영제의 반응 가스 차폐 플레이트(240), 개구(238)를 통해 기판(200)에 조사되고, 기판(200)을 가열 처리할 수 있다.
이 장치에서, 가열 처리(어닐링) 공정, 열 산화 공정 또는 플라즈마 산화 공정, 플라즈마 질화 공정을 연속 처리할 수 있다.
또한, 램프만을 이용한 램프 가열 장치로, 가열 처리(어닐링) 공정, 열산화 공정을 행하고, 램프가 설치되지 않은 방전용 전극만의 MMT 장치로 플라즈마 산화 공정, 플라즈마 질화 공정을 행하도록 해도 된다.
명세서, 특허청구의 범위, 도면 및 요약서를 포함하는 2004년 8월 31일 제출의 일본국 특허출원 2004-252138 및 2005년 4월 5일에 제출된 일본국 특허출원 2005-108645호의 개시 내용 전체는, 그대로 인용하여 여기에 조합된다.
다양한 전형적인 실시의 형태를 도시하고, 또한 설명했는데, 본 발명은 이들 실시의 형태에 한정되지 않는다. 따라서, 본 발명의 범위는, 다음 청구의 범위에 의해서만 한정되는 것이다.
이상 설명한 바와 같이, 본 발명의 일형태에 의하면, 고품질의 절연막을 실리콘 기판 표면에 형성가능한 반도체 장치의 제조 방법이 제공되어, 반도체 장치의 특성 향상을 도모할 수 있다.
그 결과, 본 발명은, 반도체 실리콘 웨이퍼를 이용해 반도체 장치를 제조하는 방법에 특히 적합하게 이용할 수 있다.

Claims (8)

  1. 실리콘 기판 표면을 약액에 의해 에칭한 후에 형성되는 산화규소막을 감압상태의 분위기 하에서 가열하여 박막화시키는 산화규소막의 박막화 공정과,
    상기 박막화된 산화규소막을 가열하고, 적어도 산소를 함유하는 가스에 의해 산화하는 열산화 공정, 또는 상기 박막화된 산화규소막을, 플라즈마 방전된 적어도 산소를 함유하는 가스에 의해 산화하는 플라즈마 산화 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 청구항 1에 있어서, 상기 박막화 공정에서는, 상기 에칭한 후에 형성되는 산화규소막을 온도 800℃ 이상으로 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 청구항 2에 있어서, 상기 박막화 공정에서는, 상기 에칭한 후에 형성되는 산화규소막을 온도 800℃∼1000℃로 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 삭제
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 감압상태의 분위기 하에서의 압력이 266Pa∼2660Pa 인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 박막화 공정에서는, 상기 에칭한 후에 형성되는 산화규소막을 질소로 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 청구항 6에 있어서, 상기 박막화 공정에서는, 상기 에칭한 후에 형성되는 산화규소막을 5초∼60초 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 산화규소막을 플라즈마 방전된 적어도 질소를 함유하는 가스에 의해 질화하여 산 질화규소막을 형성하는 플라즈마 질화 공정을 더 가지고, 상기 플라즈마 질화 공정에 의해 상기 산 질화규소막의 질소의 도우즈량을 1×1015[atoms/㎠] 이상으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020067018779A 2004-08-31 2005-07-27 반도체 장치의 제조 방법 KR100829335B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004252138 2004-08-31
JPJP-P-2004-00252138 2004-08-31
JP2005108645 2005-04-05
JPJP-P-2005-00108645 2005-04-05

Publications (2)

Publication Number Publication Date
KR20070004717A KR20070004717A (ko) 2007-01-09
KR100829335B1 true KR100829335B1 (ko) 2008-05-13

Family

ID=35999827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067018779A KR100829335B1 (ko) 2004-08-31 2005-07-27 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20080096395A1 (ko)
JP (1) JPWO2006025164A1 (ko)
KR (1) KR100829335B1 (ko)
TW (1) TW200614340A (ko)
WO (1) WO2006025164A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206968A1 (en) * 2006-12-27 2008-08-28 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device
KR20100006009A (ko) * 2008-07-08 2010-01-18 주성엔지니어링(주) 반도체 제조 장치
US8883624B1 (en) * 2013-09-27 2014-11-11 Cypress Semiconductor Corporation Integration of a memory transistor into high-K, metal gate CMOS process flow
KR102578827B1 (ko) * 2018-04-24 2023-09-15 삼성전자주식회사 유연한 유무기 보호막 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164861A (ja) * 1998-11-24 2000-06-16 United Microelectron Corp ゲート酸化膜の形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952542B2 (ja) * 1997-06-20 2007-08-01 ソニー株式会社 シリコン酸化膜の形成方法
US6046088A (en) * 1997-12-05 2000-04-04 Advanced Micro Devices, Inc. Method for self-aligning polysilicon gates with field isolation and the resultant structure
JPH11307526A (ja) * 1998-04-24 1999-11-05 Nec Corp 酸化膜の作製方法
KR100327329B1 (ko) * 1998-12-11 2002-07-04 윤종용 저압하의실리콘산화막및산질화막형성방법
JP2001274154A (ja) * 2000-01-18 2001-10-05 Applied Materials Inc 成膜方法、成膜装置、半導体装置及びその製造方法
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
US6362085B1 (en) * 2000-07-19 2002-03-26 Taiwan Semiconductor Manufacturing Company Method for reducing gate oxide effective thickness and leakage current
JP4806127B2 (ja) * 2001-02-01 2011-11-02 東京エレクトロン株式会社 薄膜形成方法
AU2002354103A1 (en) * 2001-12-07 2003-06-17 Tokyo Electron Limited Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method
TW200402801A (en) * 2002-03-29 2004-02-16 Tokyo Electron Ltd Material for electronic device and process for producing the same
JP3484177B2 (ja) * 2002-04-26 2004-01-06 沖電気工業株式会社 半導体装置とその製造方法
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
JP2005026538A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体集積回路装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164861A (ja) * 1998-11-24 2000-06-16 United Microelectron Corp ゲート酸化膜の形成方法

Also Published As

Publication number Publication date
WO2006025164A1 (ja) 2006-03-09
KR20070004717A (ko) 2007-01-09
US20080096395A1 (en) 2008-04-24
JPWO2006025164A1 (ja) 2008-05-08
TW200614340A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
US7446052B2 (en) Method for forming insulation film
US8021987B2 (en) Method of modifying insulating film
JP4850871B2 (ja) 絶縁膜の形成方法
US7226848B2 (en) Substrate treating method and production method for semiconductor device
TWI587389B (zh) 基板處理方法
KR20090007633A (ko) 전계 효과 트랜지스터의 게이트 유전체 제조 방법
TW201342475A (zh) 以氨與三氟化氮蝕刻氧化物
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
KR102339803B1 (ko) 산화제 없이 규소 및 산-함유 막들을 증착시키는 방법
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP2005116727A (ja) 絶縁体薄膜の製造方法と絶縁体薄膜および半導体装置の製造方法と半導体装置
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
KR100829335B1 (ko) 반도체 장치의 제조 방법
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
JP2007324185A (ja) プラズマ処理方法
TWI743242B (zh) 高壓退火及降低濕蝕刻速率
JP2008060412A (ja) 半導体デバイスの製造方法
JP2003282567A (ja) 半導体装置の製造方法及び半導体装置
JP2742381B2 (ja) 絶縁膜の形成方法
JP2006216774A (ja) 絶縁膜の成膜方法
JPH06333842A (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
JP2004266040A (ja) 半導体装置の製造方法及び半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 11