JP2000164861A - ゲート酸化膜の形成方法 - Google Patents

ゲート酸化膜の形成方法

Info

Publication number
JP2000164861A
JP2000164861A JP10335983A JP33598398A JP2000164861A JP 2000164861 A JP2000164861 A JP 2000164861A JP 10335983 A JP10335983 A JP 10335983A JP 33598398 A JP33598398 A JP 33598398A JP 2000164861 A JP2000164861 A JP 2000164861A
Authority
JP
Japan
Prior art keywords
gate oxide
oxide film
semiconductor substrate
layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10335983A
Other languages
English (en)
Inventor
Hsueh-Hao Shih
學浩 施
Juan-Yuan Wu
俊元 呉
Katetsu Ro
火鐡 廬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/199,707 priority Critical patent/US20010014483A1/en
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to JP10335983A priority patent/JP2000164861A/ja
Publication of JP2000164861A publication Critical patent/JP2000164861A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 自然酸化物による悪影響を取り除いた信頼性
の高いゲート酸化膜の形成方法を提供する。 【解決手段】 自然酸化物層が自然生成された半導体基
板を、炉内またはＲＴＯ室（急速熱酸化室）に入れ、高
温水素ガスを室内に導入して自然酸化物層を脱酸する。
その後、半導体基板上にゲート酸化膜を形成する。ゲー
ト酸化膜が形成された半導体基板を真空搬送システムに
よって反応室に移し、ゲート酸化膜上にポリシリコン層
を形成する。半導体基板を酸素含有雰囲気にさらすこと
がないので、自然酸化物層の再生成を防ぐことができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の形成
方法に関し、特に、自然酸化物を脱酸することによって
高品質のゲート酸化膜を形成する方法に関する。
【０００２】
【従来の技術】通常、超ＬＳＩ工程におけるＭＯＳ素子
のゲート酸化膜の厚さは約１００〜２００Aであり、フ
ラッシュメモリなどのハイレベル素子になると、トンネ
ル酸化膜の膜厚は１００ A 以下になる。最近では３０
Aの薄さのものもあるが、このような超薄型ゲート酸化
膜を、その品質を高精度に制御しつつ形成することは非
常に難しい。また、ゲート酸化膜の形成以前に自然生成
される厚さ約２〜１０ Aの自然酸化膜の影響を排除する
必要もある。このような自然酸化膜は、ゲート酸化膜の
形成に先立って最初の水洗いを終えた後にも残存する。
【０００３】
【発明が解決しようとする課題】シリコンウエファを酸
素含有雰囲気にさらすと、その表面に二酸化シリコン層
自然生成されることは従来知られており、この二酸化シ
リコン層が自然酸化物と呼ばれる層である。具体的に
は、酸素分子が熱拡散作用によって境界層を通り抜けて
シリコンウエファの表面に達し、シリコン原子と反応し
て、ウエファ表面に二酸化シリコン層を生成する。この
ような二酸化シリコン層ができてしまった後では、その
後本来の酸化反応を行うための酸素分子は、まず二酸化
シリコン層の表面から内部に拡散した後にシリコンウエ
ファ表面に到達することになり、酸化反応を行う酸素分
子が直接シリコンウエファ表面に到達できないため、酸
化過程が遅延する。さらに、不均一な自然酸化膜は、そ
の後形成されるゲート酸化膜の品質に悪影響を及ぼす。
このため、自然酸化物層の生成をどのように防止する
か、または自然酸化物層をいかに効果的に除去するかが
重要な課題となる。
【０００４】さらに、ゲート酸化膜は自然酸化物層の下
に形成され、一方ゲート構造としてパターン化されたポ
リシリコン層は自然酸化物層の上に形成されるので、ポ
リシリコン形成過程で水分子が自然酸化物層に付着し
て、ゲート構造の信頼性が低下するという問題点もあ
る。そこで、本発明の目的は、自然酸化物を脱酸するこ
とによってゲート酸化膜を形成する方法を提供すること
にある。この方法によって、ゲート酸化膜の不均一性
と、その後の工程における信頼性の低下を防ぐことがで
きる。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、本発明のゲート酸化膜形成方法によれば、炉
内熱酸化室または急速熱酸化（ＲＴＯ：Rapid Thermal
Oxidation）室内に、自然酸化物層を有する半導体基板
を設置し、室内に高温水素ガスを導入することにより自
然酸化物層を脱酸する。その後、半導体基板上にゲート
酸化層を形成する。ゲート酸化膜が形成された半導体基
板を、真空搬送システムを介して反応室へ移し、反応室
内でゲート酸化膜の上にポリシリコン層を形成する。こ
のように、半導体基板を酸素含有雰囲気と接触させない
ので、自然酸化物層が再度形成されるのを防ぐことがで
きる。
【０００６】さらに、本発明の別の態様では、自然酸化
物層を有する半導体基板を酸化して、自然酸化物層の下
にまずゲート酸化膜を形成し、その後上記と同様のシス
テムを用い、高温水素ガスを導入してゲート酸化膜上の
自然酸化物層を脱酸する。脱酸によって自然酸化物層を
除去した、ゲート酸化膜を有する半導体基板を真空搬送
システムによって反応室へ移す。反応室内で、ゲート酸
化膜上にポリシリコンゲートを形成する。酸素含有雰囲
気との接触を回避するので、自然酸化物層が再度形成さ
れるのを防ぐことができる。
【０００７】
【発明の実施の形態】（第１実施形態）図１Ａ〜１Ｃ
は、本発明の第１実施形態によるゲート酸化膜の形成方
法を示す断面図であり、自然酸化物層を脱酸した後にゲ
ート酸化膜およびポリシリコン層を形成する工程を示す
図である。図１Ａで、まず半導体基板１００を水洗いし
て、不純物および酸素含有雰囲気中で自然生成された自
然酸化物（不図示）を洗い流す。この水洗いの後に厚さ
約２〜１０Aの自然酸化物層１０２が半導体基板上に残
る。図１Ｂで、半導体基板１００を、炉内などに設置
し、約７５０〜９００℃の高温水素ガスを流量０．５〜
５ｓｃｃｍで導入する。この高温水素ガスによって自然
酸化物層１０２は大部分が脱酸されて残存自然酸化物層
１０２ａを残すか、あるいは完全に脱酸される。
【０００８】図１Ｃでは、たとえば急速熱酸化（ＲＴ
Ｏ）室または炉内で、厚さ約３０Aのゲート酸化膜１０
４ａを、半導体基板１００と残存自然酸化物層１０２ａ
の間に形成する。ゲート酸化膜１０４ａおよび残存自然
酸化物層１０２ａが形成された半導体基板１００を、真
空搬送システムによって圧力３０Ｔｏｒｒ以下に保たれ
た反応室に移し、反応室内に窒素ガスを導入して、残存
自然酸化物層１０２ａ上にポリシリコン層１０６を形成
する。この方法によれば、半導体基板１００を酸素含有
雰囲気にさらすことがないので、自然酸化物層が再形成
されるのを防ぐことができる。ポリシリコン層１０６を
形成した後に、フォトリソグラフおよびエッチングによ
ってポリシリコン層１０６をパターン化し、ポリシリコ
ンゲート（不図示）を形成する。
【０００９】（第２実施形態）次に図２Ａ〜２Ｄを参照
して、本発明の第２実施形態によるゲート酸化膜形成方
法を説明する。この実施形態では、自然酸化物層を脱酸
する前に、ゲート酸化膜を基板上に形成する。図２Ａ
で、まず半導体基板１００を水洗いして、不純物および
酸素含有雰囲気中で自然生成された自然酸化物（不図
示）を洗い流す。この水洗いの後に厚さ約２〜１０Aの
自然酸化物層１０２が半導体基板上に残る。
【００１０】図２Ｂで、ＲＴＯ室や炉内などで、半導体
基板１００と自然酸化物層１０２の間に、厚さ約３０A
のゲート酸化膜１０４ｂを形成する。図２Ｃでは、上記
の半導体基板を炉内などに設置し、約７５０〜９００℃
の高温水素ガスを流量０．５〜５ｓｃｃｍで導入する。
この高温水素ガスによって自然酸化物層１０２は完全
に、またはほとんどが脱酸されて、半導体基板上にはゲ
ート酸化膜のみが残る。
【００１１】図２Ｄでは、ゲート酸化膜１０４ｂが形成
された半導体基板１００を、真空搬送システムによって
圧力３０Ｔｏｒｒに保たれた反応室に移し、反応室内に
窒素ガスを導入して、ゲート酸化膜１０４ｂ上にポリシ
リコン層１０６を形成する。この方法によれば、半導体
基板１００を酸素含有雰囲気にさらすことがないので、
自然酸化物層が再形成されるのを防ぐことができる。ポ
リシリコン層１０６を形成した後に、フォトリソグラフ
およびエッチングによってポリシリコン層１０６をパタ
ーン化し、ポリシリコンゲート（不図示）を形成する。
本発明の特徴として、半導体基板上に形成された自然酸
化物層の大部分またはすべてを高温水素ガスによって脱
酸する。その結果、自然酸化物の影響によるゲート酸化
膜の不均一性や品質低下を効果的に防ぐことができる。
【００１２】以上、本発明を好適な実施形態に基づき説
明したが、本発明はこれらの実施形態に限定されるもの
ではなく、本発明の主旨と範囲内で多様な変形、変更が
可能であることは言うまでもない。そのような変形、変
更はすべて本発明の特許請求の範囲内に含まれるもので
ある。
【図面の簡単な説明】
【図１】 本発明の第１実施形態によるゲート酸化膜の
形成方法を示す断面図であり、自然酸化物層を脱酸した
後に、ゲート酸化膜およびポリシリコン層を形成する工
程を示す図である。
【図２】 本発明の第２実施形態によるゲート酸化膜の
形成方法を示す断面図であり、酸化により自然酸化物層
の下部にゲート酸化膜を形成する工程を示す図である。
【符号の説明】
１００ 半導体基板 １０２ 自然酸化物 １０４ ゲート酸化膜 １０６ ポリシリコン膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F040 DA00 EC05 EC07 ED00 FC00 5F058 BA20 BB10 BC01 BC02 BD01 BD03 BD04 BE02 BE03 BE04 BF51 BF52 BG01 BG03 BH10 BH12 BH20 BJ01

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 表面に自然酸化物層が自然生成された半
    導体基板を用意するステップと、 前記自然酸化物層を脱酸するステップと、 前記半導体基板上にゲート酸化膜を形成するステップ
    と、 前記ゲート酸化膜上にポリシリコン層を形成するステッ
    プと、を含む、ゲート酸化膜の形成方法。
  2. 【請求項２】 前記自然酸化物層の厚さは、約２〜１０A
    であることを特徴とする、請求項１に記載の方法。
  3. 【請求項３】 前記自然酸化物層を脱酸するステップ
    は、水素ガスの存在下で行われることを特徴とする、請
    求項１に記載の方法。
  4. 【請求項４】 前記水素ガスの温度は約７５０〜９００
    ℃であり、流量約０．５〜５ｓｃｃｍで供給されること
    を特徴とする、請求項３に記載の方法。
  5. 【請求項５】 前記ゲート酸化膜の膜厚は、約３０Aであ
    ることを特徴とする、請求項１に記載の方法。
  6. 【請求項６】 前記ゲート酸化膜形成ステップは、急速
    熱酸化によって行われることを特徴とする、請求項１に
    記載の方法。
  7. 【請求項７】 前記ゲート酸化膜形成ステップは、炉内
    で行われることを特徴とする、請求項１に記載の方法。
  8. 【請求項８】 表面に自然酸化物層が自然生成された半
    導体基板を用意するステップと、 前記半導体基板と前記自然酸化物層の間にゲート酸化膜
    を形成するステップと、 その後、前記自然酸化物層を脱酸するステップと、 前記ゲート酸化膜上にポリシリコン層を形成するステッ
    プと、を含む、ゲート酸化膜の形成方法。
  9. 【請求項９】 前記自然酸化物層の厚さは、約２〜１０A
    であることを特徴とする、請求項８に記載の方法。
  10. 【請求項１０】 前記自然酸化物層を脱酸するステップ
    は、水素ガスの存在下で行われることを特徴とする、請
    求項８に記載の方法。
  11. 【請求項１１】 前記水素ガスの温度は約７５０〜９０
    ０℃であり、流量約０．５〜５ｓｃｃｍで供給されるこ
    とを特徴とする、請求項１０に記載の方法。
  12. 【請求項１２】 前記ゲート酸化膜の膜厚は、約３０Aで
    あることを特徴とする、請求項８に記載の方法。
  13. 【請求項１３】 前記ゲート酸化膜形成ステップは、急
    速熱酸化によって行われることを特徴とする、請求項８
    に記載の方法。
  14. 【請求項１４】 前記ゲート酸化膜形成ステップは、炉
    内で行われることを特徴とする、請求項８に記載の方
    法。
JP10335983A 1998-11-24 1998-11-26 ゲート酸化膜の形成方法 Pending JP2000164861A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US09/199,707 US20010014483A1 (en) 1998-11-24 1998-11-24 Method of forming a gate oxide layer
JP10335983A JP2000164861A (ja) 1998-11-24 1998-11-26 ゲート酸化膜の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/199,707 US20010014483A1 (en) 1998-11-24 1998-11-24 Method of forming a gate oxide layer
JP10335983A JP2000164861A (ja) 1998-11-24 1998-11-26 ゲート酸化膜の形成方法

Publications (1)

Publication Number Publication Date
JP2000164861A true JP2000164861A (ja) 2000-06-16

Family

ID=26575321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10335983A Pending JP2000164861A (ja) 1998-11-24 1998-11-26 ゲート酸化膜の形成方法

Country Status (2)

Country Link
US (1) US20010014483A1 (ja)
JP (1) JP2000164861A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025164A1 (ja) * 2004-08-31 2006-03-09 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
KR100620172B1 (ko) 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 게이트 산화막의 막질 향상방법
US20220059364A1 (en) * 2019-09-11 2022-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for rf soi trap-rich poly layer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114999907B (zh) * 2022-08-08 2023-03-17 合肥新晶集成电路有限公司 栅极氧化层的制作方法及场效应晶体管的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620172B1 (ko) 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 게이트 산화막의 막질 향상방법
WO2006025164A1 (ja) * 2004-08-31 2006-03-09 Hitachi Kokusai Electric Inc. 半導体装置の製造方法
KR100829335B1 (ko) * 2004-08-31 2008-05-13 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법
US20220059364A1 (en) * 2019-09-11 2022-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for rf soi trap-rich poly layer
US12074036B2 (en) * 2019-09-11 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer

Also Published As

Publication number Publication date
US20010014483A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
TWI331364B (ja)
WO2006095752A1 (ja) 半導体装置の製造方法および基板処理装置
JP3578155B2 (ja) 被処理体の酸化方法
JP2000164861A (ja) ゲート酸化膜の形成方法
JP2002026021A (ja) 半導体装置のメタルパターンの形成方法
JP3400737B2 (ja) 半導体装置の製造方法
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US7211523B2 (en) Method for forming field oxide
JP2001210713A (ja) エッチング方法、埋め込み方法及び配線層形成方法
KR100309125B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP2007046105A (ja) レニウム系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
JP3439580B2 (ja) シリコン酸化膜の形成方法および形成装置
JP2949777B2 (ja) 酸素濃度を傾斜させた酸化物形成方法
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
JP3156680B2 (ja) 半導体装置の製造方法
KR100549584B1 (ko) 반도체 소자의 절연막 제조 방법
JP2006269620A (ja) Ａｌｄによる湿式成膜方法および装置
JP2880993B1 (ja) 半導体酸化膜の形成方法
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP2009099796A (ja) 半導体装置の製造方法
JP2000114253A (ja) 半導体酸化膜形成法
TWI305025B (en) Manufacturing method of ultra-thin gate dielectric layer
JP2005235792A (ja) 基板処理方法
JPH10284484A (ja) シリコン酸化膜の形成方法