JP2949777B2 - 酸素濃度を傾斜させた酸化物形成方法 - Google Patents
酸素濃度を傾斜させた酸化物形成方法Info
- Publication number
- JP2949777B2 JP2949777B2 JP2131441A JP13144190A JP2949777B2 JP 2949777 B2 JP2949777 B2 JP 2949777B2 JP 2131441 A JP2131441 A JP 2131441A JP 13144190 A JP13144190 A JP 13144190A JP 2949777 B2 JP2949777 B2 JP 2949777B2
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- oxide
- semiconductor material
- oxygen concentration
- exposing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims description 47
- 239000001301 oxygen Substances 0.000 title claims description 47
- 229910052760 oxygen Inorganic materials 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims 7
- 239000002210 silicon-based material Substances 0.000 claims 5
- 239000000377 silicon dioxide Substances 0.000 claims 3
- 235000012239 silicon dioxide Nutrition 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 206010021143 Hypoxia Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一般的に、酸化物の形成方法に関し、さら
に詳しくは、酸素濃度を傾斜させた酸化物の形成方法に
関する。
に詳しくは、酸素濃度を傾斜させた酸化物の形成方法に
関する。
［従来技術］ 高品質の酸化物層を形成する従来技術の方法は、一般
的に多くの問題をかかえている。多結晶シリコンゲート
の酸化を利用したファウラー・ノルトハイムのトンネル
効果による記憶デバイスの場合、そのデバイスの寿命特
性を保持するために、温度を約900ないし1000℃範囲内
に保つことが望ましい。もし、酸化がもっと高い温度
（1050ないし1100℃）で起こるなら、トンネル酸化物
は、しばしば劣化する。もしもっと低い温度が用いられ
るなら、多結晶シリコンゲート上に形成された酸化物
は、一般的に低品質のものである。というのは、結晶粒
の少ない構造が結果として粗い酸化物の表面（ざらざら
している）を生じさせるからである。
的に多くの問題をかかえている。多結晶シリコンゲート
の酸化を利用したファウラー・ノルトハイムのトンネル
効果による記憶デバイスの場合、そのデバイスの寿命特
性を保持するために、温度を約900ないし1000℃範囲内
に保つことが望ましい。もし、酸化がもっと高い温度
（1050ないし1100℃）で起こるなら、トンネル酸化物
は、しばしば劣化する。もしもっと低い温度が用いられ
るなら、多結晶シリコンゲート上に形成された酸化物
は、一般的に低品質のものである。というのは、結晶粒
の少ない構造が結果として粗い酸化物の表面（ざらざら
している）を生じさせるからである。
従来技術の酸化方法は、酸素を不活性ガスで希釈した
希釈酸化を全工程にわたって用いていた。一般的に、希
釈酸化方法は反応速度が比較的遅いが、その理由は、酸
化物が厚くなるにつれて、多結晶シリコンと酸化物との
界面に酸素が到達するのに長い時間がかかるからであ
る。さらに、上で述べた温度の制約がある。初期には希
釈した酸素の流れを用い、それから実質的に濃い酸素の
流れを使った二段階酸化がまた通常使用されている。し
かし、もし、低酸素流を長く保持すれば、多結晶シリコ
ンと酸化物との界面に酸素欠乏（ダングリング・ボン
ド）が生じる。そこで、窒素によるアニールとしばしば
それに続く短時間の酸素吐出工程、および水素によるア
ニール工程を用いて、多結晶シリコンと酸化物との界面
における酸素欠乏の問題を改善しようとした。これらの
アニールはある程度成功したが、制御が困難であり、な
お界面に多くの未反応の多結晶シリコンを残してしまう
という欠点があった。
希釈酸化を全工程にわたって用いていた。一般的に、希
釈酸化方法は反応速度が比較的遅いが、その理由は、酸
化物が厚くなるにつれて、多結晶シリコンと酸化物との
界面に酸素が到達するのに長い時間がかかるからであ
る。さらに、上で述べた温度の制約がある。初期には希
釈した酸素の流れを用い、それから実質的に濃い酸素の
流れを使った二段階酸化がまた通常使用されている。し
かし、もし、低酸素流を長く保持すれば、多結晶シリコ
ンと酸化物との界面に酸素欠乏（ダングリング・ボン
ド）が生じる。そこで、窒素によるアニールとしばしば
それに続く短時間の酸素吐出工程、および水素によるア
ニール工程を用いて、多結晶シリコンと酸化物との界面
における酸素欠乏の問題を改善しようとした。これらの
アニールはある程度成功したが、制御が困難であり、な
お界面に多くの未反応の多結晶シリコンを残してしまう
という欠点があった。
［発明の概要］ したがって、本発明の目的は、デバイスの寿命を長く
する高品質酸化物の形成方法を提供することである。
する高品質酸化物の形成方法を提供することである。
本発明の他の目的は、拡散制御プロセスを使用した高
品質酸化物の形成方法を提供することである。
品質酸化物の形成方法を提供することである。
本発明のさらに他の目的は、時間と温度の効率の高い
高品質酸化物の形成方法を提供することである。
高品質酸化物の形成方法を提供することである。
本発明のさらに他の目的は、酸素流濃度が勾配を形成
する高品質酸化物の形成方法を提供することである。
する高品質酸化物の形成方法を提供することである。
本発明のさらに他の目的は、半導体材料と酸化物の界
面におけるダングリング・ボンドの数の少ない高品質酸
化物の形成方法を提供することである。
面におけるダングリング・ボンドの数の少ない高品質酸
化物の形成方法を提供することである。
本発明のさらに他の目的は、酸化物が多結晶性材料と
その他の酸化物上に同時に形成される記憶デバイス中で
高品質酸化物の形成方法を提供することである。
その他の酸化物上に同時に形成される記憶デバイス中で
高品質酸化物の形成方法を提供することである。
上述および他の目的と利点は、本発明において、１実
施例によって達成され、この実施例は、その一部とし
て、多結晶シリコン表面と単結晶表面の両方を有する半
導体構造を設けることと、該半導体構造を酸化を生ずる
環境におくことを含む。半導体構造は所定濃度の酸素中
に位置され、この酸素は、所定量の酸化物が多結晶シリ
コンと単結晶との両方の表面上に同時に形成されるまで
時間と共に増加する。予め決められた酸素の濃度に支配
される。シリコン酸化物界面をパッシベイトするため、
水素と酸素とによって構成される蒸気の吐出を利用して
もよい。
施例によって達成され、この実施例は、その一部とし
て、多結晶シリコン表面と単結晶表面の両方を有する半
導体構造を設けることと、該半導体構造を酸化を生ずる
環境におくことを含む。半導体構造は所定濃度の酸素中
に位置され、この酸素は、所定量の酸化物が多結晶シリ
コンと単結晶との両方の表面上に同時に形成されるまで
時間と共に増加する。予め決められた酸素の濃度に支配
される。シリコン酸化物界面をパッシベイトするため、
水素と酸素とによって構成される蒸気の吐出を利用して
もよい。
［実施例］ 図面は、本発明を用いて加工することのできる種類の
半導体記憶デバイス10の一部の拡大断面図である。デバ
イス10は、単に、例示する目的で示したものであり、こ
こで述べる発明は、他の種類のデバイスと組み合わせて
用いることもできることを理解するべきである。デバイ
ス10は、不純物を添加した領域14を有するシリコン基板
12によって構成される。基板酸化物層16が、基板12上に
形成される。多結晶シリコン・フローティング・ゲート
18が、基板酸化物層16上に配設して示される。フローテ
ィング・ゲート18の下に配設された基板酸化物層16の部
分は、普通トンネル酸化物と呼ばれ、ここでは数字20に
よって示される。層間絶縁酸化物22が次にフローティン
グ・ゲート18を取り囲むように形成され、多結晶シリコ
ン領域24が層間酸化物22上に形成される。また、誘電層
または絶縁層26は多結晶シリコン領域24上に形成され
る。
半導体記憶デバイス10の一部の拡大断面図である。デバ
イス10は、単に、例示する目的で示したものであり、こ
こで述べる発明は、他の種類のデバイスと組み合わせて
用いることもできることを理解するべきである。デバイ
ス10は、不純物を添加した領域14を有するシリコン基板
12によって構成される。基板酸化物層16が、基板12上に
形成される。多結晶シリコン・フローティング・ゲート
18が、基板酸化物層16上に配設して示される。フローテ
ィング・ゲート18の下に配設された基板酸化物層16の部
分は、普通トンネル酸化物と呼ばれ、ここでは数字20に
よって示される。層間絶縁酸化物22が次にフローティン
グ・ゲート18を取り囲むように形成され、多結晶シリコ
ン領域24が層間酸化物22上に形成される。また、誘電層
または絶縁層26は多結晶シリコン領域24上に形成され
る。
半導体記憶デバイス10のような素子の場合、層間酸化
物22と別の酸化物を基板酸化物層16上に同時に形成する
ことが非常に望ましい。この酸化物は高品質で、かつト
ンネル酸化物20のような予め存在する薄い酸化物を劣化
させないことが重要である。トンネル酸化物20が劣化す
ると、デバイスの寿命特性は極端に短くなる。
物22と別の酸化物を基板酸化物層16上に同時に形成する
ことが非常に望ましい。この酸化物は高品質で、かつト
ンネル酸化物20のような予め存在する薄い酸化物を劣化
させないことが重要である。トンネル酸化物20が劣化す
ると、デバイスの寿命特性は極端に短くなる。
高品質の酸化物は、半導体材料と酸化物との界面で正
確に半導体材料と反応するのに必要十分な酸素をこの界
面に供給することによって、約900℃ないし1000℃の範
囲の温度で形成することができる。このことにより界面
において、部分的にしか反応していない半導体材料の量
を減少させうる。酸化物が厚くなるにしたがって、酸素
濃度を時間と共に（上向きの傾斜で）正確に増加させな
ければならず、それにより酸素が既存の酸化物を通って
拡散して界面でのみ反応するようにしなければならな
い。上向きの酸素濃度勾配によって時間および温度に関
し効率的な工程が可能となり、拡散制御工程で一定の酸
化速度を維持することができる。このプロセスにより、
酸化物の欠陥は最少限になる。
確に半導体材料と反応するのに必要十分な酸素をこの界
面に供給することによって、約900℃ないし1000℃の範
囲の温度で形成することができる。このことにより界面
において、部分的にしか反応していない半導体材料の量
を減少させうる。酸化物が厚くなるにしたがって、酸素
濃度を時間と共に（上向きの傾斜で）正確に増加させな
ければならず、それにより酸素が既存の酸化物を通って
拡散して界面でのみ反応するようにしなければならな
い。上向きの酸素濃度勾配によって時間および温度に関
し効率的な工程が可能となり、拡散制御工程で一定の酸
化速度を維持することができる。このプロセスにより、
酸化物の欠陥は最少限になる。
一旦酸素の勾配が完了して所定量の酸素が形成される
と、半導体材料と酸化物との界面は、酸素が欠乏した状
態になるであろう。これは、部分的に反応した半導体材
料の原子が界面に存在することを意味する。界面に水素
と酸素によって構成される蒸気を吐出することによっ
て、界面をパッシベイトすることが可能であり、未反応
の原子の数が大幅に減少する。蒸気を吐出させる目的
は、未反応の半導体材料の原子の数を減少させることで
あり、半導体材料を大きく酸化させることではないの
で、蒸気が界面のみに吐出されることが重要である。
と、半導体材料と酸化物との界面は、酸素が欠乏した状
態になるであろう。これは、部分的に反応した半導体材
料の原子が界面に存在することを意味する。界面に水素
と酸素によって構成される蒸気を吐出することによっ
て、界面をパッシベイトすることが可能であり、未反応
の原子の数が大幅に減少する。蒸気を吐出させる目的
は、未反応の半導体材料の原子の数を減少させることで
あり、半導体材料を大きく酸化させることではないの
で、蒸気が界面のみに吐出されることが重要である。
図面のデバイス10に戻ると、層間酸化物層22は次のよ
うなプロセスの流れを用いて基板酸化物層16上に別の酸
化物と同時に形成することができる。半導体構造を反応
装置に載置した後、温度を時間と共に上向きの勾配で約
975℃まで上昇させる。この温度勾配の間、窒素（約97.
5％）のような不活性キャリヤガスに含まれる低濃度の
酸素（約2.5％）を反応装置に注入する。一旦望ましい
温度に到達したなら、約５％の酸素流を約95％の窒素流
と共に反応装置に導入する。これを約40分間続ける。そ
の後、酸素濃度の上昇勾配を開始させ、酸素流を約30％
まで増加させ、一方不活性キャリヤガス（窒素）を約70
％まで減少させる。この勾配は、約１時間に渡って行わ
れ、酸素濃度は１分につき0.5％の割合で増加させる。
うなプロセスの流れを用いて基板酸化物層16上に別の酸
化物と同時に形成することができる。半導体構造を反応
装置に載置した後、温度を時間と共に上向きの勾配で約
975℃まで上昇させる。この温度勾配の間、窒素（約97.
5％）のような不活性キャリヤガスに含まれる低濃度の
酸素（約2.5％）を反応装置に注入する。一旦望ましい
温度に到達したなら、約５％の酸素流を約95％の窒素流
と共に反応装置に導入する。これを約40分間続ける。そ
の後、酸素濃度の上昇勾配を開始させ、酸素流を約30％
まで増加させ、一方不活性キャリヤガス（窒素）を約70
％まで減少させる。この勾配は、約１時間に渡って行わ
れ、酸素濃度は１分につき0.5％の割合で増加させる。
一旦酸素流が30％まで上昇し、窒素流が70％にまで減
少すると、そのままこれらの流れを約１時間保持する。
この時間間隔の終りに、約550オングストロームの層間
酸化物22と、350オングストロームの基板酸化物16が形
成された。次にこの構造に対して蒸気が吹出されるが、
この蒸気中、酸素流は約35％、水素流は約14％、窒素流
は約51％である。この蒸気の吹出を、約３分30秒間続
け、界面をパッシベイトまたは不動態化し、一方追加的
に約50オングストロームの酸化物を形成する。Si/SiO2
の界面欠陥はOH基によって大巾に減少される。一旦蒸気
の吐出が完了すると、水素流と酸素流を除去し、温度勾
配を、構造が反応装置から取り出されるまで、時間と共
に975℃から下降させる。
少すると、そのままこれらの流れを約１時間保持する。
この時間間隔の終りに、約550オングストロームの層間
酸化物22と、350オングストロームの基板酸化物16が形
成された。次にこの構造に対して蒸気が吹出されるが、
この蒸気中、酸素流は約35％、水素流は約14％、窒素流
は約51％である。この蒸気の吹出を、約３分30秒間続
け、界面をパッシベイトまたは不動態化し、一方追加的
に約50オングストロームの酸化物を形成する。Si/SiO2
の界面欠陥はOH基によって大巾に減少される。一旦蒸気
の吐出が完了すると、水素流と酸素流を除去し、温度勾
配を、構造が反応装置から取り出されるまで、時間と共
に975℃から下降させる。
図面は、本発明を用いて加工される型の半導体記憶デバ
イスの一部の拡大断面図である。 （主要部品の説明） 10……デバイス、 12……シリコン基板 14……不純物添加領域、 16……基板酸化物層、 18……多結晶シリコン・フローティング・ゲート、 20……トンネル酸化物、 22……層間酸化物、 24……多結晶シリコン領域、 26……絶縁層
イスの一部の拡大断面図である。 （主要部品の説明） 10……デバイス、 12……シリコン基板 14……不純物添加領域、 16……基板酸化物層、 18……多結晶シリコン・フローティング・ゲート、 20……トンネル酸化物、 22……層間酸化物、 24……多結晶シリコン領域、 26……絶縁層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−226029（ＪＰ，Ａ) 特開 平１−280320（ＪＰ，Ａ) 特開 昭57−178332（ＪＰ，Ａ) 特開 昭56−158431（ＪＰ，Ａ) 特開 昭61−131467（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316
Claims (16)
- 【請求項１】半導体材料を設ける段階； 前記半導体材料を酸化環境内に配置し、前記半導体材料
を所定濃度の酸素に晒す段階；および 所定量の酸化物が形成されるまで、半導体材料と酸化物
との界面のみで酸化が行われるように時間と共に酸素濃
度を増加させる段階； によって構成されることを特徴とする高品質酸化物の形
成方法。 - 【請求項２】酸化環境の温度が約900℃ないし1000℃の
範囲内にあることを特徴とする請求項１記載の方法。 - 【請求項３】酸化環境の温度が約975℃であることを特
徴とする請求項２記載の方法。 - 【請求項４】酸素濃度を増加させる段階が、酸素濃度を
約５％から約30％まで増加させる段階を含むことを特徴
とする請求項１記載の方法。 - 【請求項５】酸素濃度を１分につき約0.5％の割合で増
加させることを特徴とする請求項４記載の方法。 - 【請求項６】前記の酸化した半導体材料を蒸気に晒し、
半導体材料と酸化物との界面をパッシベイトする段階； をさらに含むことを特徴とする請求項１記載の方法。 - 【請求項７】蒸気が水素と酸素によって構成されること
を特徴とする請求項６記載の方法。 - 【請求項８】酸化物を有する半導体材料を設ける段階；
および 前記半導体材料と酸化物を蒸気に晒し、半導体材料と酸
化物との界面をパッシベイトする段階；によって構成さ
れる高品質酸化物の形成方法であって、半導体材料を設
ける前記段階が： 前記半導体材料を酸化環境内に配置する段階、前記半導
体材料を所定濃度の酸素に晒す段階、および所定量の酸
化物が形成されるまで時間とともに酸素濃度を増加させ
る段階によって構成されることを特徴とする方法。 - 【請求項９】酸素濃度を約５％から約30％まで増加させ
ることを特徴とする請求項８記載の方法。 - 【請求項１０】酸素濃度を１分につき約0.5％の割合で
増加させることを特徴とする請求項９記載の方法。 - 【請求項１１】シリコン材料を設ける段階； 前記シリコン材料を酸素環境内に配置し、前記シリコン
材料を所定濃度の酸素に晒す段階； 所定量の二酸化シリコンが形成されるまで酸素濃度を時
間と共に増加させる段階；および 前記シリコン材料と二酸化シリコンを蒸気に晒し、シリ
コン材料と二酸化シリコンとの界面をパッシベイトする
段階； によって構成されることを特徴とする高品質二酸化シリ
コンの形成方法。 - 【請求項１２】酸化環境内に配置して所定濃度の酸素に
晒す前記の段階が約900ないし1000℃の範囲内の温度で
行われることを特徴とする請求項11記載の方法。 - 【請求項１３】酸化環境内に配置して所定濃度の酸素に
晒す前記の段階が約975℃の温度で行われることを特徴
とする請求項12記載の方法。 - 【請求項１４】酸素濃度を増加させる段階が、酸素濃度
が約５％から約30％まで増加させる段階を含むことを特
徴とする請求項11記載の方法。 - 【請求項１５】酸素濃度を１分につき約0.5％の割合で
増加させることを特徴とする請求項14記載の方法。 - 【請求項１６】蒸気に晒す段階が水素と酸素によって構
成される蒸気を使用する段階を含むことを特徴とする請
求項11記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/357,838 US5123994A (en) | 1989-05-30 | 1989-05-30 | Ramped oxide formation method |
| US357,838 | 1989-05-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036825A JPH036825A (ja) | 1991-01-14 |
| JP2949777B2 true JP2949777B2 (ja) | 1999-09-20 |
Family
ID=23407237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131441A Expired - Fee Related JP2949777B2 (ja) | 1989-05-30 | 1990-05-23 | 酸素濃度を傾斜させた酸化物形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5123994A (ja) |
| JP (1) | JP2949777B2 (ja) |
| KR (1) | KR0162900B1 (ja) |
| DE (1) | DE4010585C2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996033510A1 (en) * | 1995-04-21 | 1996-10-24 | International Business Machines Corporation | PROCESS FOR THE CREATION OF A THERMAL SiO2 LAYER WITH EXTREMELY UNIFORM LAYER THICKNESS |
| US7151042B2 (en) * | 2005-02-02 | 2006-12-19 | Macronix International Co., Ltd. | Method of improving flash memory performance |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4167915A (en) * | 1977-03-09 | 1979-09-18 | Atomel Corporation | High-pressure, high-temperature gaseous chemical apparatus |
| JPS5421266A (en) * | 1977-07-19 | 1979-02-17 | Mitsubishi Electric Corp | Forming method of semiconductor oxide film |
| US4154873A (en) * | 1977-11-10 | 1979-05-15 | Burr-Brown Research Corporation | Method of increasing field inversion threshold voltage and reducing leakage current and electrical noise in semiconductor devices |
| JPS54162980A (en) * | 1978-06-14 | 1979-12-25 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4380865A (en) * | 1981-11-13 | 1983-04-26 | Bell Telephone Laboratories, Incorporated | Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation |
| DE3206376A1 (de) * | 1982-02-22 | 1983-09-01 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von siliziumoxidschichten |
| JPS593932A (ja) * | 1982-06-29 | 1984-01-10 | Fujitsu Ltd | シリコン酸化膜中の電子捕獲中心を除去する方法 |
| FR2542500B1 (fr) * | 1983-03-11 | 1986-08-29 | Thomson Csf | Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant |
| JPS6020904A (ja) * | 1983-07-14 | 1985-02-02 | Mitsubishi Rayon Co Ltd | 熱可塑性重合体の製造法 |
| JPS6153771A (ja) * | 1984-08-24 | 1986-03-17 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US4574466A (en) * | 1984-12-10 | 1986-03-11 | Gte Communication Systems Corporation | High quality gate oxides for VLSI devices |
| ATE45248T1 (de) * | 1984-12-13 | 1989-08-15 | Siemens Ag | Verfahren zum herstellen einer die aktiven bereiche einer hochintegrierten cmos-schaltung trennenden isolation. |
| US4789560A (en) * | 1986-01-08 | 1988-12-06 | Advanced Micro Devices, Inc. | Diffusion stop method for forming silicon oxide during the fabrication of IC devices |
| JPS62182186A (ja) * | 1986-02-03 | 1987-08-10 | Matsushita Electronics Corp | 単結晶薄膜の形成方法 |
| US4776925A (en) * | 1987-04-30 | 1988-10-11 | The Trustees Of Columbia University In The City Of New York | Method of forming dielectric thin films on silicon by low energy ion beam bombardment |
-
1989
- 1989-05-30 US US07/357,838 patent/US5123994A/en not_active Expired - Fee Related
-
1990
- 1990-04-02 DE DE4010585A patent/DE4010585C2/de not_active Expired - Fee Related
- 1990-05-23 JP JP2131441A patent/JP2949777B2/ja not_active Expired - Fee Related
- 1990-05-28 KR KR1019900007682A patent/KR0162900B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE4010585A1 (de) | 1990-12-06 |
| US5123994A (en) | 1992-06-23 |
| DE4010585C2 (de) | 2000-04-13 |
| KR0162900B1 (ko) | 1999-02-01 |
| JPH036825A (ja) | 1991-01-14 |
| KR900019130A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880041A (en) | Method for forming a dielectric layer using high pressure | |
| US4282270A (en) | Method for forming an insulating film layer of silicon oxynitride on a semiconductor substrate surface | |
| JP2871530B2 (ja) | 半導体装置の製造方法 | |
| JPH08116059A (ja) | 性能が改良された誘電体を形成する方法 | |
| US6716702B2 (en) | Method of forming flash memory having pre-interpoly dielectric treatment layer | |
| KR100195355B1 (ko) | 드라이산화를 포함하는 반도체장치의 제조방법 | |
| EP0167208B1 (en) | A method for growing an oxide layer on a silicon surface | |
| JPH06140392A (ja) | 半導体装置の製造方法 | |
| US6372578B1 (en) | Manufacturing method of non-volatile semiconductor device | |
| JP2874618B2 (ja) | シリコン半導体基板及びその製造方法 | |
| JP2949777B2 (ja) | 酸素濃度を傾斜させた酸化物形成方法 | |
| US7211523B2 (en) | Method for forming field oxide | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| US6620742B2 (en) | In-situ use of dichloroethene and NH3 in an H2O steam based oxidation system to provide a source of chlorine | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| JP3040556B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH1126457A (ja) | 半導体装置のシリコンオキシニトライド膜形成方法 | |
| US20060094259A1 (en) | Forming gas anneal process for high dielectric constant gate dielectrics in a semiconductor fabrication process | |
| US20020197784A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
| JP3243915B2 (ja) | Ｃｖｄ酸化膜の界面酸化方法 | |
| JPH07283210A (ja) | 絶縁膜形成装置及び絶縁膜形成方法 | |
| JPH0832066A (ja) | 半導体装置の製造方法 | |
| US20040023454A1 (en) | Method for utilizing re-oxidation of nitride layer to form super thin nitride gate oxide layer | |
| JP2880993B1 (ja) | 半導体酸化膜の形成方法 | |
| JPH022311B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |