JPH06140392A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06140392A JPH06140392A JP4288811A JP28881192A JPH06140392A JP H06140392 A JPH06140392 A JP H06140392A JP 4288811 A JP4288811 A JP 4288811A JP 28881192 A JP28881192 A JP 28881192A JP H06140392 A JPH06140392 A JP H06140392A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- film
- oxide film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、ゲート絶縁膜又はトンネル絶縁膜と
して、半導体基板上に形成したシリコン酸化膜を低温で
窒化してシリコン酸化窒化膜を形成する半導体装置の製
造方法を提供することを目的とする。 【構成】シリコン基板上にゲート絶縁膜として厚さ４ｎ
ｍ程度のシリコン酸化膜ＳｉＯ2 を形成したウェーハ１
０を、真空引きしたチャンバ１２内に装填し、ＲＴＡ補
助熱源１４により７００〜９００℃程度に補助加熱す
る。次いで、窒化材ガスとしてＮＨ3 ガスを導入し、Ｖ
ＵＶプラズマ発光ディスクランプ１８において発生させ
たＡｒプラズマによるＶＵＶをウェーハ１０表面に照射
する。光励起によってＮＨ3 を分解して反応性に富む高
エネルギーの窒化種のラジカルを発生させ、その窒化種
ラジカルによりシリコン酸化膜ＳｉＯ2 を直接に窒化
し、シリコン酸化窒化膜ＳｉＯＮを形成する。
して、半導体基板上に形成したシリコン酸化膜を低温で
窒化してシリコン酸化窒化膜を形成する半導体装置の製
造方法を提供することを目的とする。 【構成】シリコン基板上にゲート絶縁膜として厚さ４ｎ
ｍ程度のシリコン酸化膜ＳｉＯ2 を形成したウェーハ１
０を、真空引きしたチャンバ１２内に装填し、ＲＴＡ補
助熱源１４により７００〜９００℃程度に補助加熱す
る。次いで、窒化材ガスとしてＮＨ3 ガスを導入し、Ｖ
ＵＶプラズマ発光ディスクランプ１８において発生させ
たＡｒプラズマによるＶＵＶをウェーハ１０表面に照射
する。光励起によってＮＨ3 を分解して反応性に富む高
エネルギーの窒化種のラジカルを発生させ、その窒化種
ラジカルによりシリコン酸化膜ＳｉＯ2 を直接に窒化
し、シリコン酸化窒化膜ＳｉＯＮを形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特にＭＯＳ（Metal Oxide Semiconductor ）構造
のＲＡＭ（Random Access Memory）やＥＰＲＯＭ（Eras
able Progarammable Read Only Memory ）等におけるゲ
ート絶縁膜やトンネル絶縁膜の形成方法に関する。
係り、特にＭＯＳ（Metal Oxide Semiconductor ）構造
のＲＡＭ（Random Access Memory）やＥＰＲＯＭ（Eras
able Progarammable Read Only Memory ）等におけるゲ
ート絶縁膜やトンネル絶縁膜の形成方法に関する。
【０００２】
【従来の技術】従来、ＲＡＭやＥＰＲＯＭ等のＭＯＳデ
バイスにおいては、半導体基板表面に相対して形成され
たソース・ドレイン領域間のチャネル上に、シリコン酸
化膜からなるゲート絶縁膜やトンネル絶縁膜を介して、
ｎ+ 型ポリシリコンからなるゲート電極やフローティン
グ電極を形成していた。
バイスにおいては、半導体基板表面に相対して形成され
たソース・ドレイン領域間のチャネル上に、シリコン酸
化膜からなるゲート絶縁膜やトンネル絶縁膜を介して、
ｎ+ 型ポリシリコンからなるゲート電極やフローティン
グ電極を形成していた。
【０００３】しかし、ＭＯＳデバイスの微細化が進み、
例えば０．３５μｍのゲート長では、電源電圧ＶDDが
２．５Ｖ、閾値電圧ＶTHが０．５Ｖ程度になり、０．１
５μｍのゲート長では、電源電圧ＶDDが１．５〜２．０
Ｖ、閾値電圧ＶTHが０．２Ｖ程度になる。ところで、閾
値電圧ＶTHはチャネル領域の不純物濃度、ゲート酸化膜
の膜厚、ゲート電極と半導体基板との仕事関数差、ゲー
ト酸化膜と半導体基板との界面順位等に規定される。従
って、デバイスの微細化に伴って閾値電圧ＶTHの低下が
要請されると、ゲート酸化膜厚の薄膜化と共に、ゲート
電極材料として、ｎチャネル領域ＭＯＳにはｎ+ 型ポリ
シリコンを、ｐチャネルＭＯＳにはｐ+ 型ポリシリコン
を用いることが必要となってきた。
例えば０．３５μｍのゲート長では、電源電圧ＶDDが
２．５Ｖ、閾値電圧ＶTHが０．５Ｖ程度になり、０．１
５μｍのゲート長では、電源電圧ＶDDが１．５〜２．０
Ｖ、閾値電圧ＶTHが０．２Ｖ程度になる。ところで、閾
値電圧ＶTHはチャネル領域の不純物濃度、ゲート酸化膜
の膜厚、ゲート電極と半導体基板との仕事関数差、ゲー
ト酸化膜と半導体基板との界面順位等に規定される。従
って、デバイスの微細化に伴って閾値電圧ＶTHの低下が
要請されると、ゲート酸化膜厚の薄膜化と共に、ゲート
電極材料として、ｎチャネル領域ＭＯＳにはｎ+ 型ポリ
シリコンを、ｐチャネルＭＯＳにはｐ+ 型ポリシリコン
を用いることが必要となってきた。
【０００４】しかし、ゲート酸化膜を薄膜化して、ゲー
ト電極材料に例えばＢ（ボロン）を添加したｐ+ 型ポリ
シリコンを用いると、その後の工程における熱処理によ
り、ゲート電極中のＢが薄いゲート酸化膜を突き抜けて
半導体基板表面のチャネル領域に拡散し、チャネルの抵
抗率を変化させるため、閾値電圧ＶTHやドレイン電流Ｉ
D 等のトランジスタ特性が変動するおそれが生じる。
ト電極材料に例えばＢ（ボロン）を添加したｐ+ 型ポリ
シリコンを用いると、その後の工程における熱処理によ
り、ゲート電極中のＢが薄いゲート酸化膜を突き抜けて
半導体基板表面のチャネル領域に拡散し、チャネルの抵
抗率を変化させるため、閾値電圧ＶTHやドレイン電流Ｉ
D 等のトランジスタ特性が変動するおそれが生じる。
【０００５】そこで、薄膜化の要請に応えると共に、ゲ
ート電極中の不純物のチャネル領域への拡散を防止する
ゲート絶縁膜として、極薄のシリコン窒化膜を用いるこ
とが提案された。
ート電極中の不純物のチャネル領域への拡散を防止する
ゲート絶縁膜として、極薄のシリコン窒化膜を用いるこ
とが提案された。
【０００６】
【発明が解決しようとする課題】上記のようにゲート絶
縁膜として極薄のシリコン窒化膜を用いる場合、半導体
基板上に直接にシリコン窒化膜を形成するもの、半導体
基板上に形成したシリコン窒化膜を酸化してシリコン酸
化窒化膜を形成するもの、半導体基板上に形成したシリ
コン酸化膜を窒化してシリコン酸化窒化膜を形成するも
の等がある。
縁膜として極薄のシリコン窒化膜を用いる場合、半導体
基板上に直接にシリコン窒化膜を形成するもの、半導体
基板上に形成したシリコン窒化膜を酸化してシリコン酸
化窒化膜を形成するもの、半導体基板上に形成したシリ
コン酸化膜を窒化してシリコン酸化窒化膜を形成するも
の等がある。
【０００７】半導体基板上に直接にシリコン窒化膜を形
成する場合や半導体基板上に形成したシリコン窒化膜を
酸化してシリコン酸化窒化膜を形成する場合には、半導
体基板とシリコン窒化膜との界面準位が増大するという
問題があり、この点で半導体基板上に形成したシリコン
酸化膜を窒化してシリコン酸化窒化膜を形成することが
望ましい。
成する場合や半導体基板上に形成したシリコン窒化膜を
酸化してシリコン酸化窒化膜を形成する場合には、半導
体基板とシリコン窒化膜との界面準位が増大するという
問題があり、この点で半導体基板上に形成したシリコン
酸化膜を窒化してシリコン酸化窒化膜を形成することが
望ましい。
【０００８】しかしながら、従来、半導体基板上に形成
したシリコン酸化膜を窒化してシリコン酸化窒化膜を形
成する場合、その窒化温度は１０５０〜１１００℃が一
般的であり、この窒化温度の低温化を図っても少なくと
も１０００℃以上であることが要求される。このため、
ＭＯＳデバイスの微細化に伴ってソース、ドレイン領域
の不純物プロファイルを浅くすることが必要となってい
る現状において、上記のように１０００℃以上の高温熱
処理を行うのでは、浅い不純物プロファイルの実現が困
難になるという問題がある。
したシリコン酸化膜を窒化してシリコン酸化窒化膜を形
成する場合、その窒化温度は１０５０〜１１００℃が一
般的であり、この窒化温度の低温化を図っても少なくと
も１０００℃以上であることが要求される。このため、
ＭＯＳデバイスの微細化に伴ってソース、ドレイン領域
の不純物プロファイルを浅くすることが必要となってい
る現状において、上記のように１０００℃以上の高温熱
処理を行うのでは、浅い不純物プロファイルの実現が困
難になるという問題がある。
【０００９】また、最近のＭＯＳデバイスにはシリサイ
ドが多用されているが、このシリサイドも上記のような
１０００℃以上の高温熱処理に耐えられないという問題
もある。そこで本発明は、ゲート絶縁膜又はトンネル絶
縁膜として、半導体基板上に形成したシリコン酸化膜を
低温で窒化してシリコン酸化窒化膜を形成する半導体装
置の製造方法を提供することを目的とする。
ドが多用されているが、このシリサイドも上記のような
１０００℃以上の高温熱処理に耐えられないという問題
もある。そこで本発明は、ゲート絶縁膜又はトンネル絶
縁膜として、半導体基板上に形成したシリコン酸化膜を
低温で窒化してシリコン酸化窒化膜を形成する半導体装
置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的は、半導体基板
と、前記半導体基板表面に相対して形成されたソース・
ドレイン領域と、前記ソース・ドレイン領域間のチャネ
ル上にゲート絶縁膜又はトンネル絶縁膜を介して形成さ
れたゲート電極又はフローティング電極とを具備する半
導体装置の製造方法において、ゲート絶縁膜又はトンネ
ル絶縁膜として、半導体基板上にシリコン酸化膜を形成
する第１の工程と、前記シリコン酸化膜上に窒素を含む
所定のガスを供給し、所定の波長の光を照射し、光励起
により窒化種ラジカルを生成し、前記シリコン酸化膜を
窒化して、シリコン酸化窒化膜を形成する第２の工程と
を有することを特徴とする半導体装置の製造方法によっ
て達成される。
と、前記半導体基板表面に相対して形成されたソース・
ドレイン領域と、前記ソース・ドレイン領域間のチャネ
ル上にゲート絶縁膜又はトンネル絶縁膜を介して形成さ
れたゲート電極又はフローティング電極とを具備する半
導体装置の製造方法において、ゲート絶縁膜又はトンネ
ル絶縁膜として、半導体基板上にシリコン酸化膜を形成
する第１の工程と、前記シリコン酸化膜上に窒素を含む
所定のガスを供給し、所定の波長の光を照射し、光励起
により窒化種ラジカルを生成し、前記シリコン酸化膜を
窒化して、シリコン酸化窒化膜を形成する第２の工程と
を有することを特徴とする半導体装置の製造方法によっ
て達成される。
【００１１】また、上記の半導体装置の製造方法におい
て、前記第２の工程が、前記シリコン酸化膜上に窒素を
含む所定のガスを供給し、前記所定の波長の光を照射す
ると共にプラズマを発生させ、光励起及びプラズマ励起
により窒化種ラジカルを生成し、前記シリコン酸化膜を
窒化して、シリコン酸化窒化膜を形成する工程であるこ
とを特徴とする半導体装置の製造方法によって達成され
る。
て、前記第２の工程が、前記シリコン酸化膜上に窒素を
含む所定のガスを供給し、前記所定の波長の光を照射す
ると共にプラズマを発生させ、光励起及びプラズマ励起
により窒化種ラジカルを生成し、前記シリコン酸化膜を
窒化して、シリコン酸化窒化膜を形成する工程であるこ
とを特徴とする半導体装置の製造方法によって達成され
る。
【００１２】更に、上記の半導体装置の製造方法におい
て、前記第２の工程の後、前記基板上に形成された前記
シリコン酸化窒化膜を、酸素雰囲気中で熱処理する第３
の工程を有することを特徴とする半導体装置の製造方法
によって達成される。
て、前記第２の工程の後、前記基板上に形成された前記
シリコン酸化窒化膜を、酸素雰囲気中で熱処理する第３
の工程を有することを特徴とする半導体装置の製造方法
によって達成される。
【００１３】
【作用】本発明は、ゲート絶縁膜又はトンネル絶縁膜と
して形成したシリコン酸化膜上に窒素を含む所定のガス
を供給し、光励起プロセスを用いることにより、又は光
励起プロセスとプラズマ励起プロセスとを併用すること
により、窒化種ラジカルを生成することができるため、
低温においてシリコン酸化膜を窒化し、シリコン酸化窒
化膜を形成することができる。
して形成したシリコン酸化膜上に窒素を含む所定のガス
を供給し、光励起プロセスを用いることにより、又は光
励起プロセスとプラズマ励起プロセスとを併用すること
により、窒化種ラジカルを生成することができるため、
低温においてシリコン酸化膜を窒化し、シリコン酸化窒
化膜を形成することができる。
【００１４】また、シリコン酸化膜を窒化した後、酸素
雰囲気中で所定の温度で熱処理することにより、シリコ
ン基板とシリコン酸化窒化膜との界面におけるトラップ
密度を減少させることができる。
雰囲気中で所定の温度で熱処理することにより、シリコ
ン基板とシリコン酸化窒化膜との界面におけるトラップ
密度を減少させることができる。
【００１５】
【実施例】本発明の一実施例による半導体装置の製造方
法を、図１を用いて説明する。まず、シリコン基板上に
ゲート絶縁膜として例えば厚さ４ｎｍ程度のシリコン酸
化膜ＳｉＯ2 を形成したウェーハ１０を、真空引きした
チャンバ１２内に装填する。そしてチャンバ１２底部に
設置したＲＴＡ（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎｎｅ
ａｌｉｎｇ）補助熱源１４により、石英ガラス１６を介
してウェーハ１０を底面から補助加熱し、７００〜９０
０℃程度にする。
法を、図１を用いて説明する。まず、シリコン基板上に
ゲート絶縁膜として例えば厚さ４ｎｍ程度のシリコン酸
化膜ＳｉＯ2 を形成したウェーハ１０を、真空引きした
チャンバ１２内に装填する。そしてチャンバ１２底部に
設置したＲＴＡ（Ｒａｐｉｄ ＴｈｅｒｍａｌＡｎｎｅ
ａｌｉｎｇ）補助熱源１４により、石英ガラス１６を介
してウェーハ１０を底面から補助加熱し、７００〜９０
０℃程度にする。
【００１６】次いで、窒化材ガスとして例えばＮＨ
3 （アンモニア）ガスをチャンバ１２内に導入する。そ
してチャンバ１２上部に設置したＶＵＶ（真空紫外光）
プラズマ発光ディスクランプ１８において例えばＡｒ
（アルゴン）のプラズマを発生させ、そのプラズマによ
る波長２００ｎｍ以下のＶＵＶを、ＭａＦ窓２０を介し
てウェーハ１０表面に照射する。
3 （アンモニア）ガスをチャンバ１２内に導入する。そ
してチャンバ１２上部に設置したＶＵＶ（真空紫外光）
プラズマ発光ディスクランプ１８において例えばＡｒ
（アルゴン）のプラズマを発生させ、そのプラズマによ
る波長２００ｎｍ以下のＶＵＶを、ＭａＦ窓２０を介し
てウェーハ１０表面に照射する。
【００１７】こうしてＮＨ3 雰囲気中のウェーハ１０表
面にＶＵＶを照射すると、光励起によってＮＨ3 を分解
して反応性に富む高エネルギーの窒化種のラジカルが生
成する。そしてこの窒化種ラジカルにより、シリコン基
板上に形成したシリコン酸化膜ＳｉＯ2 が直接に窒化さ
れ、シリコン酸化窒化膜ＳｉＯＮが形成される。次い
で、このシリコン酸化窒化膜ＳｉＯＮが形成されたウェ
ーハ１０を、Ｏ2（酸素）雰囲気中で所定の温度で熱処
理する。尚、この熱処理は、シリコン基板とシリコン酸
化窒化膜ＳｉＯＮとの界面におけるトラップ密度を減少
させるためのものである。
面にＶＵＶを照射すると、光励起によってＮＨ3 を分解
して反応性に富む高エネルギーの窒化種のラジカルが生
成する。そしてこの窒化種ラジカルにより、シリコン基
板上に形成したシリコン酸化膜ＳｉＯ2 が直接に窒化さ
れ、シリコン酸化窒化膜ＳｉＯＮが形成される。次い
で、このシリコン酸化窒化膜ＳｉＯＮが形成されたウェ
ーハ１０を、Ｏ2（酸素）雰囲気中で所定の温度で熱処
理する。尚、この熱処理は、シリコン基板とシリコン酸
化窒化膜ＳｉＯＮとの界面におけるトラップ密度を減少
させるためのものである。
【００１８】このように本実施例によれば、シリコン基
板上にシリコン酸化膜ＳｉＯ2 を形成したウェーハ１０
をＮＨ3 雰囲気中に置き、その表面にＶＵＶを照射する
ことにより、窒化種のラジカルを生成してシリコン酸化
膜ＳｉＯ2 を直接に窒化することができる。即ち、従来
の１０００℃以上の高温熱処理法に代えて、エネルギー
アシストに光励起プロセスを用いることにより、７００
〜９００℃程度の低温においてシリコン酸化膜ＳｉＯ2
を窒化して、シリコン酸化窒化膜ＳｉＯＮを形成するこ
とができる。
板上にシリコン酸化膜ＳｉＯ2 を形成したウェーハ１０
をＮＨ3 雰囲気中に置き、その表面にＶＵＶを照射する
ことにより、窒化種のラジカルを生成してシリコン酸化
膜ＳｉＯ2 を直接に窒化することができる。即ち、従来
の１０００℃以上の高温熱処理法に代えて、エネルギー
アシストに光励起プロセスを用いることにより、７００
〜９００℃程度の低温においてシリコン酸化膜ＳｉＯ2
を窒化して、シリコン酸化窒化膜ＳｉＯＮを形成するこ
とができる。
【００１９】このことにより、ゲート絶縁膜の薄膜化の
要請に応え、ゲート電極中の不純物のチャネル領域への
拡散を防止すると共に、ＭＯＳデバイスの微細化に伴う
浅い不純物プロファイルを実現でき、またシリサイドの
使用も可能となる。また、この光励起プロセスにより低
温において形成されたシリコン酸化窒化膜ＳｉＯＮとシ
リコン基板との界面におけるトラップ密度は、従来の高
温熱処理法によって窒化した場合と同等か、それ以下に
減少する。そして窒化後のＯ2 雰囲気中での熱処理によ
り、そのトラップ密度を更に減少させることができる。
このため、ＭＯＳデバイスの信頼性を向上させることが
可能となる。
要請に応え、ゲート電極中の不純物のチャネル領域への
拡散を防止すると共に、ＭＯＳデバイスの微細化に伴う
浅い不純物プロファイルを実現でき、またシリサイドの
使用も可能となる。また、この光励起プロセスにより低
温において形成されたシリコン酸化窒化膜ＳｉＯＮとシ
リコン基板との界面におけるトラップ密度は、従来の高
温熱処理法によって窒化した場合と同等か、それ以下に
減少する。そして窒化後のＯ2 雰囲気中での熱処理によ
り、そのトラップ密度を更に減少させることができる。
このため、ＭＯＳデバイスの信頼性を向上させることが
可能となる。
【００２０】尚、上記実施例においては、ＶＵＶプラズ
マ発光ディスクランプ１８を用いてＡｒプラズマを発生
させ、そのプラズマによるＶＵＶをＭａＦ窓２０を介し
てウェーハ１０表面に照射しているが、所定の波長のＶ
ＵＶを発生させるものであればＡｒプラズマに限定され
ることはない。また、ＭａＦ窓２０の代わりに、同様に
ＶＵＶを透過させるＣａＦ窓を用いてもよい。また、Ｖ
ＵＶプラズマ発光ディスクランプ１８の代わりに紫外光
ランプを用いてもよい。更に、ＶＵＶの代わりにＵＶ
（紫外光）を用いても光励起によるＮＨ3 の分解が可能
である。
マ発光ディスクランプ１８を用いてＡｒプラズマを発生
させ、そのプラズマによるＶＵＶをＭａＦ窓２０を介し
てウェーハ１０表面に照射しているが、所定の波長のＶ
ＵＶを発生させるものであればＡｒプラズマに限定され
ることはない。また、ＭａＦ窓２０の代わりに、同様に
ＶＵＶを透過させるＣａＦ窓を用いてもよい。また、Ｖ
ＵＶプラズマ発光ディスクランプ１８の代わりに紫外光
ランプを用いてもよい。更に、ＶＵＶの代わりにＵＶ
（紫外光）を用いても光励起によるＮＨ3 の分解が可能
である。
【００２１】また、上記実施例においては、窒化材ガス
としてＮＨ3 を用いているが、これに限定されず、Ｎ2
Ｏ（亜酸化窒素）やＮ2 （窒素）を用いてもよい。更
に、上記実施例においては、ゲート絶縁膜として形成さ
れたシリコン酸化膜ＳｉＯ2 の場合について述べている
が、ＥＰＲＯＭ等のトンネル絶縁膜として形成されたシ
リコン酸化膜ＳｉＯ2 の場合にも本発明が適用されるこ
とは言うまでもない。
としてＮＨ3 を用いているが、これに限定されず、Ｎ2
Ｏ（亜酸化窒素）やＮ2 （窒素）を用いてもよい。更
に、上記実施例においては、ゲート絶縁膜として形成さ
れたシリコン酸化膜ＳｉＯ2 の場合について述べている
が、ＥＰＲＯＭ等のトンネル絶縁膜として形成されたシ
リコン酸化膜ＳｉＯ2 の場合にも本発明が適用されるこ
とは言うまでもない。
【００２２】次に、本発明の他の実施例による半導体装
置の製造方法を、図２を用いて説明する。尚、上記図１
に示すものと同一の構成要素には同一の符号を付して説
明を省略する。上記実施例においてチャンバ１２とＶＵ
Ｖプラズマ発光ディスクランプ１８との間をＭａＦ窓２
０が仕切っているが、このＭａＦ窓２０を取り払ってい
る点に本実施例の特徴がある。このことにより、ＶＵＶ
プラズマ発光ディスクランプ１８においてＡｒプラズマ
を発生させると、そのプラズマによるＶＵＶのみなら
ず、Ａｒプラズマ自体によってもＮＨ3 を分解すること
が可能となる。
置の製造方法を、図２を用いて説明する。尚、上記図１
に示すものと同一の構成要素には同一の符号を付して説
明を省略する。上記実施例においてチャンバ１２とＶＵ
Ｖプラズマ発光ディスクランプ１８との間をＭａＦ窓２
０が仕切っているが、このＭａＦ窓２０を取り払ってい
る点に本実施例の特徴がある。このことにより、ＶＵＶ
プラズマ発光ディスクランプ１８においてＡｒプラズマ
を発生させると、そのプラズマによるＶＵＶのみなら
ず、Ａｒプラズマ自体によってもＮＨ3 を分解すること
が可能となる。
【００２３】即ち、光励起と共に、プラズマ励起によっ
ても反応性に富む高エネルギーの窒化種ラジカルを生成
し、シリコン基板上に形成したシリコン酸化膜ＳｉＯ2
を直接に窒化して、シリコン酸化窒化膜ＳｉＯＮを形成
する。しかも、Ａｒプラズマはシリコン酸化膜ＳｉＯ2
に悪影響を及ぼすことはない。このように本実施例によ
れば、光励起プロセスとプラズマ励起プロセスとを併用
することにより、上記実施例の場合と同様の効果を、よ
り効率的に奏することができる。
ても反応性に富む高エネルギーの窒化種ラジカルを生成
し、シリコン基板上に形成したシリコン酸化膜ＳｉＯ2
を直接に窒化して、シリコン酸化窒化膜ＳｉＯＮを形成
する。しかも、Ａｒプラズマはシリコン酸化膜ＳｉＯ2
に悪影響を及ぼすことはない。このように本実施例によ
れば、光励起プロセスとプラズマ励起プロセスとを併用
することにより、上記実施例の場合と同様の効果を、よ
り効率的に奏することができる。
【００２４】尚、上記実施例においては、ＶＵＶプラズ
マ発光ディスクランプ１８を用いてＡｒプラズマを発生
させているが、窒化すべきシリコン酸化膜ＳｉＯ2 に悪
影響を及ぼすことがないものであればＡｒプラズマに限
定されることはなく、例えばＨｅ（ヘリウム）プラズマ
を用いてもよい。
マ発光ディスクランプ１８を用いてＡｒプラズマを発生
させているが、窒化すべきシリコン酸化膜ＳｉＯ2 に悪
影響を及ぼすことがないものであればＡｒプラズマに限
定されることはなく、例えばＨｅ（ヘリウム）プラズマ
を用いてもよい。
【００２５】
【発明の効果】以上のように本発明によれば、ゲート絶
縁膜又はトンネル絶縁膜として形成したシリコン酸化膜
上に、窒素を含む所定のガスを供給し、光励起プロセス
を用いることにより、又は光励起プロセスとプラズマ励
起プロセスとを併用することにより、窒化種ラジカルを
生成することができるため、低温においてシリコン酸化
膜を窒化し、シリコン酸化窒化膜を形成することができ
る。
縁膜又はトンネル絶縁膜として形成したシリコン酸化膜
上に、窒素を含む所定のガスを供給し、光励起プロセス
を用いることにより、又は光励起プロセスとプラズマ励
起プロセスとを併用することにより、窒化種ラジカルを
生成することができるため、低温においてシリコン酸化
膜を窒化し、シリコン酸化窒化膜を形成することができ
る。
【００２６】これにより、ゲート絶縁膜又はトンネル絶
縁膜の薄膜化の要請に応え、電極中の不純物のチャネル
領域への拡散を防止すると共に、ＭＯＳデバイスの微細
化に伴う浅い不純物プロファイルを実現し、シリサイド
の使用を可能とする。また、シリコン基板とシリコン酸
化窒化膜との界面におけるトラップ密度を減少させ、Ｍ
ＯＳデバイスの信頼性を向上させることができる。
縁膜の薄膜化の要請に応え、電極中の不純物のチャネル
領域への拡散を防止すると共に、ＭＯＳデバイスの微細
化に伴う浅い不純物プロファイルを実現し、シリサイド
の使用を可能とする。また、シリコン基板とシリコン酸
化窒化膜との界面におけるトラップ密度を減少させ、Ｍ
ＯＳデバイスの信頼性を向上させることができる。
【図１】本発明の一実施例による半導体装置の製造方法
を説明するための図である。
を説明するための図である。
【図２】本発明の他の実施例による半導体装置の製造方
法を説明するための図である。
法を説明するための図である。
１０…ウェーハ １２…チャンバ １４…ＲＴＡ補助熱源 １６…石英ガラス １８…ＶＵＶプラズマ発光ディスクランプ ２０…ＭａＦ窓
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｃ 27/115 29/788 29/792
Claims (3)
- 【請求項１】 半導体基板と、前記半導体基板表面に相
対して形成されたソース・ドレイン領域と、前記ソース
・ドレイン領域間のチャネル上にゲート絶縁膜又はトン
ネル絶縁膜を介して形成されたゲート電極又はフローテ
ィング電極とを具備する半導体装置の製造方法におい
て、 ゲート絶縁膜又はトンネル絶縁膜として、半導体基板上
にシリコン酸化膜を形成する第１の工程と、 前記シリコン酸化膜上に窒素を含む所定のガスを供給
し、所定の波長の光を照射し、光励起により窒化種ラジ
カルを生成し、前記シリコン酸化膜を窒化して、シリコ
ン酸化窒化膜を形成する第２の工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記第２の工程が、前記シリコン酸化膜上に窒素を含む
所定のガスを供給し、前記所定の波長の光を照射すると
共にプラズマを発生させ、光励起及びプラズマ励起によ
り窒化種ラジカルを生成し、前記シリコン酸化膜を窒化
して、シリコン酸化窒化膜を形成する工程であることを
特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１又は２記載の半導体装置の製造
方法において、 前記第２の工程の後、前記基板上に形成された前記シリ
コン酸化窒化膜を、酸素雰囲気中で熱処理する第３の工
程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288811A JPH06140392A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288811A JPH06140392A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140392A true JPH06140392A (ja) | 1994-05-20 |
Family
ID=17735044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4288811A Withdrawn JPH06140392A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140392A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855848A (ja) * | 1994-08-11 | 1996-02-27 | Semiconductor Energy Lab Co Ltd | 酸化珪素膜の加熱処理方法 |
| JPH08125197A (ja) * | 1994-08-31 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置の作製装置 |
| WO1998024129A1 (en) * | 1996-11-27 | 1998-06-04 | The Furukawa Electric Co., Ltd. | Iii-v nitride semiconductor devices and process for the production thereof |
| JP2002261097A (ja) * | 2000-12-28 | 2002-09-13 | Tadahiro Omi | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
| US6459126B1 (en) | 2000-11-30 | 2002-10-01 | Nec Corporation | Semiconductor device including a MIS transistor |
| JP2002353343A (ja) * | 2001-05-29 | 2002-12-06 | Nec Corp | 半導体装置およびその製造方法 |
| US6555483B2 (en) | 2000-11-09 | 2003-04-29 | Nec Corporation | Gate insulation film having a slanted nitrogen concentration profile |
| US6635589B2 (en) | 1994-08-11 | 2003-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Methods of heat treatment and heat treatment apparatus for silicon oxide films |
| US6756635B2 (en) | 2001-06-12 | 2004-06-29 | Nec Electronics Corporation | Semiconductor substrate including multiple nitrided gate insulating films |
| US6916678B2 (en) | 2002-11-27 | 2005-07-12 | Canon Kabushiki Kaisha | Surface modification method |
| WO2005062345A3 (en) * | 2003-12-15 | 2005-11-24 | Applied Materials Inc | A method of forming a silicon oxynitride layer |
| JP2006319352A (ja) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US7964514B2 (en) | 2006-03-02 | 2011-06-21 | Applied Materials, Inc. | Multiple nitrogen plasma treatments for thin SiON dielectrics |
| US8183136B2 (en) | 2009-11-24 | 2012-05-22 | Samsung Electronics Co., Ltd. | Method of forming insulating layer and method of manufacturing transistor using the same |
| CN111816594A (zh) * | 2020-08-28 | 2020-10-23 | 上海华力微电子有限公司 | 快速热退火设备 |
| WO2022059188A1 (ja) * | 2020-09-18 | 2022-03-24 | 株式会社Kokusai Electric | 基板処理装置、プラズマ発光装置、半導体装置の製造方法及びプログラム |
-
1992
- 1992-10-27 JP JP4288811A patent/JPH06140392A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635589B2 (en) | 1994-08-11 | 2003-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Methods of heat treatment and heat treatment apparatus for silicon oxide films |
| JPH0855848A (ja) * | 1994-08-11 | 1996-02-27 | Semiconductor Energy Lab Co Ltd | 酸化珪素膜の加熱処理方法 |
| JPH08125197A (ja) * | 1994-08-31 | 1996-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法および半導体装置の作製装置 |
| WO1998024129A1 (en) * | 1996-11-27 | 1998-06-04 | The Furukawa Electric Co., Ltd. | Iii-v nitride semiconductor devices and process for the production thereof |
| US6255004B1 (en) | 1996-11-27 | 2001-07-03 | The Furukawa Electric Co., Ltd. | III-V nitride semiconductor devices and process for the production thereof |
| JP2006319352A (ja) * | 2000-03-22 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US6555483B2 (en) | 2000-11-09 | 2003-04-29 | Nec Corporation | Gate insulation film having a slanted nitrogen concentration profile |
| US6459126B1 (en) | 2000-11-30 | 2002-10-01 | Nec Corporation | Semiconductor device including a MIS transistor |
| JP2002261097A (ja) * | 2000-12-28 | 2002-09-13 | Tadahiro Omi | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
| JP2002353343A (ja) * | 2001-05-29 | 2002-12-06 | Nec Corp | 半導体装置およびその製造方法 |
| JP4594554B2 (ja) * | 2001-05-29 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US6756635B2 (en) | 2001-06-12 | 2004-06-29 | Nec Electronics Corporation | Semiconductor substrate including multiple nitrided gate insulating films |
| US6916678B2 (en) | 2002-11-27 | 2005-07-12 | Canon Kabushiki Kaisha | Surface modification method |
| US7569502B2 (en) | 2003-12-15 | 2009-08-04 | Applied Materials, Inc. | Method of forming a silicon oxynitride layer |
| WO2005062345A3 (en) * | 2003-12-15 | 2005-11-24 | Applied Materials Inc | A method of forming a silicon oxynitride layer |
| US7964514B2 (en) | 2006-03-02 | 2011-06-21 | Applied Materials, Inc. | Multiple nitrogen plasma treatments for thin SiON dielectrics |
| US8183136B2 (en) | 2009-11-24 | 2012-05-22 | Samsung Electronics Co., Ltd. | Method of forming insulating layer and method of manufacturing transistor using the same |
| CN111816594A (zh) * | 2020-08-28 | 2020-10-23 | 上海华力微电子有限公司 | 快速热退火设备 |
| WO2022059188A1 (ja) * | 2020-09-18 | 2022-03-24 | 株式会社Kokusai Electric | 基板処理装置、プラズマ発光装置、半導体装置の製造方法及びプログラム |
| TWI796757B (zh) * | 2020-09-18 | 2023-03-21 | 日商國際電氣股份有限公司 | 基板處理裝置、電漿發光裝置、半導體裝置之製造方法及電腦程式產品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5591681A (en) | Method for achieving a highly reliable oxide film | |
| JPH06140392A (ja) | 半導体装置の製造方法 | |
| US5330920A (en) | Method of controlling gate oxide thickness in the fabrication of semiconductor devices | |
| US6509283B1 (en) | Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon | |
| US7429540B2 (en) | Silicon oxynitride gate dielectric formation using multiple annealing steps | |
| US6596576B2 (en) | Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4 | |
| EP0205613B1 (en) | A process for forming nitrided silicon dioxide layers for semiconductor integrated circuits | |
| US20080090425A9 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| JP2008028403A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法 | |
| JP2002261097A (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
| JPH06196716A (ja) | 高品質の酸化膜を成長させるための方法 | |
| JP2002368122A (ja) | 半導体装置及びその製造方法 | |
| US20020146914A1 (en) | In-situ steam generation process for nitrided oxide | |
| US6372578B1 (en) | Manufacturing method of non-volatile semiconductor device | |
| US6114222A (en) | Method to cure mobile ion contamination in semiconductor processing | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| JP3326717B2 (ja) | 半導体装置の製造方法 | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP2004253777A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH1022455A (ja) | 半導体装置およびその製造方法 | |
| JP2000216154A (ja) | 酸化膜の形成方法及びｐ形半導体素子の製造方法 | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| US6709927B1 (en) | Process for treating ONO dielectric film of a floating gate memory cell | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP2949777B2 (ja) | 酸素濃度を傾斜させた酸化物形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |