JP2002353343A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002353343A JP2002353343A JP2001160634A JP2001160634A JP2002353343A JP 2002353343 A JP2002353343 A JP 2002353343A JP 2001160634 A JP2001160634 A JP 2001160634A JP 2001160634 A JP2001160634 A JP 2001160634A JP 2002353343 A JP2002353343 A JP 2002353343A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- floating gate
- tunnel insulating
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000007667 floating Methods 0.000 claims abstract description 80
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- 239000010703 silicon Substances 0.000 claims abstract description 55
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims description 56
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 24
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000005121 nitriding Methods 0.000 claims description 14
- 239000012298 atmosphere Substances 0.000 claims description 10
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 8
- 229910020286 SiOxNy Inorganic materials 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 7
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910007991 Si-N Inorganic materials 0.000 description 3
- 229910006294 Si—N Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】書き込み・消去に対する耐性の高いトンネル絶
縁膜を有する浮遊ゲート型トランジスタを容易に作製可
能にする。 【解決手段】シリコン基板上にトンネル絶縁膜を介して
設けられた浮遊ゲートと、浮遊ゲート上にゲート間絶縁
膜を介して設けられた制御ゲートを有する浮遊ゲート型
トランジスタにおいて、シリコン基板１とトンネル酸化
膜３との間あるいは浮遊ゲート電極５とトンネル酸化膜
３との間に制御して第１酸窒化膜４あるいは第２酸窒化
膜８が形成される。そして、トンネル絶縁膜はシリコン
酸化膜／第１酸窒化膜あるいは第２酸窒化膜／シリコン
酸化膜／第１酸窒化膜の構造に形成される。
縁膜を有する浮遊ゲート型トランジスタを容易に作製可
能にする。 【解決手段】シリコン基板上にトンネル絶縁膜を介して
設けられた浮遊ゲートと、浮遊ゲート上にゲート間絶縁
膜を介して設けられた制御ゲートを有する浮遊ゲート型
トランジスタにおいて、シリコン基板１とトンネル酸化
膜３との間あるいは浮遊ゲート電極５とトンネル酸化膜
３との間に制御して第１酸窒化膜４あるいは第２酸窒化
膜８が形成される。そして、トンネル絶縁膜はシリコン
酸化膜／第１酸窒化膜あるいは第２酸窒化膜／シリコン
酸化膜／第１酸窒化膜の構造に形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に係り、特に不揮発性半導体装置のトンネル絶
縁膜の構造とその製造方法に関する。
製造方法に係り、特に不揮発性半導体装置のトンネル絶
縁膜の構造とその製造方法に関する。
【０００２】
【従来の技術】フラッシュメモリやＥＰＲＯＭ等の不揮
発性半導体装置においては、情報の書き込み・消去の
際、基板と浮遊ゲート間でトンネル絶縁膜を介して電子
の注入・放出が行われる。このときトンネル絶縁膜には
高電界によるストレスがかかるため、情報の書き込み・
消去を繰り返すことにより、トンネル絶縁膜の劣化が進
行し、情報の保持特性が低下するという問題がある。
発性半導体装置においては、情報の書き込み・消去の
際、基板と浮遊ゲート間でトンネル絶縁膜を介して電子
の注入・放出が行われる。このときトンネル絶縁膜には
高電界によるストレスがかかるため、情報の書き込み・
消去を繰り返すことにより、トンネル絶縁膜の劣化が進
行し、情報の保持特性が低下するという問題がある。
【０００３】近年、素子の信頼性向上や長寿命化ととも
に素子動作の高速化がますます求められている。しか
し、高速で書き込み・消去を行うことはトンネル絶縁膜
の劣化を加速することになる。また、高速化のためには
トンネル絶縁膜は薄いほうが好ましいが、薄くすると信
頼性の低下をまねく。このように、高速化と信頼性との
間にはトレードオフの関係があるため、トンネル絶縁膜
の劣化の問題は、素子の信頼性や寿命だけでなく動作特
性の向上の点でも大きな問題となっている。
に素子動作の高速化がますます求められている。しか
し、高速で書き込み・消去を行うことはトンネル絶縁膜
の劣化を加速することになる。また、高速化のためには
トンネル絶縁膜は薄いほうが好ましいが、薄くすると信
頼性の低下をまねく。このように、高速化と信頼性との
間にはトレードオフの関係があるため、トンネル絶縁膜
の劣化の問題は、素子の信頼性や寿命だけでなく動作特
性の向上の点でも大きな問題となっている。
【０００４】上記フラッシュメモリやＥＰＲＯＭに用い
る従来の浮遊ゲート型（ＭＩＳ）トランジスタの基本構
造を図９に基づいて説明する。以下、このような技術を
第１の従来技術と記す。図９に示すように、シリコン基
板１０１表面の素子分離絶縁膜１０２により画定された
素子活性領域にトンネル絶縁膜１０３が形成されてい
る。ここで、トンネル絶縁膜は膜厚１０ｎｍ程度のシリ
コン酸化膜である。そして、上記トンネル絶縁膜１０３
および素子分離絶縁膜１０２の一部を被覆するように浮
遊ゲート電極１０４が形成されている。ここで、浮遊ゲ
ート電極１０４はＮ型不純物を含有する多結晶シリコン
膜で構成される。
る従来の浮遊ゲート型（ＭＩＳ）トランジスタの基本構
造を図９に基づいて説明する。以下、このような技術を
第１の従来技術と記す。図９に示すように、シリコン基
板１０１表面の素子分離絶縁膜１０２により画定された
素子活性領域にトンネル絶縁膜１０３が形成されてい
る。ここで、トンネル絶縁膜は膜厚１０ｎｍ程度のシリ
コン酸化膜である。そして、上記トンネル絶縁膜１０３
および素子分離絶縁膜１０２の一部を被覆するように浮
遊ゲート電極１０４が形成されている。ここで、浮遊ゲ
ート電極１０４はＮ型不純物を含有する多結晶シリコン
膜で構成される。
【０００５】そして、この浮遊ゲート電極１０４上にシ
リコン酸化膜／シリコン窒化膜／シリコン酸化膜（ＯＮ
Ｏ）構造の電極間絶縁膜１０５が形成される。ここで、
このＯＮＯ構造の電極間絶縁膜１０５の膜厚は、シリコ
ン酸化膜の換算膜厚にして１０〜３０ｎｍの範囲に設定
される。そして、上記電極間絶縁膜１０５上に制御ゲー
ト電極１０６が設けられている。
リコン酸化膜／シリコン窒化膜／シリコン酸化膜（ＯＮ
Ｏ）構造の電極間絶縁膜１０５が形成される。ここで、
このＯＮＯ構造の電極間絶縁膜１０５の膜厚は、シリコ
ン酸化膜の換算膜厚にして１０〜３０ｎｍの範囲に設定
される。そして、上記電極間絶縁膜１０５上に制御ゲー
ト電極１０６が設けられている。
【０００６】上述した従来の技術では、トンネル絶縁膜
１０３としてシリコン酸化膜を用いているが、更に、上
記の浮遊ゲート型トランジスタのトンネル絶縁膜として
酸窒化膜（ＳｉＯｘＮｙ膜）を使用する構造のものが特
開平６−１２５０８９号公報に提案されている。以下、
この技術に関するものを第２の従来技術と記す。この場
合の酸窒化膜の形成では、亜酸化窒素（Ｎ2 Ｏ）ガスを
雰囲気ガスとしてＳｉ−Ｇｅ膜表面を拡散炉で酸窒化し
ている。
１０３としてシリコン酸化膜を用いているが、更に、上
記の浮遊ゲート型トランジスタのトンネル絶縁膜として
酸窒化膜（ＳｉＯｘＮｙ膜）を使用する構造のものが特
開平６−１２５０８９号公報に提案されている。以下、
この技術に関するものを第２の従来技術と記す。この場
合の酸窒化膜の形成では、亜酸化窒素（Ｎ2 Ｏ）ガスを
雰囲気ガスとしてＳｉ−Ｇｅ膜表面を拡散炉で酸窒化し
ている。
【０００７】更には、上記のトンネル絶縁膜を酸窒化膜
で形成する方法として種々の技術が提案されている。例
えば、特開平７−１９３０５９号公報には、シリコン基
板上に酸素ガスを用いてパイロジェニック酸化してシリ
コン酸化膜を形成した後、密閉型の抵抗加熱炉内でＮ2
とＮ2 Ｏを大気圧で流して１０００℃で加熱して、厚さ
７．５ｎｍ程度のトンネル絶縁膜を形成することが開示
されている。窒化性ガスとしては、Ｎ2 Ｏ以外にＮＯ、
ＮＯ2 が記載され、窒化性ガスの圧力は大気圧以下に減
圧してもよいことが記載されている。また、熱処理温度
については９５０℃〜１０５０℃で行うことが記載され
ている。
で形成する方法として種々の技術が提案されている。例
えば、特開平７−１９３０５９号公報には、シリコン基
板上に酸素ガスを用いてパイロジェニック酸化してシリ
コン酸化膜を形成した後、密閉型の抵抗加熱炉内でＮ2
とＮ2 Ｏを大気圧で流して１０００℃で加熱して、厚さ
７．５ｎｍ程度のトンネル絶縁膜を形成することが開示
されている。窒化性ガスとしては、Ｎ2 Ｏ以外にＮＯ、
ＮＯ2 が記載され、窒化性ガスの圧力は大気圧以下に減
圧してもよいことが記載されている。また、熱処理温度
については９５０℃〜１０５０℃で行うことが記載され
ている。
【０００８】また、特開平９−１３９４３７号公報に
は、トンネル酸化膜を次のようにして形成することが開
示されている。まず、シリコン基板上に第１二酸化シリ
コン層（厚さ３．５ｎｍ）を形成した後にアルゴン雰囲
気中でアニールする。次いで、この第１二酸化シリコン
層の下に第２二酸化シリコン層（厚さ３ｎｍ）を形成
し、続いてアルゴン雰囲気中でアニールする。その後、
Ｎ2 Ｏ雰囲気で、８００〜１２００℃で窒化を行う。例
えば、約９５０℃で２８分間に亘り窒化する。その結
果、厚さ９．５ｎｍの窒化酸化物誘電体層（トンネル絶
縁膜）を得ている。ここで、Ｎ2 Ｏに代えてＮＯを用い
てもよいことも記載されている。
は、トンネル酸化膜を次のようにして形成することが開
示されている。まず、シリコン基板上に第１二酸化シリ
コン層（厚さ３．５ｎｍ）を形成した後にアルゴン雰囲
気中でアニールする。次いで、この第１二酸化シリコン
層の下に第２二酸化シリコン層（厚さ３ｎｍ）を形成
し、続いてアルゴン雰囲気中でアニールする。その後、
Ｎ2 Ｏ雰囲気で、８００〜１２００℃で窒化を行う。例
えば、約９５０℃で２８分間に亘り窒化する。その結
果、厚さ９．５ｎｍの窒化酸化物誘電体層（トンネル絶
縁膜）を得ている。ここで、Ｎ2 Ｏに代えてＮＯを用い
てもよいことも記載されている。
【０００９】
【発明が解決しようとする課題】フラッシュメモリやＥ
ＰＲＯＭ等の不揮発性半導体装置の高性能化が強く要求
されてきている。特に、上述した情報の書き込み・消去
の回数を１０6 以上にすることが必要になってきてい
る。本発明者は、上述した浮遊ゲート型トランジスタの
書き込み・消去とその後の浮遊ゲート型トランジスタの
特性劣化について詳細に調べた。
ＰＲＯＭ等の不揮発性半導体装置の高性能化が強く要求
されてきている。特に、上述した情報の書き込み・消去
の回数を１０6 以上にすることが必要になってきてい
る。本発明者は、上述した浮遊ゲート型トランジスタの
書き込み・消去とその後の浮遊ゲート型トランジスタの
特性劣化について詳細に調べた。
【００１０】その結果、浮遊ゲート型トランジスタへの
書き込み・消去により、トンネル絶縁膜１０３内に電子
サイト（後述する）が生成すること、および、シリコン
基板表面のバンド構造での禁制帯領域と浮遊ゲート電極
表面の禁制帯領域に界面準位の生成することが判明し
た。これについて図１０に基づいて詳細に説明する。図
１０（ａ）は、情報の消去の場合に対応するバンドダイ
ヤグラムである。図に示すように、浮遊ゲート電極１０
４ａ側に負電圧を印加しトンネル絶縁膜１０３ａに１０
ＭＶ／ｃｍ程度の電界を形成すると、電子ｅはトンネル
絶縁膜１０３ａを通りシリコン基板１０１ａ側に流入す
る。これが、ＦＮ（Ｆｏｗｌｅｒ Ｎｏｒｄｈｅｉｍ）
電流となる。
書き込み・消去により、トンネル絶縁膜１０３内に電子
サイト（後述する）が生成すること、および、シリコン
基板表面のバンド構造での禁制帯領域と浮遊ゲート電極
表面の禁制帯領域に界面準位の生成することが判明し
た。これについて図１０に基づいて詳細に説明する。図
１０（ａ）は、情報の消去の場合に対応するバンドダイ
ヤグラムである。図に示すように、浮遊ゲート電極１０
４ａ側に負電圧を印加しトンネル絶縁膜１０３ａに１０
ＭＶ／ｃｍ程度の電界を形成すると、電子ｅはトンネル
絶縁膜１０３ａを通りシリコン基板１０１ａ側に流入す
る。これが、ＦＮ（Ｆｏｗｌｅｒ Ｎｏｒｄｈｅｉｍ）
電流となる。
【００１１】この電子ｅはシリコン基板１０１ａではホ
ットエレクトロンとなり、正孔ｈをシリコン基板１０１
ａに生成する。この正孔ｈは、上記電界によりトンネル
絶縁膜１０３ａの界面近傍に捕獲される。そして、図１
０（ａ）に示すように、この正孔は電子サイト１０７お
よび界面準位１０８を形成する。ここで、電子サイトと
は、電子がトンネル絶縁膜中で存在できる準位のことで
ある。この電子サイト１０７は、シリコン基板１０１界
面からの距離が３ｎｍ内のトンネル絶縁膜１０３に生成
する。
ットエレクトロンとなり、正孔ｈをシリコン基板１０１
ａに生成する。この正孔ｈは、上記電界によりトンネル
絶縁膜１０３ａの界面近傍に捕獲される。そして、図１
０（ａ）に示すように、この正孔は電子サイト１０７お
よび界面準位１０８を形成する。ここで、電子サイトと
は、電子がトンネル絶縁膜中で存在できる準位のことで
ある。この電子サイト１０７は、シリコン基板１０１界
面からの距離が３ｎｍ内のトンネル絶縁膜１０３に生成
する。
【００１２】図１０（ｂ）は、情報の書き込みの場合に
対応するバンドダイヤグラムである。図に示すように、
シリコン基板１０１ａ側に負電圧を印加しトンネル絶縁
膜１０３ａに１０ＭＶ／ｃｍ程度の電界を形成すると、
電子ｅはトンネル絶縁膜１０３ａを通り浮遊ゲート電極
１０４ａ側にＦＮ電流として流入する。
対応するバンドダイヤグラムである。図に示すように、
シリコン基板１０１ａ側に負電圧を印加しトンネル絶縁
膜１０３ａに１０ＭＶ／ｃｍ程度の電界を形成すると、
電子ｅはトンネル絶縁膜１０３ａを通り浮遊ゲート電極
１０４ａ側にＦＮ電流として流入する。
【００１３】この場合では、電子ｅは浮遊ゲート電極１
０４ａでホットエレクトロンとなり、正孔ｈを浮遊ゲー
ト電極１０４ａに生成する。そして、この正孔ｈは、上
記電界によりトンネル絶縁膜１０３ａの界面近傍に捕獲
され、図１０（ｂ）に示すように、電子サイト１０９お
よび界面準位１１０を形成する。ここで、この電子サイ
ト１０９は、浮遊ゲート電極１０３からの距離が３ｎｍ
内のトンネル絶縁膜１０３に生成する。
０４ａでホットエレクトロンとなり、正孔ｈを浮遊ゲー
ト電極１０４ａに生成する。そして、この正孔ｈは、上
記電界によりトンネル絶縁膜１０３ａの界面近傍に捕獲
され、図１０（ｂ）に示すように、電子サイト１０９お
よび界面準位１１０を形成する。ここで、この電子サイ
ト１０９は、浮遊ゲート電極１０３からの距離が３ｎｍ
内のトンネル絶縁膜１０３に生成する。
【００１４】このようにして、第１の従来技術では、上
述した書き込み・消去の回数が増加するに伴い、上記の
電子サイトおよび界面準位が多量に生成される。
述した書き込み・消去の回数が増加するに伴い、上記の
電子サイトおよび界面準位が多量に生成される。
【００１５】このために、浮遊ゲート型トランジスタの
浮遊ゲート電極１０４に情報保持する場合に、その保持
特性が非常に悪くなる。この機構について図１１で説明
する。図１１は、情報保持の場合に対応するバンドダイ
ヤグラムである。図１１に示すように、浮遊ゲート電極
１０４ａに蓄積した電子ｅは、トンネル絶縁膜１０３ａ
に生成した上記電子サイト１０９へとトンネル機構で移
動し、更にこの電子サイト１０９から電子サイト１０７
へとトンネル移動する。そして、最終的にシリコン基板
１０１ａへと流出する。そして、電子サイトを介した電
子の（直接）トンネルは直接トンネル電流となり、電子
の保持特性を劣化させることになる。また、この上記電
子のトンネルは上述した界面準位１０８あるいは１１０
を介しても生じるものである。
浮遊ゲート電極１０４に情報保持する場合に、その保持
特性が非常に悪くなる。この機構について図１１で説明
する。図１１は、情報保持の場合に対応するバンドダイ
ヤグラムである。図１１に示すように、浮遊ゲート電極
１０４ａに蓄積した電子ｅは、トンネル絶縁膜１０３ａ
に生成した上記電子サイト１０９へとトンネル機構で移
動し、更にこの電子サイト１０９から電子サイト１０７
へとトンネル移動する。そして、最終的にシリコン基板
１０１ａへと流出する。そして、電子サイトを介した電
子の（直接）トンネルは直接トンネル電流となり、電子
の保持特性を劣化させることになる。また、この上記電
子のトンネルは上述した界面準位１０８あるいは１１０
を介しても生じるものである。
【００１６】第２の従来技術では、トンネル絶縁膜は酸
窒化膜で構成される。この場合には、上述した電子サイ
トの発生あるいは界面準位の増加は少ない。しかし、こ
の場合には、トンネル絶縁膜の品質が低下し絶縁性が悪
くなる。これは、トンネル絶縁膜を構成するシリコン酸
化膜が全領域に亘り無制御に窒素原子を含むからであ
る。この窒素原子は、シリコン酸化膜中で正の固定電荷
となり、また、電子トラップとなりシリコン酸化膜の絶
縁性を低下させる。
窒化膜で構成される。この場合には、上述した電子サイ
トの発生あるいは界面準位の増加は少ない。しかし、こ
の場合には、トンネル絶縁膜の品質が低下し絶縁性が悪
くなる。これは、トンネル絶縁膜を構成するシリコン酸
化膜が全領域に亘り無制御に窒素原子を含むからであ
る。この窒素原子は、シリコン酸化膜中で正の固定電荷
となり、また、電子トラップとなりシリコン酸化膜の絶
縁性を低下させる。
【００１７】そこで本発明の目的は、上記の問題を解決
し、書き込み・消去に対する耐性が高く、高品質のトン
ネル絶縁膜を有する不揮発性半導体装置を容易に作製可
能にすることにある。
し、書き込み・消去に対する耐性が高く、高品質のトン
ネル絶縁膜を有する不揮発性半導体装置を容易に作製可
能にすることにある。
【００１８】
【課題を解決するための手段】このために本発明の半導
体装置では、シリコン基板上にトンネル絶縁膜を介して
設けられた浮遊ゲートと、該浮遊ゲート上にゲート間絶
縁膜を介して設けられた制御ゲートを有する浮遊ゲート
型トランジスタにおいて、前記シリコン基板とトンネル
絶縁膜との間あるいは前記浮遊ゲートとトンネル絶縁膜
との間に酸窒化膜が形成されている。
体装置では、シリコン基板上にトンネル絶縁膜を介して
設けられた浮遊ゲートと、該浮遊ゲート上にゲート間絶
縁膜を介して設けられた制御ゲートを有する浮遊ゲート
型トランジスタにおいて、前記シリコン基板とトンネル
絶縁膜との間あるいは前記浮遊ゲートとトンネル絶縁膜
との間に酸窒化膜が形成されている。
【００１９】あるいは、本発明の半導体装置では、シリ
コン基板上にトンネル絶縁膜を介して設けられた浮遊ゲ
ートと、該浮遊ゲート上にゲート間絶縁膜を介して設け
られた制御ゲートを有する浮遊ゲート型トランジスタに
おいて、前記シリコン基板上に第１の酸窒化膜が形成さ
れ前記第１の酸窒化膜上にシリコン酸化膜が形成され、
前記トンネル絶縁膜は前記第１の酸窒化膜と前記シリコ
ン酸化膜とを含んでいる。
コン基板上にトンネル絶縁膜を介して設けられた浮遊ゲ
ートと、該浮遊ゲート上にゲート間絶縁膜を介して設け
られた制御ゲートを有する浮遊ゲート型トランジスタに
おいて、前記シリコン基板上に第１の酸窒化膜が形成さ
れ前記第１の酸窒化膜上にシリコン酸化膜が形成され、
前記トンネル絶縁膜は前記第１の酸窒化膜と前記シリコ
ン酸化膜とを含んでいる。
【００２０】あるいは、本発明の半導体装置では、シリ
コン基板上にトンネル絶縁膜を介して設けられた浮遊ゲ
ートと、該浮遊ゲート上にゲート間絶縁膜を介して設け
られた制御ゲートを有する浮遊ゲート型トランジスタに
おいて、前記シリコン基板上に第１の酸窒化膜が形成さ
れ前記第１の酸窒化膜上にシリコン酸化膜が形成され前
記シリコン酸化膜上に第２の酸窒化膜が形成され、前記
トンネル絶縁膜は前記第１の酸窒化膜、前記シリコン酸
化膜、第２の酸窒化膜を含んでいる。
コン基板上にトンネル絶縁膜を介して設けられた浮遊ゲ
ートと、該浮遊ゲート上にゲート間絶縁膜を介して設け
られた制御ゲートを有する浮遊ゲート型トランジスタに
おいて、前記シリコン基板上に第１の酸窒化膜が形成さ
れ前記第１の酸窒化膜上にシリコン酸化膜が形成され前
記シリコン酸化膜上に第２の酸窒化膜が形成され、前記
トンネル絶縁膜は前記第１の酸窒化膜、前記シリコン酸
化膜、第２の酸窒化膜を含んでいる。
【００２１】ここで、前記第１あるいは第２の酸窒化膜
中の窒素濃度は、５ａｔ．％〜２０ａｔ．％の範囲に設
定されている。また、前記第１あるいは第２の酸窒化膜
の膜厚は、最大窒素原子濃度の半値幅で計測して、０．
５ｎｍ〜３ｎｍの範囲に設定されている。
中の窒素濃度は、５ａｔ．％〜２０ａｔ．％の範囲に設
定されている。また、前記第１あるいは第２の酸窒化膜
の膜厚は、最大窒素原子濃度の半値幅で計測して、０．
５ｎｍ〜３ｎｍの範囲に設定されている。
【００２２】あるいは、本発明の半導体装置の製造方法
は、シリコン基板上にトンネル絶縁膜を介して設けられ
た浮遊ゲートと、該浮遊ゲート上にゲート間絶縁膜を介
して設けられた制御ゲートを有する浮遊ゲート型トラン
ジスタの製造方法であって、シリコン基板表面にシリコ
ン酸化膜を形成し、続いて、酸化窒素を含む窒化性ガス
雰囲気下で熱処理を行い前記シリコン基板とシリコン酸
化膜の間に酸窒化膜を形成することによって前記トンネ
ル絶縁膜を形成する。ここで、前記酸化窒素を含む窒化
性ガスは、ＮＯガス、ＮＯ＋Ｎ2 ガス、Ｎ2 Ｏガスある
いはＮ2 Ｏ＋Ｎ 2 ガスである。
は、シリコン基板上にトンネル絶縁膜を介して設けられ
た浮遊ゲートと、該浮遊ゲート上にゲート間絶縁膜を介
して設けられた制御ゲートを有する浮遊ゲート型トラン
ジスタの製造方法であって、シリコン基板表面にシリコ
ン酸化膜を形成し、続いて、酸化窒素を含む窒化性ガス
雰囲気下で熱処理を行い前記シリコン基板とシリコン酸
化膜の間に酸窒化膜を形成することによって前記トンネ
ル絶縁膜を形成する。ここで、前記酸化窒素を含む窒化
性ガスは、ＮＯガス、ＮＯ＋Ｎ2 ガス、Ｎ2 Ｏガスある
いはＮ2 Ｏ＋Ｎ 2 ガスである。
【００２３】あるいは、本発明の半導体装置の製造方法
は、シリコン基板上にトンネル絶縁膜を介して設けられ
た浮遊ゲートと、該浮遊ゲート上にゲート間絶縁膜を介
して設けられた制御ゲートを有する浮遊ゲート型トラン
ジスタの製造方法であって、シリコン基板表面にシリコ
ン酸化膜を形成し、続いて、酸化窒素を含む窒化性ガス
雰囲気下で熱処理を行い前記シリコン基板とシリコン酸
化膜の間に酸窒化膜を形成し、更に、窒素ラジカル雰囲
気下で熱処理を行い前記シリコン酸化膜表面に酸窒化膜
を形成することによって前記トンネル絶縁膜を形成す
る。
は、シリコン基板上にトンネル絶縁膜を介して設けられ
た浮遊ゲートと、該浮遊ゲート上にゲート間絶縁膜を介
して設けられた制御ゲートを有する浮遊ゲート型トラン
ジスタの製造方法であって、シリコン基板表面にシリコ
ン酸化膜を形成し、続いて、酸化窒素を含む窒化性ガス
雰囲気下で熱処理を行い前記シリコン基板とシリコン酸
化膜の間に酸窒化膜を形成し、更に、窒素ラジカル雰囲
気下で熱処理を行い前記シリコン酸化膜表面に酸窒化膜
を形成することによって前記トンネル絶縁膜を形成す
る。
【００２４】ここで、前記酸化窒素を含む窒化性ガス雰
囲気下での熱処理はランプ加熱で行うとよい。
囲気下での熱処理はランプ加熱で行うとよい。
【００２５】本発明により、不揮発性半導体装置を構成
する浮遊ゲート型トランジスタの書き込み・消去に対す
る耐性が大幅に向上する。そして、高品質で所望の素子
特性を発揮させ得るトンネル絶縁膜を有する不揮発性半
導体装置を歩留まり良く容易に作製することができるよ
うになる。
する浮遊ゲート型トランジスタの書き込み・消去に対す
る耐性が大幅に向上する。そして、高品質で所望の素子
特性を発揮させ得るトンネル絶縁膜を有する不揮発性半
導体装置を歩留まり良く容易に作製することができるよ
うになる。
【００２６】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図１乃至図５で説明する。ここで、図１および
図２は本発明の上記浮遊ゲート型トランジスタの基本構
造の断面図である。そして、図３乃至図５は本発明の効
果を説明するためのバンドダイヤグラムおよび電気特性
のグラフである。本発明の特徴は、トンネル絶縁膜を積
層する酸窒化膜（ＳｉＯｘＮｙ）とトンネル酸化膜（Ｓ
ｉＯ2 ）とで構成するところにある。
について図１乃至図５で説明する。ここで、図１および
図２は本発明の上記浮遊ゲート型トランジスタの基本構
造の断面図である。そして、図３乃至図５は本発明の効
果を説明するためのバンドダイヤグラムおよび電気特性
のグラフである。本発明の特徴は、トンネル絶縁膜を積
層する酸窒化膜（ＳｉＯｘＮｙ）とトンネル酸化膜（Ｓ
ｉＯ2 ）とで構成するところにある。
【００２７】図１に示すように、例えば導電型がＰ型の
シリコン基板１表面に素子分離絶縁膜２が形成され、素
子分離絶縁膜２で画定された素子活性領域にトンネル酸
化膜３が形成されている。ここで、トンネル酸化膜３は
膜厚７ｎｍ〜１０ｎｍ程度のシリコン酸化膜（ＳｉＯ
2 ）である。
シリコン基板１表面に素子分離絶縁膜２が形成され、素
子分離絶縁膜２で画定された素子活性領域にトンネル酸
化膜３が形成されている。ここで、トンネル酸化膜３は
膜厚７ｎｍ〜１０ｎｍ程度のシリコン酸化膜（ＳｉＯ
2 ）である。
【００２８】そして、上記トンネル酸化膜３とシリコン
基板１との間に第１酸窒化膜４が形成されている。ここ
で、第１酸窒化膜４の膜厚は０．５ｎｍ〜３ｎｍの範囲
にする。また、この第１酸窒化膜４中の窒素濃度は５ａ
ｔ．％〜２０ａｔ．％になるようにするとよい。これら
の理由については後述する。
基板１との間に第１酸窒化膜４が形成されている。ここ
で、第１酸窒化膜４の膜厚は０．５ｎｍ〜３ｎｍの範囲
にする。また、この第１酸窒化膜４中の窒素濃度は５ａ
ｔ．％〜２０ａｔ．％になるようにするとよい。これら
の理由については後述する。
【００２９】このトンネル酸化膜３と素子分離絶縁膜２
の一部とを被覆するように浮遊ゲート電極５が形成され
ている。ここで、浮遊ゲート電極５はＮ型不純物を含有
する膜厚１５０ｎｍ程度の多結晶シリコン膜で構成され
る。そして、この浮遊ゲート電極５上にシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜（ＯＮＯ）構造の電
極間絶縁膜６が形成される。ここで、このＯＮＯ構造の
電極間絶縁膜６の膜厚は、シリコン酸化膜の換算膜厚に
して１０〜２０ｎｍの範囲に設定される。そして、上記
電極間絶縁膜６上に制御ゲート電極７が設けられてい
る。
の一部とを被覆するように浮遊ゲート電極５が形成され
ている。ここで、浮遊ゲート電極５はＮ型不純物を含有
する膜厚１５０ｎｍ程度の多結晶シリコン膜で構成され
る。そして、この浮遊ゲート電極５上にシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜（ＯＮＯ）構造の電
極間絶縁膜６が形成される。ここで、このＯＮＯ構造の
電極間絶縁膜６の膜厚は、シリコン酸化膜の換算膜厚に
して１０〜２０ｎｍの範囲に設定される。そして、上記
電極間絶縁膜６上に制御ゲート電極７が設けられてい
る。
【００３０】次に、本発明の別の浮遊ゲート型トランジ
スタの基本構造について図２に基づいて説明する。この
場合には、図１で説明した構造において、トンネル酸化
膜３上にも酸窒化膜が形成される。ここで、図１と同じ
ものは同一符号で示している。
スタの基本構造について図２に基づいて説明する。この
場合には、図１で説明した構造において、トンネル酸化
膜３上にも酸窒化膜が形成される。ここで、図１と同じ
ものは同一符号で示している。
【００３１】図２に示すように、シリコン基板１表面に
素子分離絶縁膜２が形成され、素子活性領域にトンネル
酸化膜３が形成されている。ここで、トンネル酸化膜３
は膜厚７ｎｍ〜１０ｎｍ程度のシリコン酸化膜（ＳｉＯ
2 ）である。そして、上記トンネル酸化膜３とシリコン
基板１との間には第１酸窒化膜４が形成されている。更
に、上記トンネル酸化膜３上に第２酸窒化膜８が形成さ
れる。以下、図１で説明したのと同様に第２酸窒化膜８
上に浮遊ゲート電極５が形成されている。
素子分離絶縁膜２が形成され、素子活性領域にトンネル
酸化膜３が形成されている。ここで、トンネル酸化膜３
は膜厚７ｎｍ〜１０ｎｍ程度のシリコン酸化膜（ＳｉＯ
2 ）である。そして、上記トンネル酸化膜３とシリコン
基板１との間には第１酸窒化膜４が形成されている。更
に、上記トンネル酸化膜３上に第２酸窒化膜８が形成さ
れる。以下、図１で説明したのと同様に第２酸窒化膜８
上に浮遊ゲート電極５が形成されている。
【００３２】ここで、第１酸窒化膜４および第２酸窒化
膜８の膜厚は０．５ｎｍ〜３ｎｍの範囲にするとよい。
また、この第１酸窒化膜４および第２酸窒化膜８中の窒
素濃度は５ａｔ．％〜２０ａｔ．％になるようにすると
よい。
膜８の膜厚は０．５ｎｍ〜３ｎｍの範囲にするとよい。
また、この第１酸窒化膜４および第２酸窒化膜８中の窒
素濃度は５ａｔ．％〜２０ａｔ．％になるようにすると
よい。
【００３３】次に、本発明の上記構造で生じる効果につ
いて説明する。図３（ａ）は、図２に対応した浮遊ゲー
ト型トランジスタの情報消去の場合に対応するバンドダ
イヤグラムである。図１０（ａ）で説明したのと同様
に、トンネル酸化膜３ａに１０ＭＶ／ｃｍ程度の電界を
形成すると、電子ｅは第２酸窒化膜８ａ、トンネル酸化
膜３ａおよび第１酸窒化膜４ａを通りシリコン基板１ａ
側に流入する。これがＦＮ電流となる。この電子ｅはシ
リコン基板１ａではホットエレクトロンとなり正孔ｈを
シリコン基板１ａに生成する。しかし、本発明では、正
孔ｈは、第１酸窒化膜に電子サイトを形成することはほ
とんど無い。また、従来技術に比べてこの正孔によるシ
リコン基板１ａの界面準位生成は非常に少ない。
いて説明する。図３（ａ）は、図２に対応した浮遊ゲー
ト型トランジスタの情報消去の場合に対応するバンドダ
イヤグラムである。図１０（ａ）で説明したのと同様
に、トンネル酸化膜３ａに１０ＭＶ／ｃｍ程度の電界を
形成すると、電子ｅは第２酸窒化膜８ａ、トンネル酸化
膜３ａおよび第１酸窒化膜４ａを通りシリコン基板１ａ
側に流入する。これがＦＮ電流となる。この電子ｅはシ
リコン基板１ａではホットエレクトロンとなり正孔ｈを
シリコン基板１ａに生成する。しかし、本発明では、正
孔ｈは、第１酸窒化膜に電子サイトを形成することはほ
とんど無い。また、従来技術に比べてこの正孔によるシ
リコン基板１ａの界面準位生成は非常に少ない。
【００３４】図３（ｂ）は、情報の書き込みの場合に対
応するバンドダイヤグラムである。図に示すように、シ
リコン基板１ａ側に負電圧を印加しトンネル酸化膜３ａ
に１０ＭＶ／ｃｍ程度の電界を形成すると、電子ｅは第
１酸窒化膜、トンネル酸化膜３ａおよび第２酸窒化膜８
ａを通り浮遊ゲート電極５ａ側にＦＮ電流として流入す
る。この場合も、電子ｅは浮遊ゲート電極５ａでホット
エレクトロンとなり、正孔ｈを浮遊ゲート電極５ａに生
成する。しかし、本発明では、この正孔ｈが第２酸窒化
膜８ａに電子サイトを形成することはほとんど無い。ま
た、従来技術に比べてこの正孔による浮遊ゲート電極５
ａ界面での界面準位の生成は非常に少ない。
応するバンドダイヤグラムである。図に示すように、シ
リコン基板１ａ側に負電圧を印加しトンネル酸化膜３ａ
に１０ＭＶ／ｃｍ程度の電界を形成すると、電子ｅは第
１酸窒化膜、トンネル酸化膜３ａおよび第２酸窒化膜８
ａを通り浮遊ゲート電極５ａ側にＦＮ電流として流入す
る。この場合も、電子ｅは浮遊ゲート電極５ａでホット
エレクトロンとなり、正孔ｈを浮遊ゲート電極５ａに生
成する。しかし、本発明では、この正孔ｈが第２酸窒化
膜８ａに電子サイトを形成することはほとんど無い。ま
た、従来技術に比べてこの正孔による浮遊ゲート電極５
ａ界面での界面準位の生成は非常に少ない。
【００３５】本発明の上述した第１あるいは第２酸窒化
膜は、上記生成した正孔をほとんどトラップしない。ま
た、酸窒化膜にはＳｉ−Ｎ結合が存在する。このＳｉ−
Ｎ結合はＳｉ−Ｏ結合に比べてその結合強度が大きい。
このために、上述した電子サイトの生成は第１あるいは
第２酸窒化膜中で大幅に低減することになる。これに対
して、第１の従来技術のようなシリコン酸化膜で構成さ
れたトンネル絶縁膜は正孔をトラップし易くまたＳｉ−
Ｏ結合が切断され易い。そして、このトラップされた正
孔が電子サイトを形成することになる。
膜は、上記生成した正孔をほとんどトラップしない。ま
た、酸窒化膜にはＳｉ−Ｎ結合が存在する。このＳｉ−
Ｎ結合はＳｉ−Ｏ結合に比べてその結合強度が大きい。
このために、上述した電子サイトの生成は第１あるいは
第２酸窒化膜中で大幅に低減することになる。これに対
して、第１の従来技術のようなシリコン酸化膜で構成さ
れたトンネル絶縁膜は正孔をトラップし易くまたＳｉ−
Ｏ結合が切断され易い。そして、このトラップされた正
孔が電子サイトを形成することになる。
【００３６】このように、酸窒化膜中のＳｉ−Ｎ結合
は、Ｓｉ−Ｏ結合に比べてその結合強度が大きい上に、
その結合の長さが、Ｓｉ−Ｓｉ結合の長さに近くなる。
このために、シリコン基板との界面において構造的な応
力が低減する。そして、上記正孔により、Ｓｉ−Ｎ結合
が切断する確率は大幅に低減し、上述した界面準位の生
成量が低減する。
は、Ｓｉ−Ｏ結合に比べてその結合強度が大きい上に、
その結合の長さが、Ｓｉ−Ｓｉ結合の長さに近くなる。
このために、シリコン基板との界面において構造的な応
力が低減する。そして、上記正孔により、Ｓｉ−Ｎ結合
が切断する確率は大幅に低減し、上述した界面準位の生
成量が低減する。
【００３７】ここで、上述したように、正孔ｈによる電
子サイトは、シリコン基板あるいは浮遊ゲート電極との
界面からの距離が３ｎｍ内のトンネル絶縁膜に生成す
る。このために、この領域に酸窒化膜を形成すると本発
明の効果が生じる。なお、図１に対応する浮遊ゲート型
トランジスタ構造の場合にも、上記理由から同様の効果
が生じるものである。
子サイトは、シリコン基板あるいは浮遊ゲート電極との
界面からの距離が３ｎｍ内のトンネル絶縁膜に生成す
る。このために、この領域に酸窒化膜を形成すると本発
明の効果が生じる。なお、図１に対応する浮遊ゲート型
トランジスタ構造の場合にも、上記理由から同様の効果
が生じるものである。
【００３８】次に、図４と図５に基づいて本発明の具体
的な効果を説明する。図４では、ＭＯＳトランジスタ構
造のゲート電極に１０6 回の書き込み・消去に相当する
ストレス電流を流した後に、シリコン基板とＭＯＳトラ
ンジスタのゲート電極間のリーク電流を測定した。ここ
で、ＭＯＳトランジスタのゲート絶縁膜としては、第１
の従来技術ではシリコン酸化膜をとり、第２の従来技術
では酸窒化膜（ＳｉＯｘＮｙ膜）をとっている。そし
て、本発明では、シリコン酸化膜（ＳｉＯ2 ）／酸窒化
膜（ＳｉＯｘＮｙ（１））あるいは酸窒化膜（ＳｉＯｘ
Ｎｙ（２））／シリコン酸化膜（ＳｉＯ2 ）／酸窒化膜
（ＳｉＯｘＮｙ（１））を用いている。
的な効果を説明する。図４では、ＭＯＳトランジスタ構
造のゲート電極に１０6 回の書き込み・消去に相当する
ストレス電流を流した後に、シリコン基板とＭＯＳトラ
ンジスタのゲート電極間のリーク電流を測定した。ここ
で、ＭＯＳトランジスタのゲート絶縁膜としては、第１
の従来技術ではシリコン酸化膜をとり、第２の従来技術
では酸窒化膜（ＳｉＯｘＮｙ膜）をとっている。そし
て、本発明では、シリコン酸化膜（ＳｉＯ2 ）／酸窒化
膜（ＳｉＯｘＮｙ（１））あるいは酸窒化膜（ＳｉＯｘ
Ｎｙ（２））／シリコン酸化膜（ＳｉＯ2 ）／酸窒化膜
（ＳｉＯｘＮｙ（１））を用いている。
【００３９】図４の横軸に上記ゲート絶縁膜の膜厚をと
り、横軸に上記リーク電流を対数表示で示した。ここ
で、ゲート絶縁膜にかかる電界は５ＭＶ／ｃｍと一定に
なるようにして計測している。
り、横軸に上記リーク電流を対数表示で示した。ここ
で、ゲート絶縁膜にかかる電界は５ＭＶ／ｃｍと一定に
なるようにして計測している。
【００４０】図４に示されるように、本発明では、第１
の従来技術の場合よりも、上記リーク電流は低減する。
図１で示した構造に対応する、ゲート絶縁膜がＳｉＯ2
／ＳｉＯｘＮｙ（１）構造では、リーク電流値は第１の
従来技術の１／３程度に低減し、第２の従来技術の２／
３程度に低減するようになる。そして、図２で示した構
造に対応する、ゲート絶縁膜がＳｉＯｘＮｙ（２）／Ｓ
ｉＯ2 ／ＳｉＯｘＮｙ（１）構造では、リーク電流値は
従来技術の１／５以下に低減する。上記本発明の効果
は、上記ＳｉＯｘＮｙ中の窒素原子の濃度が５ａｔ．％
以上で顕著に現れる。
の従来技術の場合よりも、上記リーク電流は低減する。
図１で示した構造に対応する、ゲート絶縁膜がＳｉＯ2
／ＳｉＯｘＮｙ（１）構造では、リーク電流値は第１の
従来技術の１／３程度に低減し、第２の従来技術の２／
３程度に低減するようになる。そして、図２で示した構
造に対応する、ゲート絶縁膜がＳｉＯｘＮｙ（２）／Ｓ
ｉＯ2 ／ＳｉＯｘＮｙ（１）構造では、リーク電流値は
従来技術の１／５以下に低減する。上記本発明の効果
は、上記ＳｉＯｘＮｙ中の窒素原子の濃度が５ａｔ．％
以上で顕著に現れる。
【００４１】図５は、ＭＯＳトランジスタ構造のゲート
電極に１０6 回の書き込み・消去に相当するストレス電
流を流した後に、チャージポンピング法で、ゲート絶縁
膜の界面準位の増加量を評価したものである。ここで、
ＭＯＳトランジスタのゲート絶縁膜としては、第１の従
来技術ではシリコン酸化膜をとり、本発明では、上述し
たＳｉＯ2 ／ＳｉＯｘＮｙ（１）あるいはＳｉＯｘＮｙ
（２）／ＳｉＯ2 ／ＳｉＯｘＮｙ（１）を用いた。
電極に１０6 回の書き込み・消去に相当するストレス電
流を流した後に、チャージポンピング法で、ゲート絶縁
膜の界面準位の増加量を評価したものである。ここで、
ＭＯＳトランジスタのゲート絶縁膜としては、第１の従
来技術ではシリコン酸化膜をとり、本発明では、上述し
たＳｉＯ2 ／ＳｉＯｘＮｙ（１）あるいはＳｉＯｘＮｙ
（２）／ＳｉＯ2 ／ＳｉＯｘＮｙ（１）を用いた。
【００４２】この場合も、図５の横軸に上記ゲート絶縁
膜の膜厚をとり、縦軸には界面準位の増加量を対数表示
で示している。図５に示されるように、本発明では、第
１の従来技術の場合よりも、界面準位の増加量は少な
い。これは、ＳｉＯ2 ／ＳｉＯｘＮｙ（１）構造および
ＳｉＯｘＮｙ（２）／ＳｉＯ2 ／ＳｉＯｘＮｙ（１）構
造によらない。この界面準位の増加量は、第１の従来技
術の場合の１／１０程度である。すなわち、１０12／ｅ
Ｖ・ｃｍ-2が１０11／ｅＶ・ｃｍ-2になる。このように
界面準位の発生量が低減すると、浮遊ゲート型トランジ
スタのしきい値の低下は抑制され不揮発性半導体装置の
動作特性が安定する。
膜の膜厚をとり、縦軸には界面準位の増加量を対数表示
で示している。図５に示されるように、本発明では、第
１の従来技術の場合よりも、界面準位の増加量は少な
い。これは、ＳｉＯ2 ／ＳｉＯｘＮｙ（１）構造および
ＳｉＯｘＮｙ（２）／ＳｉＯ2 ／ＳｉＯｘＮｙ（１）構
造によらない。この界面準位の増加量は、第１の従来技
術の場合の１／１０程度である。すなわち、１０12／ｅ
Ｖ・ｃｍ-2が１０11／ｅＶ・ｃｍ-2になる。このように
界面準位の発生量が低減すると、浮遊ゲート型トランジ
スタのしきい値の低下は抑制され不揮発性半導体装置の
動作特性が安定する。
【００４３】このように、本発明では、従来技術の場合
よりも、浮遊ゲート型トランジスタの書き込み・消去の
対する耐性が向上することが判る。また、第２の従来技
術に比べた場合には高品質のトンネル絶縁膜となる。
よりも、浮遊ゲート型トランジスタの書き込み・消去の
対する耐性が向上することが判る。また、第２の従来技
術に比べた場合には高品質のトンネル絶縁膜となる。
【００４４】次に、本発明の第２の実施の形態として上
述した浮遊ゲート型トランジスタのトンネル絶縁膜の製
造方法について説明する。図６は、製造工程順の略断面
図である。
述した浮遊ゲート型トランジスタのトンネル絶縁膜の製
造方法について説明する。図６は、製造工程順の略断面
図である。
【００４５】図６（ａ）に示すように、シリコン基板１
表面の所定の領域に素子分離絶縁膜２を形成する。ここ
で、素子分離絶縁膜２はシリコン酸化膜で構成される。
次に、素子分離絶縁膜２で囲われた素子活性領域のシリ
コン基板１表面を露出させる。そして、公知の熱酸化で
膜厚が８ｎｍ程度のトンネル酸化膜３を形成する。
表面の所定の領域に素子分離絶縁膜２を形成する。ここ
で、素子分離絶縁膜２はシリコン酸化膜で構成される。
次に、素子分離絶縁膜２で囲われた素子活性領域のシリ
コン基板１表面を露出させる。そして、公知の熱酸化で
膜厚が８ｎｍ程度のトンネル酸化膜３を形成する。
【００４６】次に、上記トンネル酸化膜３を有するシリ
コン基板１にランプ加熱による酸窒化処理を施す。この
ランプ加熱は、トンネル酸化膜の窒化領域形成の制御性
に優れ、また、昇温と降温が非常に短時間にできるた
め、不純物プロファイルの熱拡散変化を抑えることがで
きる。ランプ加熱によれば、３０秒から５分間程度で十
分な酸窒化を行うことが可能である。
コン基板１にランプ加熱による酸窒化処理を施す。この
ランプ加熱は、トンネル酸化膜の窒化領域形成の制御性
に優れ、また、昇温と降温が非常に短時間にできるた
め、不純物プロファイルの熱拡散変化を抑えることがで
きる。ランプ加熱によれば、３０秒から５分間程度で十
分な酸窒化を行うことが可能である。
【００４７】ここで、酸窒化処理での雰囲気ガスは、Ｎ
Ｏ、ＮＯ＋Ｎ2 、Ｎ2 Ｏ、Ｎ2 Ｏ＋Ｎ2 を用いるとよ
い。また、これらの窒化性ガス雰囲気での酸窒化の温度
は、熱処理装置の種類や、系内の圧力、酸化窒素分圧、
形成しようとするトンネル酸化膜の厚さに応じて適宜設
定されるが、所望の時間内で十分な窒化が行われるため
には、８５０℃以上とすることが好ましく、９００℃以
上がより好ましく、９５０℃以上がさらに好ましい。ま
た、熱処理温度の上限としては、装置の耐熱限界や不純
物プロファイルの熱拡散変化抑制の点から１２００℃以
下が好ましく、１１５０℃以下がより好ましく、１１０
０℃以下がさらに好ましい。図６（ｂ）では、１０５０
℃で行っている。また、この場合には、ＮＯガスを用い
そのガス圧力を約２×１０4 Ｐａとしている。
Ｏ、ＮＯ＋Ｎ2 、Ｎ2 Ｏ、Ｎ2 Ｏ＋Ｎ2 を用いるとよ
い。また、これらの窒化性ガス雰囲気での酸窒化の温度
は、熱処理装置の種類や、系内の圧力、酸化窒素分圧、
形成しようとするトンネル酸化膜の厚さに応じて適宜設
定されるが、所望の時間内で十分な窒化が行われるため
には、８５０℃以上とすることが好ましく、９００℃以
上がより好ましく、９５０℃以上がさらに好ましい。ま
た、熱処理温度の上限としては、装置の耐熱限界や不純
物プロファイルの熱拡散変化抑制の点から１２００℃以
下が好ましく、１１５０℃以下がより好ましく、１１０
０℃以下がさらに好ましい。図６（ｂ）では、１０５０
℃で行っている。また、この場合には、ＮＯガスを用い
そのガス圧力を約２×１０4 Ｐａとしている。
【００４８】この酸窒化処理で、トンネル酸化膜３下の
シリコン基板１表面を酸窒化しこの領域に第１酸窒化膜
４を形成する。ここで、第１酸窒化膜４の膜厚は２ｎｍ
程度である。
シリコン基板１表面を酸窒化しこの領域に第１酸窒化膜
４を形成する。ここで、第１酸窒化膜４の膜厚は２ｎｍ
程度である。
【００４９】次に、図６（ｂ）に示す状態のトンネル酸
化膜３表面を窒素ラジカル雰囲気に曝す。ここで、シリ
コン基板１の温度（処理温度）は２００℃〜７００℃に
なるように設定する。この窒素ラジカルにより、トンネ
ル酸化膜３表面が改質され第２酸窒化膜８が形成され
る。ここで、上記処理時間は、数秒〜３００秒である。
例えば、図６（ｃ）に示すように、処理温度が４００℃
であると１８０秒の処理時間で２ｎｍ弱の膜厚の第２酸
窒化膜８が形成できる。
化膜３表面を窒素ラジカル雰囲気に曝す。ここで、シリ
コン基板１の温度（処理温度）は２００℃〜７００℃に
なるように設定する。この窒素ラジカルにより、トンネ
ル酸化膜３表面が改質され第２酸窒化膜８が形成され
る。ここで、上記処理時間は、数秒〜３００秒である。
例えば、図６（ｃ）に示すように、処理温度が４００℃
であると１８０秒の処理時間で２ｎｍ弱の膜厚の第２酸
窒化膜８が形成できる。
【００５０】次に、図７と図８に基づいて、上記第１酸
窒化膜４および第２酸窒化膜８の制御について説明す
る。図７は、図６（ｂ）工程後の、図８は、図６（ｃ）
工程後のそれぞれのトンネル絶縁膜のＳＩＭＳ（二次イ
オン質量分析法）の結果を示している。
窒化膜４および第２酸窒化膜８の制御について説明す
る。図７は、図６（ｂ）工程後の、図８は、図６（ｃ）
工程後のそれぞれのトンネル絶縁膜のＳＩＭＳ（二次イ
オン質量分析法）の結果を示している。
【００５１】図７に示すように、ＳｉＯｘＮｙ（１）層
はＳｉＯ2 膜とＳｉ基板の界面に形成されている。そし
て、ＳｉＯｘＮｙ（１）層の最大窒素（Ｎ）原子濃度
は、１２ａｔ．％であり、その半値幅は１．４２ｎｍに
制御されていることが判る。また、ＳＩＭＳ測定によ
り、シリコン基板とシリコン酸化膜界面付近を中心に窒
化反応が進行し窒化の程度が分布していることがわかっ
た。なお、本発明の酸窒化処理では、トンネル酸化膜３
内に窒素（Ｎ）はほとんど含まれない（ａｔ．％未
満）。
はＳｉＯ2 膜とＳｉ基板の界面に形成されている。そし
て、ＳｉＯｘＮｙ（１）層の最大窒素（Ｎ）原子濃度
は、１２ａｔ．％であり、その半値幅は１．４２ｎｍに
制御されていることが判る。また、ＳＩＭＳ測定によ
り、シリコン基板とシリコン酸化膜界面付近を中心に窒
化反応が進行し窒化の程度が分布していることがわかっ
た。なお、本発明の酸窒化処理では、トンネル酸化膜３
内に窒素（Ｎ）はほとんど含まれない（ａｔ．％未
満）。
【００５２】図８に示すように、図７で説明したＳｉＯ
2 ／ＳｉＯｘＮｙ（１）／Ｓｉ基板構造のＳｉＯ2 表面
にＳｉＯｘＮｙ（２）が形成される。そして、ＳｉＯｘ
Ｎｙ（２）層の最大窒素（Ｎ）原子濃度は、８ａｔ．％
であり、その半値幅は１．２０ｎｍに制御される。この
ＳＩＭＳ測定により、シリコン酸化膜表面で窒化反応が
起こりＮ原子はＳｉＯ2 の一部表面にのみ分布すること
がわかった。そして、トンネル酸化膜３内に窒素（Ｎ）
はほとんど含まれない（ａｔ．％未満）ようになる。
2 ／ＳｉＯｘＮｙ（１）／Ｓｉ基板構造のＳｉＯ2 表面
にＳｉＯｘＮｙ（２）が形成される。そして、ＳｉＯｘ
Ｎｙ（２）層の最大窒素（Ｎ）原子濃度は、８ａｔ．％
であり、その半値幅は１．２０ｎｍに制御される。この
ＳＩＭＳ測定により、シリコン酸化膜表面で窒化反応が
起こりＮ原子はＳｉＯ2 の一部表面にのみ分布すること
がわかった。そして、トンネル酸化膜３内に窒素（Ｎ）
はほとんど含まれない（ａｔ．％未満）ようになる。
【００５３】このように、本発明のトンネル絶縁膜の製
造方法では、第１酸窒化膜３および第２酸窒化膜８の膜
厚制御が非常に容易になる。更に、酸窒化膜中の窒素濃
度の制御も容易になる。このようにして高精度に形成す
る酸窒化膜を含む絶縁膜を浮遊ゲート型トランジスタの
トンネル絶縁膜として用いることで、フラッシュメモリ
あるいはＥＥＰＲＯＭ等の不揮発性半導体装置の書き込
み．消去に対する耐性を大幅に向上させることが容易に
なる。ここで、上記酸窒化膜中の窒素濃度が２０ａｔ．
％を越えてくると、窒素（Ｎ）はシリコン酸化膜中にも
広がり、第２の従来技術のようにトンネル絶縁膜の品質
低下をもたらすようになる。そこで、本発明では、酸窒
化膜中の窒素濃度が２０ａｔ．％以下になるようにす
る。
造方法では、第１酸窒化膜３および第２酸窒化膜８の膜
厚制御が非常に容易になる。更に、酸窒化膜中の窒素濃
度の制御も容易になる。このようにして高精度に形成す
る酸窒化膜を含む絶縁膜を浮遊ゲート型トランジスタの
トンネル絶縁膜として用いることで、フラッシュメモリ
あるいはＥＥＰＲＯＭ等の不揮発性半導体装置の書き込
み．消去に対する耐性を大幅に向上させることが容易に
なる。ここで、上記酸窒化膜中の窒素濃度が２０ａｔ．
％を越えてくると、窒素（Ｎ）はシリコン酸化膜中にも
広がり、第２の従来技術のようにトンネル絶縁膜の品質
低下をもたらすようになる。そこで、本発明では、酸窒
化膜中の窒素濃度が２０ａｔ．％以下になるようにす
る。
【００５４】上記の実施の形態では、トンネル絶縁膜と
してシリコン酸化膜を主体に示している。本発明はこれ
に限定されるものでない。シリコン酸化膜の代わりに高
誘電率絶縁膜となるシリケートガラスを用いてもよい。
このシリケートガラスとしては、タンタル、チタン、ジ
ルコニウム、ハフニウム等の金属をａｔ．％オーダーで
含有するシリコン酸化膜がある。また、微量（ａｔ．％
未満）の窒素原子を含むシリコン酸化膜をトンネル絶縁
膜の主体として用いてもよいことに言及しておく。
してシリコン酸化膜を主体に示している。本発明はこれ
に限定されるものでない。シリコン酸化膜の代わりに高
誘電率絶縁膜となるシリケートガラスを用いてもよい。
このシリケートガラスとしては、タンタル、チタン、ジ
ルコニウム、ハフニウム等の金属をａｔ．％オーダーで
含有するシリコン酸化膜がある。また、微量（ａｔ．％
未満）の窒素原子を含むシリコン酸化膜をトンネル絶縁
膜の主体として用いてもよいことに言及しておく。
【００５５】本発明は、上記の実施の形態に限定され
ず、本発明の技術思想の範囲内において、実施の形態が
適宜変更され得る。
ず、本発明の技術思想の範囲内において、実施の形態が
適宜変更され得る。
【００５６】
【発明の効果】以上に説明したように、本発明では、シ
リコン基板上にトンネル絶縁膜を介して設けられた浮遊
ゲートと、浮遊ゲート上にゲート間絶縁膜を介して設け
られた制御ゲートを有する浮遊ゲート型トランジスタに
おいて、シリコン基板とトンネル絶縁膜との間あるいは
浮遊ゲートとトンネル絶縁膜との間に高精度に制御した
酸窒化膜が形成される。ここで、トンネル絶縁膜はシリ
コン酸化膜を主体に構成される。そして、上記酸窒化膜
中の窒素濃度は、５ａｔ．％〜２０ａｔ．％の範囲に設
定される。また、酸窒化膜の膜厚は、最大窒素原子濃度
の半値幅で計測して、０．５ｎｍ〜３ｎｍの範囲に設定
される。
リコン基板上にトンネル絶縁膜を介して設けられた浮遊
ゲートと、浮遊ゲート上にゲート間絶縁膜を介して設け
られた制御ゲートを有する浮遊ゲート型トランジスタに
おいて、シリコン基板とトンネル絶縁膜との間あるいは
浮遊ゲートとトンネル絶縁膜との間に高精度に制御した
酸窒化膜が形成される。ここで、トンネル絶縁膜はシリ
コン酸化膜を主体に構成される。そして、上記酸窒化膜
中の窒素濃度は、５ａｔ．％〜２０ａｔ．％の範囲に設
定される。また、酸窒化膜の膜厚は、最大窒素原子濃度
の半値幅で計測して、０．５ｎｍ〜３ｎｍの範囲に設定
される。
【００５７】このようにして、不揮発性半導体装置を構
成する浮遊ゲート型トランジスタの書き込み・消去に対
する耐性が大幅に向上する。そして、高品質で所望の素
子特性を発揮させ得るトンネル絶縁膜を有する不揮発性
半導体装置を歩留まり良く容易に作製することができる
ようになる。また、半導体装置の超高集積化および高密
度化が大幅に促進される。
成する浮遊ゲート型トランジスタの書き込み・消去に対
する耐性が大幅に向上する。そして、高品質で所望の素
子特性を発揮させ得るトンネル絶縁膜を有する不揮発性
半導体装置を歩留まり良く容易に作製することができる
ようになる。また、半導体装置の超高集積化および高密
度化が大幅に促進される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための浮
遊ゲート型トランジスタの断面図である。
遊ゲート型トランジスタの断面図である。
【図２】本発明の第１の実施の形態を説明するための別
の浮遊ゲート型トランジスタの断面図である。
の浮遊ゲート型トランジスタの断面図である。
【図３】本発明の効果を説明するための書き込み．消去
時のトンネル絶縁膜領域のバンドダイヤグラムである。
時のトンネル絶縁膜領域のバンドダイヤグラムである。
【図４】本発明の効果を説明するための書き込み．消去
後のトンネル絶縁膜の絶縁性を示すグラフである。
後のトンネル絶縁膜の絶縁性を示すグラフである。
【図５】本発明の効果を説明するための書き込み．消去
後の界面準位密度の増加を示すグラフである。
後の界面準位密度の増加を示すグラフである。
【図６】本発明の第２の実施の形態を説明するための浮
遊ゲート型トランジスタの製造工程順の略断面図であ
る。
遊ゲート型トランジスタの製造工程順の略断面図であ
る。
【図７】上記第２の実施の形態の効果を説明するための
ＳＩＭＳ分析の結果を示す図である。
ＳＩＭＳ分析の結果を示す図である。
【図８】上記第２の実施の形態の効果を説明するための
ＳＩＭＳ分析の結果を示す図である。
ＳＩＭＳ分析の結果を示す図である。
【図９】従来の技術を説明するための浮遊ゲート型トラ
ンジスタの断面図である。
ンジスタの断面図である。
【図１０】従来の技術を説明するための書き込み．消去
時のトンネル絶縁膜領域のバンドダイヤグラムである。
時のトンネル絶縁膜領域のバンドダイヤグラムである。
【図１１】従来の技術を説明するための情報保持時のト
ンネル絶縁膜領域のバンドダイヤグラムである。
ンネル絶縁膜領域のバンドダイヤグラムである。
１，１ａ，１０１，１０１ａ シリコン基板 ２，１０２ 素子分離絶縁膜 ３，３ａ トンネル酸化膜 ４，４ａ 第１酸窒化膜 ５，１０４，１０４ａ 浮遊ゲート電極 ６，１０５ 電極間絶縁膜 ７，１０６ 制御ゲート電極 ８，８ａ 第２酸窒化膜 １０３，１０３ａ トンネル絶縁膜 １０７，１０９ 電子サイト １０８，１１０ 界面準位
Claims (9)
- 【請求項１】 シリコン基板上にトンネル絶縁膜を介し
て設けられた浮遊ゲートと、該浮遊ゲート上にゲート間
絶縁膜を介して設けられた制御ゲートを有する浮遊ゲー
ト型トランジスタにおいて、前記シリコン基板とトンネ
ル絶縁膜との間あるいは前記浮遊ゲートとトンネル絶縁
膜との間に酸窒化膜が形成されていることを特徴とする
半導体装置。 - 【請求項２】 シリコン基板上にトンネル絶縁膜を介し
て設けられた浮遊ゲートと、該浮遊ゲート上にゲート間
絶縁膜を介して設けられた制御ゲートを有する浮遊ゲー
ト型トランジスタにおいて、前記シリコン基板上に第１
の酸窒化膜が形成され前記第１の酸窒化膜上にシリコン
酸化膜が形成され、前記トンネル絶縁膜は前記第１の酸
窒化膜と前記シリコン酸化膜とを含んでいることを特徴
とする半導体装置。 - 【請求項３】 シリコン基板上にトンネル絶縁膜を介し
て設けられた浮遊ゲートと、該浮遊ゲート上にゲート間
絶縁膜を介して設けられた制御ゲートを有する浮遊ゲー
ト型トランジスタにおいて、前記シリコン基板上に第１
の酸窒化膜が形成され前記第１の酸窒化膜上にシリコン
酸化膜が形成され前記シリコン酸化膜上に第２の酸窒化
膜が形成され、前記トンネル絶縁膜は前記第１の酸窒化
膜、前記シリコン酸化膜、第２の酸窒化膜を含んでいる
ことを特徴とする半導体装置。 - 【請求項４】 前記第１あるいは第２の酸窒化膜中の窒
素濃度は、５ａｔ．％〜２０ａｔ．％の範囲に設定され
ていることを特徴とする請求項２または請求項３記載の
半導体装置。 - 【請求項５】 前記第１あるいは第２の酸窒化膜の膜厚
は、最大窒素原子濃度の半値幅で計測して、０．５ｎｍ
〜３ｎｍの範囲に設定されていることを特徴とする請求
項２、請求項３または請求項４記載の半導体装置。 - 【請求項６】 シリコン基板上にトンネル絶縁膜を介し
て設けられた浮遊ゲートと、該浮遊ゲート上にゲート間
絶縁膜を介して設けられた制御ゲートを有する浮遊ゲー
ト型トランジスタの製造方法であって、シリコン基板表
面にシリコン酸化膜を形成し、続いて、酸化窒素を含む
窒化性ガス雰囲気下で熱処理を行い前記シリコン基板と
シリコン酸化膜の間に酸窒化膜を形成することによって
前記トンネル絶縁膜を形成することを特徴とする半導体
装置の製造方法。 - 【請求項７】 酸化窒素を含む窒化性ガスは、ＮＯガ
ス、ＮＯ＋Ｎ2 ガス、Ｎ2 ＯガスあるいはＮ2 Ｏ＋Ｎ2
ガスであることを特徴とする請求項６記載の半導体装置
の製造方法。 - 【請求項８】 シリコン基板上にトンネル絶縁膜を介し
て設けられた浮遊ゲートと、該浮遊ゲート上にゲート間
絶縁膜を介して設けられた制御ゲートを有する浮遊ゲー
ト型トランジスタの製造方法であって、シリコン基板表
面にシリコン酸化膜を形成し、続いて、酸化窒素を含む
窒化性ガス雰囲気下で熱処理を行い前記シリコン基板と
シリコン酸化膜の間に酸窒化膜を形成し、更に、窒素ラ
ジカル雰囲気下で熱処理を行い前記シリコン酸化膜表面
に酸窒化膜を形成することによって前記トンネル絶縁膜
を形成することを特徴とする半導体装置の製造方法。 - 【請求項９】 前記酸化窒素を含む窒化性ガス雰囲気下
での熱処理はランプ加熱であることを特徴とする請求項
６、請求項７または請求項８記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160634A JP4594554B2 (ja) | 2001-05-29 | 2001-05-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160634A JP4594554B2 (ja) | 2001-05-29 | 2001-05-29 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353343A true JP2002353343A (ja) | 2002-12-06 |
| JP4594554B2 JP4594554B2 (ja) | 2010-12-08 |
Family
ID=19004015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160634A Expired - Fee Related JP4594554B2 (ja) | 2001-05-29 | 2001-05-29 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4594554B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259986A (ja) * | 2003-02-26 | 2004-09-16 | Sharp Corp | メモリ膜およびメモリ素子 |
| KR100567875B1 (ko) * | 2003-12-31 | 2006-04-04 | 동부아남반도체 주식회사 | 반도체소자의 게이트 유전체 및 그 형성 방법 |
| JP2008053266A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 不揮発性半導体メモリデバイスおよびその製造方法 |
| WO2009034605A1 (ja) * | 2007-09-10 | 2009-03-19 | Renesas Technology Corp. | 不揮発性半導体記憶装置およびその製造方法 |
| US7800160B2 (en) | 2006-11-09 | 2010-09-21 | Kabushiki Kaisha Toshiba | Semiconductor device with a nitride film between a pair of oxide films |
| US8008154B2 (en) | 2007-08-09 | 2011-08-30 | Samsung Electronics Co., Ltd. | Methods of forming impurity containing insulating films and flash memory devices including the same |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134936A (ja) * | 1987-11-20 | 1989-05-26 | Nippon Denso Co Ltd | 半導体装置およびその製造方法 |
| JPH02246162A (ja) * | 1989-03-18 | 1990-10-01 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH05251428A (ja) * | 1992-03-06 | 1993-09-28 | Oki Electric Ind Co Ltd | 絶縁膜形成方法およびこの絶縁膜を用いた不揮発性半導体装置 |
| JPH06140392A (ja) * | 1992-10-27 | 1994-05-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08340056A (ja) * | 1995-06-12 | 1996-12-24 | Sony Corp | シリコン系絶縁膜の形成方法と半導体装置 |
| JPH09148543A (ja) * | 1995-11-24 | 1997-06-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPH10189775A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP2001502115A (ja) * | 1996-09-05 | 2001-02-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼できる極薄酸窒化物形成のための新規なプロセス |
| JP2001135735A (ja) * | 1999-11-08 | 2001-05-18 | Nec Corp | 不揮発性半導体装置の製造方法 |
-
2001
- 2001-05-29 JP JP2001160634A patent/JP4594554B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01134936A (ja) * | 1987-11-20 | 1989-05-26 | Nippon Denso Co Ltd | 半導体装置およびその製造方法 |
| JPH02246162A (ja) * | 1989-03-18 | 1990-10-01 | Matsushita Electron Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH05251428A (ja) * | 1992-03-06 | 1993-09-28 | Oki Electric Ind Co Ltd | 絶縁膜形成方法およびこの絶縁膜を用いた不揮発性半導体装置 |
| JPH06140392A (ja) * | 1992-10-27 | 1994-05-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08340056A (ja) * | 1995-06-12 | 1996-12-24 | Sony Corp | シリコン系絶縁膜の形成方法と半導体装置 |
| JPH09148543A (ja) * | 1995-11-24 | 1997-06-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001502115A (ja) * | 1996-09-05 | 2001-02-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 信頼できる極薄酸窒化物形成のための新規なプロセス |
| JPH10189775A (ja) * | 1996-12-25 | 1998-07-21 | Hitachi Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP2001135735A (ja) * | 1999-11-08 | 2001-05-18 | Nec Corp | 不揮発性半導体装置の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259986A (ja) * | 2003-02-26 | 2004-09-16 | Sharp Corp | メモリ膜およびメモリ素子 |
| KR100567875B1 (ko) * | 2003-12-31 | 2006-04-04 | 동부아남반도체 주식회사 | 반도체소자의 게이트 유전체 및 그 형성 방법 |
| JP2008053266A (ja) * | 2006-08-22 | 2008-03-06 | Sony Corp | 不揮発性半導体メモリデバイスおよびその製造方法 |
| US7800160B2 (en) | 2006-11-09 | 2010-09-21 | Kabushiki Kaisha Toshiba | Semiconductor device with a nitride film between a pair of oxide films |
| US8063432B2 (en) | 2006-11-09 | 2011-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device having nitride film between gate insulation film and gate electrode |
| US8008154B2 (en) | 2007-08-09 | 2011-08-30 | Samsung Electronics Co., Ltd. | Methods of forming impurity containing insulating films and flash memory devices including the same |
| WO2009034605A1 (ja) * | 2007-09-10 | 2009-03-19 | Renesas Technology Corp. | 不揮発性半導体記憶装置およびその製造方法 |
| US8053826B2 (en) | 2007-09-10 | 2011-11-08 | Renesas Electronics Corporation | Non-volatile semiconductor memory device and method of manufacturing the same |
| JP5103478B2 (ja) * | 2007-09-10 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4594554B2 (ja) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101219067B1 (ko) | 비휘발성 나노결정 메모리 및 그를 위한 방법 | |
| US7479425B2 (en) | Method for forming high-K charge storage device | |
| US7682990B2 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| US20060192248A1 (en) | Memory Device and Method of Manufacturing Including Deuterated Oxynitride Charge Trapping Structure | |
| She et al. | Silicon-nitride as a tunnel dielectric for improved SONOS-type flash memory | |
| US20080135922A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| KR100359364B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR100894764B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000018524A (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| US20070202645A1 (en) | Method for forming a deposited oxide layer | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| KR100667920B1 (ko) | 반도체 소자의 형성 방법 | |
| US20060094257A1 (en) | Low thermal budget dielectric stack for SONOS nonvolatile memories | |
| TWI400772B (zh) | Flash memory manufacturing method | |
| JP2004022575A (ja) | 半導体装置 | |
| US20060105524A1 (en) | Non-volatile device manufactured using ion-implantation and method of manufacture the same | |
| JP2691385B2 (ja) | 半導体メモリー装置 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| KR100719680B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| JP3041065B2 (ja) | 絶縁膜形成方法 | |
| JP3924433B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20090068850A1 (en) | Method of Fabricating Flash Memory Device | |
| KR100304980B1 (ko) | 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법 | |
| JP2003068892A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPH09213820A (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070705 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |