JP5103478B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents

不揮発性半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP5103478B2
JP5103478B2 JP2009531989A JP2009531989A JP5103478B2 JP 5103478 B2 JP5103478 B2 JP 5103478B2 JP 2009531989 A JP2009531989 A JP 2009531989A JP 2009531989 A JP2009531989 A JP 2009531989A JP 5103478 B2 JP5103478 B2 JP 5103478B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
semiconductor substrate
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009531989A
Other languages
English (en)
Other versions
JPWO2009034605A1 (ja
Inventor
欣樹 與名本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of JPWO2009034605A1 publication Critical patent/JPWO2009034605A1/ja
Application granted granted Critical
Publication of JP5103478B2 publication Critical patent/JP5103478B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、情報の電気的な書き換えが可能な不揮発性半導体記憶装置およびその製造技術に関し、特に、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Semiconductor）型トランジスタおよびその製造に適用して有効な技術に関するものである。
特開平０９−１４８３２５号公報（特許文献１）には、面内膜厚均一性および電気的特性に優れたシリコン酸窒化膜を得ることができる技術が開示されている。具体的には、半導体基板に対して熱処理を施すことにより、半導体基板上にシリコン酸化膜を形成し（酸化工程）、その後、アンモニア（ＮＨ３）を使用した熱処理により、シリコン酸化膜を窒化して、シリコン酸窒化膜を形成する（窒化処理）。続いて、一酸化窒素を使用した熱処理を実施することにより、シリコン酸窒化膜に含まれる水素を除去するとしている（脱水素処理）。
特開２０００−７７５４６号公報（特許文献２）には、半導体基板上にシリコン酸化膜を形成する。その後、一酸化窒素の雰囲気中で熱処理して、第１シリコン酸窒化領域Ａと第１シリコン酸窒化領域Ａに比べて相対的に少量の窒素を含有する第２シリコン酸窒化領域Ｂを形成するとしている。
特開平０６−２０９００９号公報（特許文献３）には、シリコン酸化膜の代替として使用が想定されているシリコン酸窒化膜の形成方法が記載されている。具体的には、シリコン基板の表面を窒化した後、その上にシリコン酸化膜を形成し、このシリコン酸化膜を高密度化することにより、シリコン酸窒化膜を形成する技術が記載されている。
特開平０６−２９１３３０号公報（特許文献４）には、以下に示す技術が記載されている。すなわち、温度９５０℃、窒素希釈酸素雰囲気で半導体基板を熱処理することにより、半導体基板上にシリコン酸化膜を形成する。その後、１０００℃のアンモニア雰囲気下でシリコン酸化膜を窒化することにより、シリコン酸化膜と半導体基板の間にシリコン酸窒化膜を形成するものである。
特開平０９−１４８３２５号公報 特開２０００−７７５４６号公報 特開平０６−２０９００９号公報 特開平０６−２９１３３０号公報
例えば、書き換え可能な不揮発性メモリとしてフローティング型不揮発性メモリが使用されている。このフローティング型不揮発性メモリは、シリコン基板（半導体基板）上に形成された下部絶縁膜と、下部絶縁膜上に形成された浮遊ゲート電極を有している。そして、フローティング型不揮発性メモリは、浮遊ゲート電極上に上部絶縁膜が形成され、この上部絶縁膜上にゲート電極（制御ゲート電極）が形成された構造をしている。
フローティング型不揮発性メモリでは、例えば、浮遊ゲート電極を導電性のポリシリコン膜から形成し、このポリシリコン膜内に電荷を蓄積あるいは放出することで、情報の書き込みあるいは消去を行なう。書き込み状態では、浮遊ゲート電極を構成するポリシリコン膜に電子が注入されているが、ポリシリコン膜を取り囲む下部絶縁膜あるいは上部絶縁膜のどこか一部にリーク経路があると、ポリシリコン膜が導電膜であるため、異常リークによりポリシリコン膜に蓄積された電荷がすべて抜けてしまうことが起こりうる。つまり、フローティング型不揮発性メモリでは、電荷保持特性の信頼性に問題が生じるおそれがある。
そこで、フローティング型不揮発性メモリの代替としてＭＯＮＯＳ型不揮発性メモリの開発が進んでいる。ＭＯＮＯＳ型不揮発性メモリは、シリコン基板（半導体基板）上に下部絶縁膜が形成され、この下部絶縁膜上に電荷蓄積膜が形成されている。そして、ＭＯＮＯＳ型不揮発性メモリは、電荷蓄積膜上に上部絶縁膜が形成され、この上部絶縁膜上にゲート電極が形成された構造をしている。
ＭＯＮＯＳ型不揮発性メモリにおいては、一般に下部絶縁膜と上部絶縁膜にはシリコン酸化膜が使用される。それぞれ、下部絶縁膜はトンネルシリコン酸化膜と呼ばれ、上部絶縁膜はシリコンゲート絶縁膜と呼ばれる。また、ＭＯＮＯＳ型不揮発性メモリにおいて、電荷蓄積膜は、例えば、シリコン窒化膜などのトラップ準位を有する絶縁膜が使用される。ここで、シリコンゲート電極（上部絶縁膜）は、ゲート電極からのキャリア（電荷）の防止するために充分な障壁（バリア）のポテンシャルを有する。
ＭＯＮＯＳ型不揮発性メモリは、フローティング型不揮発性メモリとは異なり、電荷の保持をシリコン窒化膜中の離散的なトラップ準位で行い、かつ、トンネルシリコン酸化膜による障壁によってシリコン窒化膜からの電荷の流出を阻止する構造となっている。このように電荷をシリコン窒化膜中の離散的なトラップ準位に蓄積することで、電荷保持特性の向上を図ることができる。すなわち、電荷蓄積膜であるシリコン窒化膜を取り巻く下部絶縁膜や上部絶縁膜中の一部にリーク経路が生じても、電荷はシリコン窒化膜の離散的なトラップ準位に蓄積されているため、すべての電荷がシリコン窒化膜から抜け出てしまうことがない。このため、データ保持の信頼性向上を図ることができるのである。ここで、電荷保持特性とは、ＭＯＮＯＳ型不揮発性メモリに書き込まれたデータ、つまり、電荷蓄積膜であるシリコン窒化膜中に注入された電荷を保持する特性のことを示している。
しかしながら、ＭＯＮＯＳ型不揮発性メモリは駆動（書き込み動作や消去動作）を繰り返すと、電荷保持特性が悪化するという劣化現象が知られており、この劣化現象に対して原因の究明が進められている。以下に、ＭＯＮＯＳ型不揮発性メモリにおいて、駆動を繰り返すと電荷保持特性が悪化する１つのメカニズムについて説明する。
ＭＯＮＯＳ型不揮発性メモリの駆動（書き込み動作や消去動作）を行なう場合、トンネルシリコン酸化膜中を電子や正孔が通過する。このため、トンネルシリコン酸化膜がダメージを受けてトンネルシリコン酸化膜中に欠陥が形成される。そして、電荷蓄積膜であるシリコン窒化膜に蓄積されている電荷が、トンネルシリコン酸化膜中に形成されている欠陥（欠陥準位、トラップ準位）を介してシリコン基板へ放出される。このようにして、シリコン窒化膜に蓄積されている電荷の保持特性が悪化するのである。この電荷保持特性の悪化を抑制するには、トンネルシリコン酸化膜中の欠陥生成を低減する必要があるが、その方法は確立されておらず、ＭＯＮＯＳ型不揮発性メモリの電荷保持特性を向上させるための大きな課題となっている。
本発明の目的は、不揮発性メモリ、特に、ＭＯＮＯＳ型不揮発性メモリの電荷保持特性を向上できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による不揮発性半導体記憶装置は、（ａ）半導体基板と、（ｂ）前記半導体基板上に形成されたトンネルシリコン酸化膜と、（ｃ）前記トンネルシリコン酸化膜上に形成された電荷蓄積膜と、（ｄ）前記電荷蓄積膜上に形成されたゲート絶縁膜と、（ｅ）前記ゲート絶縁膜上に形成されたゲート電極と、（ｆ）前記半導体基板内に形成され、前記ゲート電極に整合して形成されたソース領域およびドレイン領域とを備えるＭＯＮＯＳ型不揮発性メモリに関するものである。
そして、前記半導体基板と前記トンネルシリコン酸化膜の間にシリコン酸窒化膜が形成され、前記シリコン酸窒化膜に含まれる窒素原子の密度が前記半導体基板の界面から前記シリコン酸窒化膜の膜厚方向に進むにつれて減少していることを特徴とするものである。
このような構成を説明する代表的な実施の形態によれば、トンネルシリコン酸化膜の半導体基板と接触する領域に形成される化学量論的に酸素が不足する酸素不足膜をシリコン酸窒化膜に置換することで、欠陥の生成を抑制することができる。つまり、酸素不足膜は、半導体基板上にトンネルシリコン酸化膜を形成する際、必然的に生じる膜であり、この酸素不足膜に欠陥が多数形成される。そこで、酸素不足膜を酸素不足膜よりも欠陥の発生が少ないシリコン酸窒化膜に置換することにより、欠陥の生成を抑制できるのである。さらに、代表的な実施の形態によれば、シリコン酸窒化膜に含まれる窒素原子の密度が半導体基板の界面からシリコン酸窒化膜の膜厚方向に進むにつれて減少している。これにより、半導体基板の界面に存在する酸素不足膜を充分にシリコン酸窒化膜に置換することができる一方、酸素不足膜の上部に存在するシリコン酸化膜をシリコン酸窒化膜に置換することを抑制できる。つまり、シリコン酸窒化膜は、酸素不足膜よりも欠陥密度が小さいが、シリコン酸化膜よりも欠陥密度が大きくなる。したがって、シリコン酸窒化膜に含まれる窒素原子の密度が半導体基板の界面からシリコン酸窒化膜の膜厚方向に進むにつれて減少するように構成することで、半導体基板の界面に存在する酸素不足膜をシリコン酸窒化膜に置換して欠陥密度を減少できるとともに、シリコン酸化膜をシリコン酸窒化膜に置換してしまうことにより欠陥密度が増加することを抑制できる。以上のことから、ＭＯＮＯＳ型不揮発性メモリの電荷保持特性の向上を図ることができる。
また、本発明による不揮発性半導体記憶装置の製造方法は、（ａ）半導体基板上にトンネルシリコン酸化膜を形成する工程と、（ｂ）前記（ａ）工程後、前記半導体基板に接する前記トンネルシリコン酸化膜の一部をシリコン酸窒化膜に変換する工程と、（ｃ）前記トンネルシリコン酸化膜上に電荷蓄積膜を形成する工程とを備える。そして、（ｄ）前記電荷蓄積膜上にゲート絶縁膜を形成する工程と、（ｅ）前記ゲート絶縁膜上に導体膜を形成する工程とを備える。さらに、（ｆ）前記導体膜をパターニングすることによりゲート電極を形成し、かつ、前記ゲート絶縁膜、前記電荷蓄積膜、前記トンネルシリコン酸化膜および前記シリコン酸窒化膜を前記ゲート電極に合わせて加工する工程と、（ｇ）前記ゲート電極に整合するように、前記半導体基板内にソース領域およびドレイン領域を形成する工程とを備える。ここで、前記（ｂ）工程は、（ｂ１）前記半導体基板と前記トンネルシリコン酸化膜との界面に窒素原子を導入する工程と、（ｂ２）前記（ｂ１）工程後、前記窒素原子を前記トンネルシリコン酸化膜の膜厚方向に拡散させて前記シリコン酸窒化膜を形成する工程とを有することを特徴とするものである。
このような構成を有する代表的な実施の形態では、（ｂ１）工程で、半導体基板とトンネルシリコン酸化膜との界面に窒素原子を導入することができるので、トンネルシリコン酸化膜の表面を窒化することを抑制しながら、半導体基板の界面に窒素原子を局在化させることができる。そして、この後、（ｂ２）工程を実施することにより、窒素原子を半導体基板の界面に局在している状態から拡散させてシリコン酸窒化膜を形成する。このため、シリコン酸窒化膜に含まれる窒素原子の密度が半導体基板の界面からシリコン酸窒化膜の膜厚方向に進むにつれて減少するように構成される。したがって、半導体基板の界面に存在する酸素不足膜を充分にシリコン酸窒化膜に置換することができる一方、酸素不足膜の上部に存在するシリコン酸化膜（トンネルシリコン酸化膜の一部）をシリコン酸窒化膜に置換することを抑制できる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
ＭＯＮＯＳ型不揮発性メモリにおいて、トンネルシリコン酸化膜と半導体基板の間に存在する酸素不足膜を窒化してシリコン酸窒化膜に置換することにより、ＭＯＮＯＳ型不揮発性メモリの書き換え動作による欠陥生成を抑制できる。特に、シリコン酸窒化膜に含まれる窒素原子の密度が半導体基板の界面からシリコン酸窒化膜の膜厚方向に進むにつれて減少するように構成することで、半導体基板の界面に存在する酸素不足膜をシリコン酸窒化膜に置換して欠陥密度を減少できるとともに、シリコン酸化膜をシリコン酸窒化膜に置換してしまうことにより欠陥密度が増加することを抑制できる。これにより、ＭＯＮＯＳ型不揮発性メモリの電荷保持特性を向上することができる。
本発明の実施の形態における不揮発性メモリセルの構造を示す断面図である。 実施の形態における不揮発性メモリセルの製造工程を示す断面図である。 図２に続く不揮発性メモリセルの製造工程を示す断面図である。 図３に続く不揮発性メモリセルの製造工程を示す断面図である。 図４に続く不揮発性メモリセルの製造工程を示す断面図である。 図５に続く不揮発性メモリセルの製造工程を示す断面図である。 図６に続く不揮発性メモリセルの製造工程を示す断面図である。 図７に続く不揮発性メモリセルの製造工程を示す断面図である。 図８に続く不揮発性メモリセルの製造工程を示す断面図である。 図９に続く不揮発性メモリセルの製造工程を示す断面図である。 図１０に続く不揮発性メモリセルの製造工程を示す断面図である。 図１１に続く不揮発性メモリセルの製造工程を示す断面図である。 半導体基板上にシリコン酸化膜を形成する場合において、半導体基板とシリコン酸化膜の間に形成される酸素不足膜の膜厚を測定するために、Ｘ線反射率法による測定を行なった結果を示すグラフである。 Ｘ線反射率法による測定の結果、算出された酸素不足膜の膜厚を示す表である。 半導体基板−酸素不足膜−シリコン酸化膜の構造を有する試料について熱刺激電流測定を行なった結果を示すグラフである。 熱刺激電流を測定する試料の構造を示す断面図である。 酸素不足膜の膜厚と欠陥密度との相関を示すグラフである。 半導体基板の界面に窒素原子を導入した状態を、Ｘ線光電子分光法によって測定した結果を示すグラフである。 再酸化加熱処理を実施した後の窒素原子の状態を、Ｘ線光電子分光法によって測定した結果を示すグラフである。 再酸化加熱処理を実施した後の窒素原子の膜厚方向の分布をＳＩＭＳによって測定した結果を示すグラフである。 再酸化加熱処理前後の試料に対して、熱刺激電流の測定を行なった結果を示すグラフである。 実施の形態の変形例における負不揮発性メモリセルの構造を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
以下に、本実施の形態における不揮発性メモリについて図面を参照しながら具体的に説明する。
図１は、本実施の形態における不揮発性メモリセルの構造を示す断面図である。図１において、半導体基板（シリコン基板）１００には、例えば、ホウ素（ボロン、Ｂ）などのｐ型不純物を導入してｐ型ウェル１０１が形成されている。ｐ型ウェル１０１上には、シリコン酸窒化膜１０２が形成されており、このシリコン酸窒化膜１０２上にシリコン酸化膜１０３が形成されている。このシリコン酸窒化膜１０２とシリコン酸化膜１０３によってトンネルシリコン酸化膜１０７が形成されている。
トンネルシリコン酸化膜１０７上には、電荷蓄積膜となるシリコン窒化膜１０４が形成され、このシリコン窒化膜１０４上にシリコン酸化膜１０５が形成されている。そして、シリコン酸化膜１０５上にゲート電極１０８が形成されている。ゲート電極１０８は、ポリシリコン膜１０６とこのポリシリコン膜１０６の表面に形成されたコバルトシリサイド膜１１２から構成される。コバルトシリサイド膜１１２は、ゲート電極１０８の低抵抗化のために形成される。
ｐ型ウェル１０１上に形成されたトンネルシリコン酸化膜１０７、シリコン窒化膜１０４、シリコン酸化膜１０５およびゲート電極１０８からなる積層構造の両側の側壁には、サイドウォールスペーサ１１０が形成されている。そして、サイドウォールスペーサ１１０の下側のｐ型ウェル１０１内には、低濃度ｎ型不純物拡散領域１０９が形成され、低濃度ｎ型不純物拡散領域１０９の外側には、高濃度ｎ型不純物拡散領域１１１が形成されている。この高濃度ｎ型不純物拡散領域１１１の表面には、低抵抗化のためのコバルトシリサイド膜１１２が形成されている。
低濃度ｎ型不純物拡散領域１０９および高濃度ｎ型不純物拡散領域１１１は、半導体領域であり、リンや砒素などのｎ型不純物をｐ型ウェル１０１内に注入して拡散した後、導入したｎ型不純物を活性化することで形成されている。そして、高濃度ｎ型不純物拡散領域１１１には、低濃度ｎ型不純物拡散領域１０９よりも高濃度にｎ型不純物が導入されている。
一対の低濃度ｎ型不純物拡散領域１０９と一対の高濃度ｎ型不純物拡散領域１１１によって、不揮発性メモリセルのソース領域あるいはドレイン領域が形成される。ソース領域とドレイン領域を低濃度ｎ型不純物拡散領域１０９と高濃度ｎ型不純物拡散領域１１１で形成することにより、ソース領域とドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。
このようにして、本実施の形態における不揮発性メモリセルが構成されている。続いて、不揮発性メモリセルに接続する配線構造について説明する。不揮発性メモリセル上には、不揮発性メモリセルを覆うように層間絶縁膜であるシリコン酸化膜１１３が形成されている。このシリコン酸化膜１１３には、シリコン酸化膜１１３を貫通してソース領域やドレイン領域を構成する高濃度不純物拡散領域１１１（コバルトシリサイド膜１１２）に達するコンタクトホール１１４が形成されている。コンタクトホール１１４の内部には、バリア導体膜であるチタン／窒化チタン膜１１５ａが形成され、コンタクトホール１１４を埋め込むようにタングステン膜１１５ｂが形成されている。このように、コンタクトホール１１４にチタン／窒化チタン膜１１５ａおよびタングステン膜１１５ｂを埋め込むことにより、導電性のプラグ１１６が形成されている。そして、層間絶縁膜であるシリコン酸化膜１１３上には、配線１１８が形成されており、この配線１１８とプラグ１１６が電気的に接続されている。配線１１８は、例えば、チタン／窒化チタン膜１１７ａ、アルミニウム膜１１７ｂおよびチタン／窒化チタン膜１１７ｃの積層膜から形成されている。
以上のようにして、不揮発性メモリセルおよび配線が形成されており、この不揮発性メモリセルを半導体基板１００上に複数形成することにより、不揮発性メモリが構成される。
次に、不揮発性メモリセルの詳細な構成について説明する。まず、図１に示すように、トンネルシリコン酸化膜１０７上にはシリコン窒化膜１０４が形成されているが、このシリコン窒化膜１０４は、電荷蓄積膜として機能する。すなわち、シリコン窒化膜１０４は、電荷を蓄積する機能を有している。本実施の形態における不揮発性メモリセルは、電荷蓄積膜であるシリコン窒化膜１０４に蓄積される電荷の有無によって、ゲート電極１０８下の半導体基板１００（ｐ型ウェル１０１）内を流れる電流を制御することにより、情報を記憶するようになっている。つまり、シリコン窒化膜１０４に蓄積される電荷の有無によって、ゲート電極１０８下の半導体基板１００内を流れる電流のしきい値電圧が変化することを利用して情報を記憶している。
本実施の形態では、電荷蓄積膜としてトラップ準位を有する絶縁膜を使用している。このトラップ準位を有する絶縁膜の一例としてシリコン窒化膜１０４が挙げられるが、シリコン窒化膜１０４に限らず、例えば、酸化アルミニウム膜（アルミナ）などを使用してもよい。電荷蓄積膜としてトラップ準位を有する絶縁膜を使用する場合、電荷は絶縁膜に形成されているトラップ準位に捕獲される。このようにトラップ準位に電荷を捕獲することにより、絶縁膜中に電荷を蓄積するようになっている。
従来、電荷蓄積膜としてポリシリコン膜が主に使用されてきたが、電荷蓄積膜としてポリシリコン膜を使用した場合、電荷蓄積膜を取り囲むシリコン酸化膜１０３あるいは酸化シリコン膜１０５のどこか一部にリーク経路があると、電荷蓄積膜が導体膜であるため、異常リークにより電荷蓄積膜に蓄積された電荷がすべて抜けてしまうことが起こりうる。
そこで、電荷蓄積膜として、絶縁体であるシリコン窒化膜１０４が使用されてきている。この場合、データ記憶に寄与する電荷は、シリコン窒化膜１０４中に存在する離散的なトラップ準位（捕獲準位）に蓄積される。したがって、電荷蓄積膜を取り巻くシリコン酸化膜１０３やシリコン酸化膜１０５中の一部にリーク経路が生じても、電荷はシリコン窒化膜１０４の離散的なトラップ準位に蓄積されているため、すべての電荷がシリコン窒化膜１０４から抜け出てしまうことがない。このため、データ保持の信頼性向上を図ることができる。
このような理由から、電荷蓄積膜として、シリコン窒化膜１０４に限らず、離散的なトラップ準位を含むような膜を使用することにより、データ保持の信頼性を向上することができる。
続いて、本実施の形態における特徴の１つであるトンネルシリコン酸化膜１０７の構成について説明する。本実施の形態では、電荷蓄積膜としてシリコン窒化膜１０４を使用しているが、このシリコン窒化膜１０４に電荷を蓄積するには、後述するように、半導体基板１００側からトンネルシリコン酸化膜１０７を介してシリコン窒化膜１０４に電子を注入することにより行なわれる。つまり、電子は、トンネルシリコン酸化膜１０７を介してシリコン窒化膜１０４に注入される。したがって、トンネルシリコン酸化膜１０７は、電子をトンネル効果などによって通過させる機能を有していることになる。さらに、シリコン窒化膜１０４に注入された電子が半導体基板１００に流出するのを防止するための障壁膜としての機能も有することになる。同様に、シリコン窒化膜１０４上には、シリコン酸化膜１０５が形成されているが、このシリコン酸化膜１０５も障壁膜として機能する。すなわち、シリコン酸化膜１０５上にはゲート電極１０８が形成されているが、このゲート電極１０８からの電荷の流入を防ぐため障壁膜としてシリコン酸化膜１０５が設けられている。
このように、トンネルシリコン酸化膜１０７は、電荷を電荷蓄積膜であるシリコン窒化膜１０４に蓄積するために電荷を通過させる機能と、シリコン窒化膜１０４に蓄積された電荷を半導体基板１００側にリークさせないようにする障壁膜としての機能を有することがわかる。これらの機能は、不揮発性メモリセルの特性に関わってくるものであり、重要な機能である。すなわち、トンネルシリコン酸化膜１０７の特性を向上させることが、不揮発性メモリセルの特性を向上させる上で必要である。
従来のＭＯＮＯＳ型不揮発性メモリセルにおいて、トンネルシリコン酸化膜は、単層のシリコン酸化膜から構成されていた。しかし、この場合、不揮発性メモリセルを繰り返し駆動（書き込み動作や消去動作）させると、不揮発性メモリセルの電荷保持特性が悪化する問題が顕在化している。この原因を究明したところ、トンネルシリコン酸化膜を構成するシリコン酸化膜に欠陥が多数形成されることが原因であることが推測された。すなわち、ＭＯＮＯＳ型不揮発性メモリセルの駆動（書き込み動作や消去動作）を行なう場合、トンネルシリコン酸化膜中を電子や正孔が通過する。このため、トンネルシリコン酸化膜がダメージを受けてトンネルシリコン酸化膜中に欠陥が形成される。そして、電荷蓄積膜であるシリコン窒化膜に蓄積されている電荷が、トンネルシリコン酸化膜中に形成されている欠陥（欠陥準位、トラップ準位）を介してシリコン基板へ放出される。このようにして、シリコン窒化膜に蓄積されている電荷の保持特性が悪化するのである。
さらに詳細に検討した結果、半導体基板上にシリコン酸化膜を形成する場合、半導体基板との界面に化学量論的に酸素が不足している酸素不足膜が形成され、この酸素不足膜に欠陥準位が多数形成されることが判明した。つまり、トンネルシリコン酸化膜を構成するシリコン酸化膜のうち、半導体基板との界面に形成される酸素不足膜に欠陥準位が形成され、この欠陥準位を介して電荷蓄積膜であるシリコン窒化膜から電荷が抜け出ることにより、不揮発性メモリセルの電荷保持特性が悪化することを見出した。
したがって、欠陥密度の大きい酸素不足膜を形成せずにシリコン酸化膜を形成することにより、不揮発性メモリセルの電荷保持特性を改善できると考えることができる。ところが、半導体基板上にシリコン酸化膜を形成する場合には、半導体基板を構成するシリコンと、シリコン酸化膜を構成する二酸化シリコンとの格子定数の相違などから、半導体基板の界面に化学量論的に酸素が不足している酸素不足膜が必然的に形成されるのである。このことから、酸素不足膜を形成せずに半導体基板上にシリコン酸化膜を形成することは困難である。
そこで、本実施の形態では、図１に示すように、トンネルシリコン酸化膜１０７をシリコン酸窒化膜１０２とシリコン酸化膜１０３の積層膜から構成するようにしている。つまり、半導体基板１００の界面と接触するようにシリコン酸窒化膜１０２を形成し、このシリコン酸窒膜１０２上にシリコン酸化膜１０３を形成している。これにより、半導体基板１００の界面に形成される酸素不足膜をシリコン酸窒化膜１０２に置換することができる。
シリコン酸窒化膜１０２は、酸素不足膜に比べて欠陥密度が少ないという特徴がある。したがって、半導体基板１００の界面に酸素不足膜が形成される構造に比べて、半導体基板１００の界面にシリコン酸窒化膜１０２を形成する構造を採用することにより、トンネルシリコン酸化膜１０７に形成される欠陥密度を低減することができ、不揮発性メモリセルの電荷保持特性の向上を図ることができる。
ここで、本実施の形態では、トンネルシリコン酸化膜１０７をシリコン酸窒化膜１０２とシリコン酸化膜１０３との積層膜から構成しているが、トンネルシリコン酸化膜１０７をシリコン酸窒化膜だけから構成することも考えられる。しかし、シリコン酸窒化膜１０２は、シリコン酸化膜に比べると欠陥密度が大きくなるという性質を有している。さらに、トンネルシリコン酸化膜１０７は、障壁膜としての機能も有するが、シリコン酸窒化膜１０２の障壁の高さは、シリコン酸化膜１０３の障壁の高さに比べて低くなる性質がある。したがって、欠陥密度を低減する観点および障壁の高さを充分に確保する観点からは、シリコン酸窒化膜１０２よりもシリコン酸化膜１０３を使用することが望ましいといえる。
このことから、トンネルシリコン酸化膜１０７として、基本的にはシリコン酸化膜１０３を使用するが、シリコン酸化膜１０３を半導体基板１００上に形成すると、酸素不足膜が形成される点が問題となる。このため、酸素不足膜を解消するため、シリコン酸窒化膜１０２を使用している。すなわち、シリコン酸窒化膜１０２は、酸素不足膜を置換できる程度の膜厚があれば充分であり、必要以上に形成することは望ましくない。以上より、本実施の形態では、シリコン酸窒化膜１０２に含まれる窒素原子の密度が半導体基板１００の界面からシリコン酸窒化膜１０２の膜厚方向に進むにつれて減少するように構成している。言い換えれば、半導体基板１００とシリコン酸窒化膜１０２の界面における窒素原子の密度が、シリコン酸窒化膜１０２とシリコン酸化膜１０３の界面における窒素原子の密度よりも大きくなるように構成する。
これにより、半導体基板１００の界面に存在する酸素不足膜を充分にシリコン酸窒化膜１０２に置換することができる一方、酸素不足膜の上部に存在するシリコン酸化膜１０３をシリコン酸窒化膜１０２に置換することを抑制できる。つまり、シリコン酸窒化膜１０２は、酸素不足膜よりも欠陥密度が小さいが、シリコン酸化膜１０３よりも欠陥密度が大きくなる。したがって、シリコン酸窒化膜１０２に含まれる窒素原子の密度が半導体基板１００の界面からシリコン酸窒化膜１０２の膜厚方向に進むにつれて減少するように構成することで、半導体基板１００の界面に存在する酸素不足膜をシリコン酸窒化膜１０２に置換して欠陥密度を減少できるとともに、シリコン酸化膜１０３をシリコン酸窒化膜１０２に置換してしまうことにより欠陥密度が増加することを抑制できる。
本実施の形態における不揮発性メモリセルは上記のように構成されており、以下に、その動作について説明する。本不揮発性メモリセルの基本動作として、（１）書込み、（２）消去、（３）読み出しの３動作を説明する。なお、本明細書では電荷蓄積膜内に電荷を増やす動作を書き込み動作、電荷を減らす動作を消去動作とする。
（１）書き込み動作時には、図１において、ソース領域とドレイン領域間に電位差を与える。この状態で、ゲート電極１０８に対して高いゲートオーバードライブ電圧を加える。これにより、ゲート電極１０８下のｐ型ウェル１０１の表面近傍にチャネル領域を形成する。この電圧条件では、ゲート電極１０８下のチャネル領域で強い電界が生じ、多くのホットエレクトロンが発生する。トンネルシリコン酸化膜１０７を介して電荷蓄積膜であるシリコン窒化膜１０４に発生したホットエレクトロンの一部を注入することで書き込みを行う。
（２）消去動作時には、ゲート電極１０８に負電位を与え、ソース領域に正電位を与える。これにより、ソース領域端部のゲート電極１０８とソース領域がオーバーラップした領域で強反転が生じるようにすることでバンド間トンネル現象を起こし、ホールを生成することができる。この不揮発性メモリセルにおいては、発生したホールがゲート電極１０８に印加されたバイアス電圧（負電圧）により引かれ、電荷蓄積膜であるシリコン窒化膜１０４中に注入されることにより消去動作が行なわれる。すなわち、ホットエレクトロンを注入することにより上昇していたゲート電極１０８のしきい値を、ホールを注入することにより引き下げることで消去を行う。
（３）読み出し動作時には、書き込み状態／消去状態により与えられるゲート電極１０８のしきい値差を判別できる適切なゲート電位を印加する。これにより、書き込み状態では、ゲート電極１０８下のｐ型ウェル１０１の表面にチャネルが形成されて電流が流れる。一方、消去状態では、ゲート電極１０８下のｐ型ウェル１０１の表面にチャネルが形成されず、電流がほとんど流れないようにすることができる。このため、チャネルを流れる電流量により、不揮発性メモリセルの書き込み状態と消去状態を判別できる。
あるいは、以下のようにして読み出し動作を行なうこともできる。例えば、本実施の形態における不揮発性メモリセルにおいて、ゲート電極１０８に電圧を印加して半導体基板１００の表面近傍にチャネルを形成し、ソース領域とドレイン領域との間に流れる電流Ｉｄを計測する。この電流Ｉｄは、ゲート電極１０８に印加する電圧Ｖｇに依存する。不揮発性メモリセルが書き込み状態にあるのか、あるいは、消去状態にあるのかは、ある定められた電流Ｉｄを与える電圧Ｖｇの値で規定される。つまり、ある定められた電流Ｉｄを流すためにゲート電極１０８に印加する電圧Ｖｇが増大する場合（しきい値が上昇する場合）には、書き込み状態と判断できる。一方、ある定められた電流Ｉｄを流すためにゲート電極１０８に印加する電圧Ｖｇが減少する場合（しきい値が低下する場合）には、消去状態と判断することができる。このようにしても読み出し動作を行なうことができる。
ここで、書き込み動作は、電荷蓄積膜であるシリコン窒化膜１０４中に存在するトラップ準位に電荷（キャリア）を捕獲することにより、しきい値を上昇させることで行なわれる。言い換えれば、定められた電流Ｉｄを与えるためにゲート電極１０８に印加する電圧Ｖｇを増大させることで行なわれる。このとき、書き込み状態にあるにもかかわらず、シリコン窒化膜１０４に蓄積されている電荷がリークしてしまうと、定められた電流Ｉｄを与えるためにゲート電極１０８に印加する電圧Ｖｇが減少することになる。これは、不揮発性メモリセルに書き込まれた情報が消失することを意味する。つまり、書き込み状態にあるはずの不揮発性メモリセルが消去状態と誤判定されることになる。
この原因として考えられるのは、不揮発性メモリセルの駆動（書き込み動作や消去動作）を繰り返すことにより、トンネルシリコン酸化膜１０７に形成される欠陥である。この形成される欠陥を介して、シリコン窒化膜１０４中のトラップ準位に捕獲されている電荷がトンネル現象で半導体基板１００に抜けてしまうというメカニズムである。特に、トンネルシリコン酸化膜１０７をシリコン酸化膜１０３だけから構成すると、シリコン酸化膜１０３と半導体基板１００の間に酸素不足膜が形成され、この酸素不足膜中に欠陥が多数形成されるので、シリコン窒化膜１０４から電荷が抜ける問題が生じやすい。
そこで、本実施の形態では、図１に示すように、トンネルシリコン酸化膜１０７をシリコン酸窒化膜１０２とシリコン酸化膜１０３の積層膜から構成するようにしている。つまり、半導体基板１００の界面と接触するようにシリコン酸窒化膜１０２を形成し、このシリコン酸窒膜１０２上にシリコン酸化膜１０３を形成している。これにより、半導体基板１００の界面に形成される酸素不足膜をシリコン酸窒化膜１０２に置換することができる。
シリコン酸窒化膜１０２は、酸素不足膜に比べて欠陥密度が少ないという特徴がある。したがって、半導体基板１００の界面に酸素不足膜が形成される構造に比べて、半導体基板１００の界面にシリコン酸窒化膜１０２を形成する構造を採用することにより、トンネルシリコン酸化膜１０７に形成される欠陥密度を低減することができ、不揮発性メモリセルの電荷保持特性の向上を図ることができる。このため、書き込み状態にあるはずの不揮発性メモリセルが消去状態と誤判定されることを防止できる。
次に、本実施の形態における不揮発性メモリセルの製造方法について図面を参照しながら説明する。図面では、不揮発性メモリセル形成領域が図示されている。
まず、図２に示すように、ホウ素（Ｂ）などのｐ型不純物を導入したシリコン単結晶よりなる半導体基板１００を用意する。このとき、半導体基板１００は、略円盤形状をした半導体ウェハの状態になっている。そして、半導体基板１００の不揮発性メモリセル形成領域とその他の周辺回路形成領域とを分離する素子分離領域（図示せず）を形成する。素子分離領域は、素子が互いに干渉しないようにするために設けられる。この素子分離領域は、例えばＬＯＣＯＳ（local Oxidation of silicon）法やＳＴＩ（shallow trench isolation）法を用いて形成することができる。例えば、ＳＴＩ法では、以下のようにして素子分離領域を形成している。すなわち、半導体基板１００にフォトリソグラフィ技術およびエッチング技術を使用して素子分離溝を形成する。そして、素子分離溝を埋め込むように半導体基板１００上に酸化シリコン膜を形成し、その後、化学的機械的研磨法（ＣＭＰ；chemical mechanical polishing）により、半導体基板１００上に形成された不要な酸化シリコン膜を除去する。これにより、素子分離溝内にだけ酸化シリコン膜を埋め込んだ素子分離領域を形成することができる。
次に、素子分離領域で分離された活性領域（不揮発性メモリセル形成領域）に不純物を導入してｐ型ウェル１０１を形成する。ｐ型ウェル１０１は、例えばホウ素などのｐ型不純物をイオン注入法により半導体基板１００に導入することで形成される。続いて、ｐ型ウェル１０１の表面領域にチャネル形成用の半導体領域（図示せず）を形成する。このチャネル形成用の半導体領域は、チャネルを形成するしきい値電圧を調整するために形成される。
続いて、単結晶であり、（１００）面が表面に露出している半導体基板１００上にシリコン酸化膜１０３を形成する。このシリコン酸化膜１０３の膜厚は、例えば、４ｎｍである。ここで、シリコン酸化膜１０３を形成する方法は水素／酸素法（水素と酸素との混合雰囲気下で１０００℃に５０秒間保持する方法）を使用することができる。さらに、シリコン酸化膜１０３を形成する方法として、水蒸気法（９００℃の水蒸気雰囲気中で６０秒間保持する方法）やドライ法（９５０℃の酸素雰囲気中で１２０秒間保持する方法）を用いることもできる。
また、水素／酸素法で処理温度を１０５０℃や９５０℃に変えたとしても、処理時間をそれぞれ調整することで膜厚の調整は容易に行なうことができる。ただし、例えば、１２００℃のようにさらに高温で処理する場合には、シリコン酸化膜１０３に熱によるダメージが蓄積されてしまい良好な膜を形成することができない。すなわち、シリコン酸化膜１０３を１２００℃以上の高温で処理すると、シリコン酸化膜１０３が劣化し、ピンホールやクラックなどが発生しやすくなる。また、シリコン酸化膜１０３の表面が粗くなってしまう。さらには、シリコン酸化膜１０３の膜厚が所定値（例えば、４ｎｍ）よりも厚く形成されてしまう。一方、シリコン酸化膜１０３を８００℃以下の低温で処理する場合には、シリコン酸化膜１０３の成長レートが遅くなり、例えば、４ｎｍの膜厚だけ成長させるための所要時間が著しく増加してしまうために、シリコン酸化膜１０３の成膜条件としてはふさわしくない。したがって、１０００℃±５０℃程度が現実的であり、本実施の形態に適しているといえる。このとき、シリコン酸化膜１０３と半導体基板１００（ｐ型ウェル１０１）との間には、化学量論的に酸素が不足した状態のシリコン酸化膜である酸素不足膜２０１が必然的に形成される。この酸素不足膜２０１は、半導体基板１００のシリコンとシリコン酸化膜１０３の格子定数の相違（応力緩和）などにより生じる膜でありシリコン酸化膜１０３の製造方法にかかわらず形成される。
次に、図３に示すように、一酸化窒素ガス雰囲気下で１０５０℃に６０秒間保持する加熱処理によって、半導体基板１００（ｐ型ウェル１０１）の界面に窒素原子２０２を導入する。すなわち、ｐ型ウェル１０１と酸素不足膜２０１の間に窒素原子２０２を導入する。この際、窒素原子２０２の導入量が多すぎる場合には、窒素原子２０２による正の固定電荷が発生するために、不揮発性メモリセルの動作電圧の制御が困難になる。一方、窒素原子２０２の導入量が少なすぎる場合には、後述する再酸化加熱処理の効果が充分に得られない。このため、窒素原子２０２の導入量（窒素原子２０２の密度）は、半導体基板１００（ｐ型ウェル１０１）の表面第１層に配列しているシリコンの原子密度に対して、３％〜７％の範囲であることが望ましい。
ここで導入される窒素原子２０２の量（密度）が半導体基板１００（ｐ型ウェル１０１）の表面第１層に配列しているシリコンの原子密度に対して、３％〜７％の範囲であることは、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）、Ｘ線光電子分光法による窒素原子量の定量化、あるいは、ＴＥＭ−ＥＥＬＳ（Transmitted Electron Microscope-Electron Energy Loss Spectroscopy）測定による定量化によって検証することが可能である。
なお、処理温度を１０５０℃としているが、処理温度が低すぎる場合には窒素原子２０２が半導体基板１００の界面に導入されず、逆に、処理温度が高すぎる場合には、シリコン酸化膜１０３自体が熱によるダメージを受けてしまう。したがって、処理温度は、９００℃〜１１００℃の範囲であることが望ましい。また、処理時間は６０秒としたが、この処理時間は、処理温度によっても変わりうる値であり、処理温度が９００℃〜１１００℃の範囲では、例えば、３００秒から３０秒の範囲で調整が可能である。
本実施の形態では、半導体基板１００（ｐ型ウェル１０１）の界面に窒素原子２０２を導入する工程で、雰囲気として一酸化窒素を使用しているが、その理由について説明する。一酸化窒素を構成する窒素原子は、加熱処理の過程でラジカル化し、シリコン酸化膜１０３中での拡散が早くなるとともに、高い反応性を有するようになる。半導体基板１００の表面は欠陥（ダングリングボンドなど）が数多く存在し、やはり反応性が高い状態にある。このため、ラジカル化した窒素原子は、半導体基板１００の表面に形成されている欠陥と速やかに反応し、結果として、窒素原子が半導体基板１００の表面に局在化することになる。
これに対し、アンモニアなど窒素原子がラジカル化でなくイオン化するガス種の場合には、シリコン酸化膜１０３の表面において、酸素原子との置換反応が優先的に生じてしまい、結果として、窒素原子はシリコン酸化膜１０３の表面（上面）から取り込まれることになる。すなわち、アンモニアなど窒素原子がラジカル化でなくイオン化するガス種の場合には、主に半導体基板１００の界面に窒素原子を局在化することができないため、本実施の形態で使用することはできないのである。
また、別の方法として、プラズマ状態の窒素原子を利用するプラズマ窒化法が挙げられる。しかし、プラズマ窒化法においては、イオン化した窒素原子とラジカル化した窒素原子の両者が同時に生成されるために、やはり、半導体基板１００の界面に窒素原子が局在化する状態を作り出すことは困難である。
このように本実施の形態では、シリコン酸化膜１０３の表面を窒化することを抑制しながら、半導体基板１００の界面に窒素原子を局在化させる必要がある。この状態を作り出す理由としては、その後の工程で実施されるシリコン酸窒化膜の形成を半導体基板１００の界面で充分に実施することにより、酸素不足膜２０１をシリコン酸窒化膜に置換する一方、シリコン酸化膜１０３をなるべくシリコン酸窒化膜に置換しない必要があるからである。つまり、窒素原子を半導体基板１００の界面に局在化することにより、半導体基板１００の界面に存在する酸素不足膜を効率良くシリコン酸窒化膜に置換することができるのである。この状態を実現するために、窒素原子を導入する熱処理では、ラジカル化した窒素原子を形成できる雰囲気を使用することが望ましいのである。この条件を満たす代表的な例として、一酸化窒素雰囲気が挙げられる。ただし、主にラジカル化した窒素原子を形成できる雰囲気であればよいので、一酸化窒素だけでなく、例えば、二酸化窒素や一酸化二窒素などの雰囲気でもよい。つまり、これらの雰囲気を使用した熱処理でも、主に、窒素原子はラジカル化される。
なお、半導体基板１００（ｐ型ウェル１０１）の界面に窒素原子２０２を導入する工程では、例えば、一酸化窒素ガスの濃度が１００％、一酸化窒素ガスの流量を１．０Ｌ／ｍｉｎ、一酸化窒素ガスの圧力を、９．９×１０４Ｐａとしている。
次に、図４に示すように、再酸化加熱処理を実施することで、窒素原子２０２をシリコン酸化膜１０３の膜厚方向に拡散させて反応させる。このとき、図４に示すように、窒素原子２０２は、シリコン酸化膜１０３と半導体基板１００（ｐ型ウェル１０１）との界面に存在する酸素不足膜２０１と反応し、化学的に安定なシリコン酸窒化膜１０２が形成される。
ここで、図３に示すように、窒素原子２０２は、半導体基板１００の界面に局在している状態から拡散するので、シリコン酸窒化膜１０２に含まれる窒素原子の密度が半導体基板１００の界面からシリコン酸窒化膜１０２の膜厚方向に進むにつれて減少するように構成される。これにより、半導体基板１００の界面に存在する酸素不足膜２０１を充分にシリコン酸窒化膜１０２に置換することができる一方、酸素不足膜２０１の上部に存在するシリコン酸化膜１０３をシリコン酸窒化膜１０２に置換することを抑制できる。
この再酸化加熱処理の条件は、１０００℃で６０秒間、半導体基板１００を加熱する条件である。また、再酸化加熱処理の雰囲気は酸素１００％である。再酸化加熱処理の処理温度が１１００℃以上である場合には、シリコン酸化膜１０３が熱によるダメージを受けてしまい、シリコン酸化膜１０３中に欠陥が発生してしまう。さらに、シリコン酸化膜１０３の成長も同時に起こってしまうため、シリコン酸化膜１０３の膜厚が増加してしまう。この場合、不揮発性メモリセルの制御を困難にする要因となるため、再酸化加熱処理の処理温度は、１１００℃以下であることが必要である。これに対し、再酸化加熱処理の処理温度が低すぎる場合は、窒素原子２０２と酸素不足膜２０１との間の反応が充分に進行しないため、酸素不足膜２０１をシリコン酸窒化膜１０２にするという効果が充分に得られない。したがって、再酸化加熱処理の処理温度は、９００℃〜１１００℃が望ましい。
再酸化加熱処理の保持時間は、長すぎると窒素原子２０２が酸素不足膜２０１を越えて拡散し、酸素不足膜２０１の上部に存在するシリコン酸化膜１０３にまで到達する。すると、酸素不足膜２０１だけでなく、シリコン酸化膜１０３までも窒化されてしまうため、かえって不揮発性メモリセルの電荷保持特性を悪化させることになる。そのため、シリコン酸化膜１０３を窒化することを抑制するため、再酸化加熱処理の保持時間を６０秒としている。ただし、再酸化加熱処理の保持時間である６０秒という値は、処理温度によっても変わりうる値であり、処理温度９００℃〜１１００℃に対しては、３００秒から３０秒の範囲で調整が可能である。
このように、本実施の形態では、半導体基板１００（ｐ型ウェル１０１）の界面に窒素原子２０２を導入する工程を実施した後に、上述した再酸化加熱処理を実施することにより、シリコン酸化膜１０３を窒化せず、かつ、充分に酸素不足膜２０１を窒化してシリコン酸窒化膜１０２を形成することができる。
再酸化加熱処理において、ガス雰囲気を酸素１００％としているが、アルゴンなどの不活性ガスを含んでいてもよい。ただし、活性なアンモニアや水分などを含んでいる場合には、シリコン酸化膜１０３の窒化や水分によるシリコン酸化膜１０３の膜厚の増加が生じてしまう。このため、活性なガスは再酸化加熱処理では除去されている必要がある。なお、雰囲気中の酸素含有量が少なすぎる場合には、シリコン酸窒化膜１０２の形成が充分に行なわれないという現象が生じる。したがって、再酸化加熱処理の雰囲気における酸素濃度は、５０％〜１００％が望ましい。雰囲気に酸素ではなくオゾンを使用することによっても本実施の形態と同様の効果を得ることができる。ただし、酸素原子を含んでいても一酸化炭素など酸素以外の原子も同時に含んでいる化合物ガスを使用する場合には、炭素などの異種原子が膜中に注入されることになってしまう。すると、正電荷の蓄積や耐圧低下あるいは新たな欠陥準位の生成など様々な問題を引き起こすため、本実施の形態と同等の効果を得ることは難しい。
次に、図５に示すように、シリコン酸化膜１０３上にシリコン窒化膜１０４を形成する。このシリコン窒化膜１０４は、アンモニアとジクロロシランの混合雰囲気下で、半導体基板１００を６５０℃に６０秒間保持するという化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）で形成することができる。なお、他の原料ガスを用いたＣＶＤ法を使用することによりシリコン窒化膜１０４を形成することもできる。シリコン窒化膜１０４の膜厚は、３ｎｍ〜６ｎｍである。
上述したＣＶＤ法では、原料ガスとしてアンモニアを使用している。このため、アンモニアから生じる窒素イオンが下層の膜であるシリコン酸化膜１０３を窒化することが懸念されるが、ＣＶＤ法においては、処理温度が６５０℃と低温であるため、シリコン酸化膜１０３の上部を窒化する効果は無視できるほど小さいので問題ない。
続いて、図６に示すように、シリコン窒化膜１０４上にシリコン酸化膜１０５を形成する。このシリコン酸化膜１０５の膜厚は３ｎｍ〜５ｎｍである。シリコン酸化膜１０５の形成方法として、９５０℃の水蒸気雰囲気下で６０秒間半導体基板１００を保持する方法があるが、他の方法で形成してもよい。
次に、図７に示すように、シリコン酸化膜１０５上にポリシリコン膜１０６を形成する。ポリシリコン膜１０６は、例えば、原料ガスとしてモノシランを使用し、処理温度を６００℃とするＣＶＤ法で形成することができる。
その後、図８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、ポリシリコン膜１０６、シリコン酸化膜１０５、シリコン窒化膜１０４、シリコン酸化膜１０３およびシリコン酸窒化膜１０２をパターニングする。これにより、シリコン酸窒化膜１０２とシリコン酸化膜１０３よりなるトンネルシリコン酸化膜１０７、トンネルシリコン酸化膜１０７上に形成される電荷蓄積膜であるシリコン窒化膜１０４、シリコン窒化膜１０４上に形成されるシリコン酸化膜１０５、シリコン酸化膜１０５上に形成されるポリシリコン膜１０６よりなるゲート電極１０８を形成することができる。
続いて、図９に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、ゲート電極１０８に整合した浅い低濃度ｎ型不純物拡散領域１０９を形成する。浅い低濃度ｎ型不純物拡散領域１０９は、半導体領域である。
次に、半導体基板１００上にシリコン酸化膜を形成する。シリコン酸化膜は、例えば、ＣＶＤ法を使用して形成することができる。そして、図１０に示すように、シリコン酸化膜を異方性エッチングすることにより、サイドウォールスペーサ１１０をゲート電極１０８の側壁に形成する。サイドウォールスペーサ１１０は、シリコン酸化膜の単層膜から形成するようにしたが、これに限らず、例えば、シリコン窒化膜とシリコン酸化膜の積層膜からなるサイドウォールスペーサを形成してもよい。
続いて、図１１に示すように、フォトリソグラフィ技術およびイオン注入法を使用することにより、サイドウォール１１０に整合した深い高濃度ｎ型不純物拡散領域１１１を形成する。深い高濃度ｎ型不純物拡散領域１１１は、半導体領域である。この深い高濃度ｎ型不純物拡散領域１１１と浅い低濃度ｎ型不純物拡散領域１０９によってソース領域が形成される。同様に、深い高濃度ｎ型不純物拡散領域１１１と浅い低濃度ｎ型不純物拡散領域１０９によってドレイン領域が形成される。このようにソース領域とドレイン領域を浅い低濃度ｎ型不純物拡散領域１０９と深い高濃度ｎ型不純物拡散領域１１１で形成することにより、ソース領域およびドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。
このようにして、深い高濃度ｎ型不純物拡散領域１１１を形成した後、１０００℃程度の熱処理を行なう。これにより、導入した不純物の活性化が行なわれる。
その後、半導体基板１００上にコバルト膜を形成する。このとき、ゲート電極１０８に直接接するようにコバルト膜が形成される。同様に、深い高濃度ｎ型不純物拡散領域１１１にもコバルト膜が直接接する。
コバルト膜は、例えば、スパッタリング法を使用して形成することができる。そして、図１２に示すように、コバルト膜を形成した後、熱処理を施すことにより、ゲート電極１０８の一部を構成するポリシリコン膜１０６とコバルト膜を反応させて、コバルトシリサイド膜１１２を形成する。コバルトシリサイド膜１１２は、ゲート電極１０８の低抵抗化のために形成される。同様に、上述した熱処理により、深い高濃度ｎ型不純物拡散領域１１１の表面においてもシリコンとコバルト膜が反応してコバルトシリサイド膜１１２が形成される。このため、深い高濃度ｎ型不純物拡散領域１１２においても低抵抗化を図ることができる。
そして、未反応のコバルト膜は、半導体基板１００上から除去される。なお、本実施の形態では、コバルトシリサイド膜１１２を形成するように構成しているが、例えば、コバルトシリサイド膜１１２に代えてニッケルシリサイド膜やチタンシリサイド膜を形成するようにしてもよい。以上のようにして、半導体基板１００上に不揮発性メモリセルを形成することができる。
次に、配線工程について説明する。図１に示すように、半導体基板１００の主面上に層間絶縁膜となるシリコン酸化膜１１３を形成する。このシリコン酸化膜１１３は、例えばＴＥＯＳ（tetra ethyl ortho silicate）を原料としたＣＶＤ法を使用して形成することができる。その後、シリコン酸化膜１１３の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
続いて、フォトリソグラフィ技術およびエッチング技術を使用して、シリコン酸化膜１１３にコンタクトホール１１４を形成する。そして、コンタクトホール１１４の底面および内壁を含むシリコン酸化膜１１３上にチタン／窒化チタン膜１１５ａを形成する。チタン／窒化チタン膜１１５ａは、チタン膜と窒化チタン膜の積層膜から構成され、例えばスパッタリング法を使用することにより形成することができる。このチタン／窒化チタン膜１１５ａは、例えば、後の工程で埋め込む膜の材料であるタングステンがシリコン中へ拡散するのを防止する、いわゆるバリア性を有する。
続いて、コンタクトホール１１４を埋め込むように、半導体基板１００の主面の全面にタングステン膜１１５ｂを形成する。このタングステン膜１１５ｂは、例えばＣＶＤ法を使用して形成することができる。そして、シリコン酸化膜１１３上に形成された不要なチタン／窒化チタン膜１１５ａおよびタングステン膜１１５ｂを例えばＣＭＰ法を除去することにより、プラグ１１６を形成することができる。
次に、シリコン酸化膜１１３およびプラグ１１６上にチタン／窒化チタン膜１１７ａ、銅を含有するアルミニウム膜１１７ｂ、チタン／窒化チタン膜１１７ｃを順次、形成する。これらの膜は、例えばスパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、これらの膜のパターニングを行い、配線１１８を形成する。さらに、配線１１８の上層に配線を形成するが、ここでの説明は省略する。このようにして、本実施の形態における不揮発性半導体記憶装置を形成することができる。
次に、本実施の形態における不揮発性メモリの特性に優位性があることを物理分析手法で検証した結果を示す。
図１３は、Ｘ線反射率法を使用して酸素不足膜の膜厚を評価した結果を示す。Ｘ線反射率法とは、Ｘ線を膜に照射しその反射線を測定することで、膜の膜厚を測定する手法である。図１３において、横軸はＸ線入射角度を示しており、縦軸はＸ線の反射率強度を示している。図１３の曲線３０１は、半導体基板上にシリコン酸化膜を水素／酸素法で形成した試料におけるＸ線の入射角度とＸ線の反射率強度との関係を示す曲線である。同様に、曲線３０２は、半導体基板上にシリコン酸化膜を水蒸気法で形成した試料におけるＸ線の入射角度とＸ線の反射率強度との関係を示す曲線である。さらに、曲線３０３は、半導体基板上にシリコン酸化膜をドライ法で形成した試料におけるＸ線の入射角度とＸ線の反射率強度との関係を示す曲線である。ここで、シリコン酸化膜を形成する条件としては代表的な条件を用いている。具体的に、水素／酸素法では１０００℃、５０秒の加熱処理、水蒸気法では９００℃、６０秒の加熱処理、ドライ法では９５０℃、１２０秒の加熱処理を実施している。したがって、試料の作成条件は、不揮発性メモリセルの製造条件と同等の条件になっていることがわかる。
これらの曲線３０１〜３０３で示される振動波形を理論計算の結果と比較することにより、酸素不足膜の膜厚を評価することができる。図１４は、酸素不足膜の膜厚を解析した結果である。すなわち、図１４に示すように、曲線３０１（水素／酸素法）では酸素不足膜の膜厚が０．８ｎｍであり、曲線３０２（水蒸気法）では酸素不足膜の膜厚が２．０ｎｍである。さらに、曲線３０３（ドライ法）では酸素不足膜の膜厚が１．２ｎｍであることがわかる。この結果から、半導体基板上にシリコン酸化膜を形成する場合、水素／酸素法、水蒸気法、あるいは、ドライ法など製造方法にかかわらず、半導体基板の界面に酸素不足膜が形成されることがわかる。そして、酸素不足膜の膜厚は２ｎｍ以下であることもわかる。
続いて、不揮発性メモリセルの駆動（書き込み動作や消去動作）を繰り返し行なうと酸素不足膜中に欠陥が形成されることを検証するため、以下では、酸素不足膜の膜厚と、電気的ストレスで酸素不足膜中に形成される欠陥の密度との相関関係を確認する実験を行なった。
図１５は、試料温度と熱刺激電流強度との関係を示すグラフである。図１５において、横軸は試料温度を示しており、縦軸は熱刺激電流強度を示している。図１５の曲線４０１、４０２、４０３は熱刺激電流測定を行なった結果である。この測定に使用する試料は、Ｘ線反射率法で酸素不足膜の膜厚を測定した試料と同じ試料である。すなわち、曲線４０１、４０２、４０３は、半導体基板上にシリコン酸化膜をそれぞれ、水素／酸素法、水蒸気法、ドライ法で形成した試料に対して測定を行なっている。
ここで、熱刺激電流測定で使用する試料の断面図を図１６に示す。図１６に示すように、熱刺激電流測定で使用する試料は、半導体基板１００上にシリコン酸化膜１０３を形成し、このシリコン酸化膜１０３の上部にアルミニウム電極４０４を形成している。このとき、半導体基板１００とシリコン酸化膜１０３の間に酸素不足膜２０１が形成されている。
熱刺激電流測定では、この試料に対して、アルミニウム電極４０４と半導体基板１００の間に室温の状態で電圧を印加することにより、アルミニウム電極４０４と半導体基板１００の間に電流を注入している。これにより、酸素不足膜２０１に対して電流ストレスを与えることができる。すなわち、アルミニウム電極４０４と半導体基板１００の間を流れる電流が酸素不足膜２０１に対する電流ストレスとなる。ここで、酸素不足膜２０１に流す総電荷量は、不揮発性メモリセルにおいて、書き換えを５０００回行なったものに相当する量に設定している。すなわち、不揮発性メモリセルにおいては、書き込み動作あるいは消去動作の際、トンネルシリコン酸化膜の一部を構成する酸素不足膜を電荷が通過する。したがって、書き換えを繰り返すと酸素不足膜を通過する総電荷量は増えることになる。この現象を再現した検証を実現するために、本実施の形態では、例えば、書き換えを５０００回行なったものに相当する総電荷量を電流ストレスとしているのである。
以上のように、酸素不足膜２０１に電流を注入した後に、毎分２０℃のペースで試料温度を昇温し、その間にアルミニウム電極４０４と半導体基板１００との間に流れる電流値を計測した結果が図１５である。この測定は、５０００回の書き換えに相当する電流を注入したことで膜中に形成される欠陥から放出される電荷量を計測するものであり、図１５の横軸の試料温度は欠陥準位に対応しており、縦軸の熱刺激電流強度は欠陥密度に対応する。
図１５に示すように、曲線４０１、４０２、４０３には２種類の欠陥によるピーク４０５とピーク４０６が観測されることがわかる。すなわち、ピーク４０５に対応した欠陥準位とピーク４０６に対応した欠陥準位は膜中に形成されていることがわかる。このピーク４０５やピーク４０６の強度から各欠陥の密度を算出することが可能である。ピーク４０５を与える欠陥の欠陥密度やピーク４０６を与える欠陥の欠陥密度と図１４で算出した酸素不足膜との膜厚の相関を図示したものが、図１７である。図１７において、横軸は酸素不足膜の膜厚を示したものであり、縦軸は欠陥密度を示したものである。そして、図１７に示す曲線４０７はピーク４０５を与える欠陥の欠陥密度と酸素不足膜の膜厚の相関を示している。同様に、図１７に示す曲線４０８はピーク４０６を与える欠陥の欠陥密度と酸素不足膜の膜厚の相関を示している。
ここで、図１７に示す曲線４０７は以下のようにして作成される。すなわち、図１５に示す曲線４０１、４０２、４０３から、それぞれピーク４０５を与える欠陥の欠陥密度を熱刺激電流強度から算出することができる。そして、曲線４０１、４０２、４０３は、それぞれ水素／酸素法、水蒸気法、ドライ法でシリコン酸化膜を形成した試料であり、それぞれの方法でシリコン酸化膜を形成する場合に生じる酸素不足膜の膜厚は、図１４から判明する。これにより、曲線４０１、４０２、４０３に対応して、酸素不足膜の膜厚と欠陥密度とを具体的に与える３点（図１７のプロット点）を得ることができる。この３点を結ぶことにより曲線４０７を得ることができる。同様にして、図１７に示す曲線４０８も得ることができる。
図１７に示すように、曲線４０７はほぼ直線であることから、ピーク４０５を与える欠陥は、酸素不足膜の中に存在することが理解される。すなわち、酸素不足膜の中に欠陥が生成される場合、酸素不足膜の膜厚が厚くなればなるほど欠陥密度も大きくなることから、酸素不足膜の膜厚と欠陥密度の関係が直線的である場合には、酸素不足膜中に欠陥が生成されると判断できるのである。一方、曲線４０８から理解されるように、ピーク４０６を与える欠陥の欠陥密度は酸素不足膜の膜厚とはよい相関を示さない。このことから、ピーク４０６を与える欠陥は、酸素不足膜の中にだけ存在するのではなく、酸素不足膜の上部に形成されているシリコン酸化膜にも存在していることを意味している。
ただし、ピーク４０５を与える欠陥準位のほうがピーク４０６を与える欠陥準位よりも、不揮発性メモリセルの電荷保持特性を悪化することがわかっているので、ピーク４０５を与える欠陥の生成を抑制することが不揮発性メモリセルの電荷保持特性を向上する観点から重要となる。上述したようにピーク４０５を与える欠陥は、酸素不足膜中に生成される傾向があることがわかっているので、酸素不足膜中に生成される欠陥を抑制することが不揮発性メモリセルの電荷保持特性の向上を図る観点から必要であることがわかる。以上の検証結果から、不揮発性メモリセルに対して５０００回の書き換えを行なうと、酸素不足膜中に電荷保持特性に悪影響を与える欠陥が生成されることが理解される。
次に、酸素不足膜中に生成される欠陥を抑制する工程であり、本実施の形態における特徴的工程である窒素導入工程と再酸化加熱処理工程について説明する。
まず、窒素導入工程により半導体基板の界面に導入された窒素原子の状態について説明する。図１８は、窒素原子の１Ｓ軌道の結合エネルギーと強度との関係を示すグラフである。すなわち、図１８の曲線５０１は、半導体基板の界面に導入された窒素原子の１Ｓ軌道をＸ線光電子分光法で評価したものである。ピークの高さは窒素原子の量に対応し、ピークの生じる結合エネルギーは、窒素原子の化学結合状態に対応したものである。このピークの高さから窒素原子の量は、半導体基板の表面第１層に配列しているシリコンの原子の量に対して、５％であることがわかる。さらに、ピークの生じる結合エネルギーの位置から窒素原子は酸素原子と結合しておらず、半導体基板を構成するシリコン原子とのみ結合していることがわかる。つまり、本実施の形態における窒素導入工程で導入される窒素原子は、シリコン原子とだけ化学結合していることから、窒素原子を半導体基板の界面に局在させることができることがわかる。
続いて、窒素導入工程後に実施される再酸化加熱処理工程について説明する。再酸化加熱処理によるシリコン酸窒化膜の形成を検証するために、図１９に示すようなＸ線光電子分光法による測定を行なった。すなわち、図１９は、窒素原子の１Ｓ軌道の結合エネルギーと強度との関係を示すグラフである。
図１９に示すように、曲線６０１のピークが生じている結合エネルギーの値から、窒素原子は酸素原子と結合していることがわかる。つまり、窒素原子は酸素不足膜に含まれる酸素原子と反応して安定なシリコン酸窒化膜を形成していることがわかる。さらに、測定で使用している試料に対して、ＳＩＭＳを実施し、窒素原子の膜厚方向の分布を測定した。この結果を図２０に示す。図２０は、半導体基板からの距離と窒素原子の量との関係を示すグラフである。図２０の曲線６０２に示すように、窒素原子の量は、半導体基板の界面で約５％（半導体基板の表面第１層に配列しているシリコンの原子の量に対する値）であり、半導体基板の界面から離れて上層に進むにつれて窒素原子の量が次第に減少し、半導体基板からの距離が約２ｎｍに達すると窒素原子の量がほぼゼロになることがわかる。
ここで、半導体基板の界面上には酸素不足膜が形成されているが、上述したように、この酸素不足膜の膜厚は約２ｎｍ以下である。したがって、酸素不足膜中に窒素原子が導入されてシリコン酸窒化膜に置換していることがわかる。そして、半導体基板の界面から２ｎｍ以上離れると窒素原子の量がほぼゼロとなることから、酸素不足膜上に形成されるシリコン酸化膜がシリコン酸窒化膜に置換されていないことがわかる。つまり、窒素原子の分布量が膜厚方向に傾斜を有するように構成することで、半導体基板の界面に存在する酸素不足膜を主にシリコン酸窒化膜に置換することができる。
以上のことから、本実施の形態で実施する窒素導入工程と再酸化加熱処理工程により、半導体基板の界面に存在する酸素不足膜を充分にシリコン酸窒化膜に置換することができる一方、酸素不足膜の上部に存在するシリコン酸化膜をシリコン酸窒化膜に置換することを抑制できていることがわかる。
次に、シリコン酸窒化膜を形成する再酸化加熱処理を適用した試料と再酸化加熱処理を適用していない試料に対して、熱刺激電流測定を実施する。この結果を図２１に示す。図２１は、試料温度と熱刺激電流との関係を示すグラフである。測定条件は、図１５と同等である。図２１において、曲線７０１は再酸化加熱処理を適用していない試料であり、この試料では、半導体基板とシリコン酸化膜の間に酸素不足膜が１．５ｎｍだけ形成されている。曲線７０２は再酸化加熱処理を実施した後の試料で測定したものであり、この試料では、半導体基板とシリコン酸化膜の間にシリコン酸窒化膜が１．５ｎｍだけ形成されている。曲線７０３は、再酸化加熱処理時の温度を１１５０℃にして、本実施の形態の最適な温度条件よりも高温の厳しい条件下で処理した試料で測定したものであり、この試料においては、半導体基板とシリコン酸化膜の間にシリコン酸窒化膜が３ｎｍだけ形成されている。シリコン酸窒化膜の膜厚は図１３と同様のＸ線反射率法によって評価した値である。
図２１から理解されるように、曲線７０１に対して、曲線７０２では低温側のピークが消滅しているとともに、高温側のピーク強度が大幅に低下している。これは、シリコン酸窒化膜の形成により酸素不足膜が減少したためと考えることができる。本測定手法において、ピークの強度は欠陥密度に比例するので、ピーク強度が減少したということは、欠陥密度が低減していることを意味している。つまり、曲線７０２を与える試料（窒素導入工程と再酸化加熱処理工程を実施した試料）においては、欠陥密度が小さくなる。このことは、シリコン酸化膜の上部に形成される電荷蓄積膜（シリコン窒化膜）の中に蓄積される電子の漏洩が抑制されることを意味しており、電荷保持特性の向上を予期させるものである。
ただし、曲線７０３では、低温側のピークは消滅しているものの、高温側のピークは曲線７０１よりも増加している。これは、曲線７０３を与える試料においては、欠陥密度が増加していることを意味している。この試料においては、シリコン酸窒化膜の膜厚が３ｎｍと厚い。これは、酸素不足膜のシリコン酸窒化膜への変換だけでなく、酸素不足膜の上部に形成されているシリコン酸化膜の一部も窒化されてシリコン酸窒化膜へと変換されていることを意味するものである。
一般に、シリコン酸窒化膜は、シリコン酸化膜よりも欠陥密度が大きいことが知られている。つまり、曲線７０３を与える試料においては、酸素不足膜がシリコン酸窒化膜へ変換されることで欠陥密度が低減する効果と、シリコン酸化膜の一部までもがシリコン酸窒化膜へと変換されて欠陥密度が増大する効果との両方の兼ね合いで欠陥密度が決定される。つまり、シリコン酸化膜が窒化されてしまうということは、酸素不足膜のみが窒化される場合よりも欠陥密度が大きくなってしまう。その結果として、曲線７０２と比較して曲線７０３では欠陥密度が増大すると理解される。
以上より、曲線７０２を与える試料においては、曲線７０１を与える試料と比較して、電荷蓄積膜（シリコン窒化膜）に注入された電子の半導体基板への漏洩が抑制されるため、不揮発性メモリセルの電荷保持特性（記憶保持特性）が向上する。これに対し、曲線７０３を与える試料においては、逆に、電子の漏洩を促進して電荷保持特性を劣化させることが予期される。曲線７０２を与える試料（シリコン酸窒化膜の膜厚が１．５ｎｍの試料）では、酸素不足膜が消滅しているが、その上部に存在するシリコン酸化膜は窒化されておらず、変化はない。一方、曲線７０３を与える試料（シリコン酸窒化膜の膜厚が３ｎｍの試料）においては、酸素不足膜が消滅しているが、その上部に存在するシリコン酸化膜も窒化されている。したがって、本実施の形態の目的とする不揮発性メモリセルの電荷保持特性を向上する観点から、シリコン酸窒化膜の膜厚は、シリコン酸化膜の窒化がなく、かつ、酸素不足膜のみが窒化されている状態が望ましいといえる。具体的に、シリコン酸窒化膜の膜厚は、０．５ｎｍ以上２ｎｍ以下であることが望ましい。
次に、本実施の形態における変形例について説明する。図２２は、変形例における不揮発性メモリセルの構造を示す断面図である。図２２に示すように、変形例における不揮発性メモリセルは、セルを選択する選択トランジスタと情報を記憶するメモリトランジスタが一体化したスプリットゲート型トランジスタである。
図２２において、半導体基板１００上にｐ型ウェル１０１が形成され、このｐ型ウェル１０１上に不揮発性メモリセルが形成されている。この不揮発性メモリセルは、メモリセルを選択する選択部と情報を記憶する記憶部から構成されている。まず、メモリセルを選択する選択部の構成について説明する。不揮発性メモリセルは、半導体基板１００（ｐ型ウェル１０１）上に形成されたゲート絶縁膜１１９を有しており、このゲート絶縁膜１１９上にコントロールゲート電極（制御電極）１２１が形成されている。ゲート絶縁膜１１９は、例えば、酸化シリコン膜から形成されており、コントロールゲート電極１２１は、例えば、ポリシリコン膜１２０とポリシリコン膜１２０上に形成されているコバルトシリサイド膜１１２から形成されている。コバルトシリサイド膜１１２は、コントロールゲート電極１２１の低抵抗化のために形成されている。このコントロールゲート電極１２１は、不揮発性メモリセルを選択する機能を有している。つまり、コントロールゲート電極１２１によって特定の不揮発性メモリセルを選択し、選択した不揮発性メモリセルに対して書き込み動作や消去動作あるいは読み出し動作をするようになっている。
次に、不揮発性メモリセルの記憶部の構成について説明する。コントロールゲート電極１２１の片側の側壁には絶縁膜からなる積層膜を介してゲート電極（メモリゲート電極）１０８が形成されている。ゲート電極１０８は、コントロールゲート電極１２１の片側の側壁に形成されたサイドウォール状の形状をしており、ポリシリコン膜とポリシリコン膜上に形成されているコバルトシリサイド膜（図示せず）から形成されている。コバルトシリサイド膜は、ゲート電極１０８の低抵抗化のために形成されている。
コントロールゲート電極１２１とゲート電極１０８の間およびゲート電極１０８と半導体基板１００との間には、積層膜が形成されている。この積層膜は、半導体基板１００上に形成されているトンネルシリコン酸化膜１０７と、トンネルシリコン酸化膜１０７上に形成されているシリコン窒化膜（電荷蓄積膜）１０４と、シリコン窒化膜１０４上に形成されているシリコン酸化膜１０５から構成されている。トンネルシリコン酸化膜１０７は、トンネル絶縁膜として機能する。例えば不揮発性メモリセルの記憶部は、半導体基板１００からトンネルシリコン酸化膜１０７を介して電荷蓄積膜であるシリコン窒化膜１０４に電子を注入したり、正孔を注入したりして情報の記憶や消去を行なうため、トンネルシリコン酸化膜１０７は、トンネル絶縁膜として機能する。
変形例においても、トンネルシリコン酸化膜１０７をシリコン酸化膜だけから構成すると、半導体基板１００とシリコン酸化膜の界面に、化学量論的に酸素が不足する酸素不足膜が形成される。すると、前記実施の形態で説明したように、不揮発性メモリセルが駆動を繰り返すと、この酸素不足膜中に欠陥が多数形成され、この欠陥を介して、電荷蓄積膜であるシリコン窒化膜１０４に蓄積された電荷が半導体基板１００へ漏洩する。これにより、不揮発性メモリセルの電荷保持特性が劣化する問題は、変形例における不揮発性メモリセルにおいても生じる。
したがって、変形例においても、トンネルシリコン酸化膜１０７をシリコン酸窒化膜１０２とシリコン酸化膜１０３の積層膜から構成することに効果がある。そして、変形例においても前記実施の形態と同様に、シリコン酸窒化膜１０２に含まれる窒素原子の密度が半導体基板１００の界面からシリコン酸窒化膜１０２の膜厚方向に進むにつれて減少するように構成する。
これにより、半導体基板１００の界面に存在する酸素不足膜を充分にシリコン酸窒化膜１０２に置換することができる一方、酸素不足膜の上部に存在するシリコン酸化膜１０３をシリコン酸窒化膜１０２に置換することを抑制できる。つまり、シリコン酸窒化膜１０２は、酸素不足膜よりも欠陥密度が小さいが、シリコン酸化膜１０３よりも欠陥密度が大きくなる。したがって、シリコン酸窒化膜１０２に含まれる窒素原子の密度が半導体基板１００の界面からシリコン酸窒化膜１０２の膜厚方向に進むにつれて減少するように構成することで、半導体基板１００の界面に存在する酸素不足膜をシリコン酸窒化膜１０２に置換して欠陥密度を減少できるとともに、シリコン酸化膜１０３をシリコン酸窒化膜１０２に置換してしまうことにより欠陥密度が増加することを抑制できる。以上より、変形例における不揮発性メモリセルにおいても、電荷保持特性を向上することができる。
次に、コントロールゲート電極１２１の側壁のうち、一方の片側にはゲート電極１０８が形成されているが、もう一方の片側には、シリコン酸化膜よりなるサイドウォールスペーサ１１０が形成されている。同様に、ゲート電極１０８の側壁のうち、一方の片側にはコントロールゲート電極１２１が形成されており、もう一方の片側にもシリコン酸化膜よりなるサイドウォールスペーサ１１０が形成されている。
サイドウォールスペーサ１１０の直下にある半導体基板１００内には、一対の浅い低濃度ｎ型不純物拡散領域１０９が形成されており、この一対の浅い低濃度ｎ型不純物拡散領域１０９に接する外側の領域に一対の深い高濃度ｎ型不純物拡散領域１１１が形成されている。この高濃度ｎ型不純物拡散領域１１１の表面にはコバルトシリサイド膜１１２が形成されている。一対の低濃度ｎ型不純物拡散領域１０９と一対の高濃度ｎ型不純物拡散領域１１１によって、不揮発性メモリセルのソース領域あるいはドレイン領域が形成される。ソース領域とドレイン領域を低濃度ｎ型不純物拡散領域１０９と高濃度ｎ型不純物拡散領域１１１で形成することにより、ソース領域とドレイン領域をＬＤＤ（Lightly Doped Drain）構造とすることができる。ここで、ゲート絶縁膜１１９およびゲート絶縁膜１１９上に形成されたコントロールゲート電極１２１および上述したソース領域とドレイン領域によって構成されるトランジスタを選択トランジスタと呼ぶことにする。一方、トンネルシリコン酸化膜１０７、電荷蓄積膜１０４およびシリコン酸化膜１０５からなる積層膜とこの積層膜上に形成されているゲート電極１０８、上述したソース領域とドレイン領域によって構成されるトランジスタをメモリトランジスタと呼ぶことにする。これにより、不揮発性メモリセルの選択部は選択トランジスタから構成され、不揮発性メモリセルの記憶部はメモリトランジスタから構成されているということができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。

Claims (7)

  1. （ａ）半導体基板上にトンネルシリコン酸化膜を形成する工程と、
    （ｂ）前記（ａ）工程後、前記半導体基板に接する前記トンネルシリコン酸化膜の一部をシリコン酸窒化膜に変換する工程と、
    （ｃ）前記トンネルシリコン酸化膜上に電荷蓄積膜を形成する工程と、
    （ｄ）前記電荷蓄積膜上にゲート絶縁膜を形成する工程と、
    （ｅ）前記ゲート絶縁膜上に導体膜を形成する工程と、
    （ｆ）前記導体膜をパターニングすることによりゲート電極を形成し、かつ、前記ゲート絶縁膜、前記電荷蓄積膜、前記トンネルシリコン酸化膜および前記シリコン酸窒化膜を前記ゲート電極に合わせて加工する工程と、
    （ｇ）前記ゲート電極に整合するように、前記半導体基板内にソース領域およびドレイン領域を形成する工程とを備える不揮発性半導体記憶装置の製造方法であって、
    前記（ｂ）工程は、
    （ｂ１）前記半導体基板と前記トンネルシリコン酸化膜との界面に窒素原子を導入する工程と、
    （ｂ２）前記（ｂ１）工程後、前記窒素原子を前記トンネルシリコン酸化膜の膜厚方向に拡散させて前記シリコン酸窒化膜を形成する工程とを有することを特徴とする不揮発性半導体記憶装置の製造方法。
  2. 請求項１記載の不揮発性半導体記憶装置の製造方法であって、
    前記シリコン酸窒化膜に含まれる窒素原子の密度が前記半導体基板の界面から前記シリコン酸窒化膜の膜厚方向に進むにつれて減少していることを特徴とする不揮発性半導体記憶装置の製造方法。
  3. 請求項２記載の不揮発性半導体記憶装置の製造方法であって、
    前記（ｂ１）工程は、一酸化窒素を含む雰囲気中での第１熱処理によって実施し、
    前記（ｂ２）工程は、酸素を含む雰囲気中で第２熱処理によって実施することを特徴とする不揮発性半導体記憶装置の製造方法。
  4. 請求項３記載の不揮発性半導体記憶装置の製造方法であって、
    前記（ｂ１）工程で実施する前記第１熱処理は、一酸化窒素の濃度が１００％である雰囲気での熱処理であることを特徴とする不揮発性半導体記憶装置の製造方法。
  5. 請求項３記載の不揮発性半導体記憶装置の製造方法であって、
    前記（ｂ１）工程で実施する前記第１熱処理は、９００℃以上１１００℃以下の温度で熱処理を実施することを特徴とする不揮発性半導体記憶装置の製造方法。
  6. 請求項３記載の不揮発性半導体記憶装置の製造方法であって、
    前記（ｂ２）工程で実施する前記第２熱処理は、酸素の濃度が５０％以上１００％以下の雰囲気中での熱処理であり、かつ、前記第２熱処理の温度が９００℃以上１１００℃以下であることを特徴とする不揮発性半導体記憶装置の製造方法。
  7. 請求項１記載の不揮発性半導体記憶装置の製造方法であって、
    前記シリコン酸窒化膜に変換する前記トンネルシリコン酸化膜の一部は、前記（ａ）工程で前記トンネルシリコン酸化膜を形成する際、前記半導体基板の界面に必然的に形成される化学量論的に酸素が不足している酸素不足膜であることを特徴とする不揮発性半導体記憶装置の製造方法。
JP2009531989A 2007-09-10 2007-09-10 不揮発性半導体記憶装置の製造方法 Expired - Fee Related JP5103478B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/067570 WO2009034605A1 (ja) 2007-09-10 2007-09-10 不揮発性半導体記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009034605A1 JPWO2009034605A1 (ja) 2010-12-16
JP5103478B2 true JP5103478B2 (ja) 2012-12-19

Family

ID=40451630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009531989A Expired - Fee Related JP5103478B2 (ja) 2007-09-10 2007-09-10 不揮発性半導体記憶装置の製造方法

Country Status (4)

Country Link
US (1) US8053826B2 (ja)
JP (1) JP5103478B2 (ja)
TW (1) TW200913155A (ja)
WO (1) WO2009034605A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047068A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 不揮発性記憶装置及びそのメモリセルへの書き込み方法
JP5356005B2 (ja) 2008-12-10 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US9443866B1 (en) 2015-03-24 2016-09-13 Sandisk Technologies Llc Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
JP2019029376A (ja) * 2017-07-25 2019-02-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2019079845A (ja) * 2017-10-20 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340056A (ja) * 1995-06-12 1996-12-24 Sony Corp シリコン系絶縁膜の形成方法と半導体装置
JPH10321740A (ja) * 1997-03-19 1998-12-04 Citizen Watch Co Ltd 半導体不揮発性メモリトランジスタおよびその製造方法
JP2001135735A (ja) * 1999-11-08 2001-05-18 Nec Corp 不揮発性半導体装置の製造方法
JP2002353343A (ja) * 2001-05-29 2002-12-06 Nec Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002066B1 (ko) 1992-10-20 1996-02-10 Lg반도체주식회사 옥시 나이트라이드 제조방법
JPH06291330A (ja) 1993-03-31 1994-10-18 Citizen Watch Co Ltd 半導体不揮発性記憶素子とその製造方法
JP3485403B2 (ja) 1995-11-28 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
KR20000018524A (ko) 1998-09-02 2000-04-06 김영환 비휘발성 메모리 소자 및 그의 제조방법
TW510047B (en) * 2001-11-09 2002-11-11 Macronix Int Co Ltd Structure and manufacture method of silicon nitride read only memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08340056A (ja) * 1995-06-12 1996-12-24 Sony Corp シリコン系絶縁膜の形成方法と半導体装置
JPH10321740A (ja) * 1997-03-19 1998-12-04 Citizen Watch Co Ltd 半導体不揮発性メモリトランジスタおよびその製造方法
JP2001135735A (ja) * 1999-11-08 2001-05-18 Nec Corp 不揮発性半導体装置の製造方法
JP2002353343A (ja) * 2001-05-29 2002-12-06 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8053826B2 (en) 2011-11-08
TWI368971B (ja) 2012-07-21
WO2009034605A1 (ja) 2009-03-19
US20100176439A1 (en) 2010-07-15
JPWO2009034605A1 (ja) 2010-12-16
TW200913155A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
JP3637332B2 (ja) 半導体装置及びその製造方法
JP5205011B2 (ja) 不揮発性半導体装置およびその製造方法
JP5878797B2 (ja) 半導体装置およびその製造方法
US8278697B2 (en) Semiconductor device and method for manufacturing the same
US9722096B2 (en) Method of manufacturing semiconductor device
KR100998106B1 (ko) 불휘발성 반도체 기억 장치
US20070269972A1 (en) Method of manufacturing a semiconductor device
JP4902716B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP5103478B2 (ja) 不揮発性半導体記憶装置の製造方法
JP5161494B2 (ja) 半導体記憶装置
JP4792620B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP5232425B2 (ja) 不揮発性半導体記憶装置およびその製造方法
TWI758462B (zh) 半導體裝置之製造方法
JP4891272B2 (ja) フラッシュメモリの製造方法
JP2006319186A (ja) 半導体記憶装置及びその製造方法
JP5089891B2 (ja) 不揮発性記憶素子の製造方法
JP2006156626A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2011009447A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2010080827A (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリの製造方法
JP2005223198A (ja) 半導体装置及びその製造方法
JP2013058810A (ja) 不揮発性半導体装置およびその製造方法
JP2001319982A (ja) 半導体装置およびその製造方法
KR20090000352A (ko) 비휘발성 메모리 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5103478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees